CN103167733B - 印刷线路板及其制造方法 - Google Patents

印刷线路板及其制造方法 Download PDF

Info

Publication number
CN103167733B
CN103167733B CN201210531606.9A CN201210531606A CN103167733B CN 103167733 B CN103167733 B CN 103167733B CN 201210531606 A CN201210531606 A CN 201210531606A CN 103167733 B CN103167733 B CN 103167733B
Authority
CN
China
Prior art keywords
conductive pattern
insulating barrier
structures body
packed structures
printed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210531606.9A
Other languages
English (en)
Other versions
CN103167733A (zh
Inventor
梶原辉
梶原一辉
森田治彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103167733A publication Critical patent/CN103167733A/zh
Application granted granted Critical
Publication of CN103167733B publication Critical patent/CN103167733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及印刷线路板及其制造方法，所述印刷线路板包括第一绝缘层；在所述第一绝缘层的第一表面上形成的第一导电图案；在所述第一绝缘层的与所述第一绝缘层的所述第一表面相对侧的第二表面上形成的第二导电图案；在所述第一绝缘层的所述第一表面和所述第一图案上形成的第一堆积结构体，所述第一堆积结构体包含绝缘层和导电图案；和在所述第一绝缘层的所述第二表面和所述第二图案上形成的第二堆积结构体，所述第二堆积结构体包含绝缘层和导电图案。所述第二图案和所述第二堆积结构体中的所述图案形成了电感器，并且布置所述第一和第二图案以使所述第一和第二图案之间在所述第一绝缘层的厚度方向上的距离被设定为100μm以上。

Description

印刷线路板及其制造方法
相关申请的交叉引用
本申请基于2011年12月12日递交的美国申请No.61/569,348并要求其优先权，该申请的全部内容以引用的方式并入本文中。
技术领域
本发明涉及在堆积层(builduplayer)中形成有电感器的印刷线路板和用于制造该印刷线路板的方法。
背景技术
对于诸如手机和便携式计算机等移动电子设备，需要使用具有较低的驱动电压和较低的电力消耗的小型低电压微处理器。日本特开2009-16504号描述了通过将在不同层中形成的导电图案电连接从而在线路板中形成电感器的技术。该文献的全部内容以引用的方式并入本文中。
发明内容
根据本发明的一个方面，印刷线路板具有第一绝缘层；在所述第一绝缘层的第一表面上形成的第一导电图案；在所述第一绝缘层的与所述第一绝缘层的所述第一表面相对侧的第二表面上形成的第二导电图案；在所述第一绝缘层的所述第一表面和所述第一导电图案上形成的第一堆积结构体，所述第一堆积结构体包含绝缘层和导电图案；和在所述第一绝缘层的所述第二表面和所述第二导电图案上形成的第二堆积结构体，所述第二堆积结构体包含绝缘层和导电图案。所述第二导电图案和所述第二堆积结构体中的所述导电图案形成了电感器，并且布置所述第二导电图案和所述第一导电图案以使所述第二导电图案与所述第一导电图案之间的在所述第一绝缘层的厚度方向上的距离被设定为100μm以上。
根据本发明的另一个方面，用于制造印刷线路板的方法包括在第一绝缘层的第一表面上形成第一导电图案；在所述第一绝缘层的与所述第一绝缘层的所述第一表面相对侧的第二表面上形成第二导电图案；在所述第一绝缘层的所述第一表面和所述第一导电图案上形成第一堆积结构体，所述第一堆积结构体包含绝缘层和导电图案；并在所述第一绝缘层的所述第二表面和所述第二导电图案上形成第二堆积结构体，所述第二堆积结构体包含绝缘层和导电图案。所述第二导电图案的形成步骤和所述第二堆积结构体的所述导电图案的形成步骤包括形成电感器，所述电感器具有所述第二导电图案和所述第二堆积结构体的所述导电图案，且所述第二导电图案和所述第一导电图案形成为使得所述第二导电图案与所述第一导电图案之间的在所述第一绝缘层的厚度方向上的距离被设定为100μm以上。
附图说明
通过参考以下结合附图的详细说明，易于更为完整地理解和更好地领会本发明以及与其相伴的许多优点，图中：
图1的(A)-(E)是显示第一实施方式的印刷线路板的制造步骤的图示；
图2的(A)-(D)是显示第一实施方式的印刷线路板的制造步骤的图示；
图3的(A)-(C)是显示第一实施方式的印刷线路板的制造步骤的图示；
图4的(A)-(C)是显示第一实施方式的印刷线路板的制造步骤的图示；
图5是本发明的第一实施方式的印刷线路板的截面图；
图6是示意性显示第一实施方式的第一导电图案和电感器的配置的透视图；
图7是第一实施方式的印刷线路板的截面图；
图8是第一实施方式的修改例的印刷线路板的截面图；
图9是第一实施方式的另一个修改例的印刷线路板的截面图；
图10的(A)是示意性显示第二实施方式的印刷线路板中的第一导电图案和电感器的配置的截面图；和
图10的(B)是示意性显示第二实施方式的印刷线路板中的第一导电图案和电感器的配置的透视图。
具体实施方式
下面将参考附图描述各实施方式，其中，在全部附图中相似的附图标记指代相应的或相同的元件。
第一实施方式
参考图5所示的截面图来描述本发明的第一实施方式的印刷线路板。
印刷线路板10包括第一绝缘层30，第一绝缘层30具有第一表面(上表面)(F)和与其相对的第二表面(下表面)(S)以及穿透孔28。穿透孔28的最大直径优选为150μm以下，从而增加下述的贯通孔导体36的个数。第一绝缘层30包含由任意以下物质所制成的增强材料：玻璃织物布、玻璃无纺布、芳纶织物布或芳纶无纺布。
在第一绝缘层30的第一表面(F)上形成具有多个凹进部(34AH)的第一导电图案(34AE)。第一导电图案(34A)是用于电源或接地的平板图案(plainpattern)。在第一绝缘层30的第二表面(S)上形成第二导电图案(34BL)。对第二导电图案(34BL)的详细描述在下文提供。通过在第一绝缘层30的穿透孔28中填充镀铜材料来形成贯通孔导体36。然后，在第一导电图案(34AE)的凹进部(34AH)内形成贯通孔导体36的焊盘(36R)。
在第一绝缘层30的第一表面(F)上以及第一导电图案(34AE)上形成第一堆积层(55A)。第一堆积层(55A)包括第二绝缘层(50A,150A,250A)和形成在其各自的绝缘层上的第三导电图案(58A,158A,258A)。此外，第一堆积层(55A)包括连接贯通孔导体36和第三导电图案(58A)的第一通孔导体(60A)、连接第三导电图案(58A)和第三导电图案(158A)的第二通孔导体(160A)、以及连接第三导电图案(158A)和第三导电图案(258A)的第二通孔导体(260A)。
在第二绝缘层(250A)上形成有阻焊层(70A)，阻焊层(70A)具有使第三导电图案(258)的至少一部分露出的开口部(71A)。在开口部(71A)中形成第一凸块(76A)。半导体元件(附图中省略)经由第一凸块(76A)而安装在印刷线路板10上。
在第一绝缘层30的第二表面(S)上和第二导电图案(34BL)上形成第二堆积层(55B)。第二堆积层(55B)包括第三绝缘层(50B,150B,250B)和形成在它们各自的第三绝缘层上的第四导电图案(58B,58BL,158B,158BL,258B)。
此外，在第三绝缘层(50B)中，形成有连接第二导电图案(34BL)和第四导电图案(58BL)的第二通孔导体(60B)，和连接贯通孔导体36和第四导体图案(58B)的第二通孔导体(60B)。
在第三绝缘层(150B)中，形成有连接第四导电图案(58BL)和第四导电图案(158BL)的第二通孔导体(附图中省略)，以及连接第四导电图案(58B)和第四导电图案(158B)的第二通孔导体(160B)。在第三绝缘层(250B)中，形成有连接第四导电图案(158B)和第四导电图案(258B)的第二通孔导体(260B)。在第三绝缘层(250B)上，形成了阻焊层(70B)，其包括使第四导电图案(258B)的至少一部分露出的开口部(71B)。在开口部(71B)中形成第二凸块(76B)。
在第二堆积层(55B)中形成有电感器(L)，电感器(L)由第二导电图案(34BL)、第四导电图案(58BL,158BL)和使第四导电图案(58BL,158BL)彼此连接的第二通孔导体(附图中省略)构成。电感器(L)形成在位于半导体元件正下方的区域(R)中，也就是位于其中形成有凸块(76A)的区域(R)的正下方。
如图6所示，电感器(L)的第四导电图案(58BL,158BL)各自形成为螺旋形。第四导电图案(58BL,158BL)通过第二通孔导体(160B)而彼此连接。在本实施方式中，通过第二通孔导体(160B)连接的第四导电图案(58BL,158BL)组被称为电感器图案(Ln)(n=1,2,·······)。对电感器图案(Ln)的个数不做具体限定。在本实施方式中，形成了8个电感器图案。
电感器(L)的第二导电图案(34BL)是平板层(plainlayer)。如图7所示，第二导电图案(34BL)由第一绝缘层30的第二表面(S)上的铜箔22、所述铜箔上的无电镀覆膜31和无电镀覆膜31上的电解镀覆膜32形成。第二导电图案(34BL)的厚度大于第四导电图案(58BL,158BL)的厚度。通过增大电感器(L)的导电图案(第二导电图案(34BL))的至少一部分的厚度，据认为电感器(L)的电阻减小，从而使得更容易增强Q因子(Qfactor)。
上述的多个电感器图案(Ln)各自与第二导电图案(34BL)连接。即，多个电感器图案(Ln)并联连接。因此，在每一个电感器图案(Ln)中流动的电流被分散，电感器(L)内的电阻得以减小，从而使得更容易增强Q因子。
如图5和6所示，电感器(L)和第一导电图案(34AE)在厚度方向上的距离(D1)被设定为100μm以上。此处，“距离(D1)”是指电感器(L)的第二导电图案(34BL)与第一导电图案(34AE)之间在厚度方向上的最小距离。当距离(D1)为100μm以上时，因第一导电图案(34AE)导致的由电感器(L)所产生的磁场成分的阻断被抑制，因而能够更为容易地获得所需的电感(例如，4.0nH以上)。
此处，当贯通孔导体36作为电感器(L)的一部分发挥作用时，距离(D1)例如优选为1400μm以下。在该情况中，由于抑制了电感器(L)的电阻的升高，因此抑制了Q因子的降低。此外，距离(D1)尤其优选为250μm以下。在该情况中，当第一绝缘层30中的穿透孔28中填充有镀覆材料时，抑制了空隙的出现，而且抑制了电感器(L)的电阻的升高。结果，更容易抑制Q因子的降低。
在电感器(L)的正下方的区域中不形成凸块(76B)。因此，因凸块(76B)导致的由电感器(L)所产生的磁场成分的阻断被抑制，因而能够更为容易地获得所需的电感。
LC滤波器由本实施方式的电感器(L)和图中未示出的电容器构成。该LC滤波器优选形成在半导体元件正下方的区域中。在该情况中，电压即时供应至半导体元件，而不会产生太大的损失。
作为选择，如图8所示，还可以选择将第二堆积层(55B)的第三绝缘层(150B)的厚度(t3)设定为小于第一堆积层(55A)的第二绝缘层(150A)的厚度(t2)。在该情况中，在半导体元件正下方的区域中，第一绝缘层30的第一表面(F)侧上的导体的比率(所谓的剩余铜的比率)和第一绝缘层30的第二表面(S)侧上的导体的比率(剩余铜的比率)之间的差减小，因而更容易抑制印刷线路板10的翘曲。另外，穿过第三绝缘层(150B)的第二通孔导体(附图中未示出)的深度变浅，因此认为Q因子得以增强。在该情况中，从调节剩余铜的比率的观点考虑可以适当地确定，是否将第二堆积层(55B)的第三绝缘层(50B,150B,250B)均设定为比第二绝缘层(150A)更薄，或者是否并非将所有的第三绝缘层均设定得更薄。
此外，如图9所示，第二堆积层(55B)的第四导电图案(158BL)的厚度(T4)可以被设定为大于第一堆积层(55A)的第三导电图案(158A)的厚度(T5)。在该情况中，倾向于抑制印刷线路板10的翘曲。另外，认为增强了Q因子。在该情况中，从调节剩余铜的比率的观点考虑可以适当地确定，是否将第二堆积层(55B)的第四导电图案(58BL,158BL)均设定为大于第三导电图案(158A)，或者是否并非将所有的第四导电图案均设定为更大。
此外，为了抑制印刷线路板10的翘曲，第一堆积层(55A)的第二绝缘层(50A,150A)或第二堆积层(55B)的第三绝缘层(50B,150B)中可包含上述的增强材料。在该情况中，优选的是所述增强材料仅包含在与第一绝缘层30的第一表面(F)接触的第二绝缘层(50A)中和与第一绝缘层30的第二表面(S)接触的第三绝缘层(50B)中，从而也能够实现精细的导电图案。
下面将参考图1～4描述用于制造以上参考图5描述的印刷线路板10的方法。
(1)准备如下构成的敷铜层压板(20A)：由玻璃-环氧树脂或BT(双马来酰亚胺-三嗪)树脂制成的厚度近似为250μm的基板20(第一绝缘层)；和在基板20的两个表面上层压的厚度近似为15μm的铜箔22。对铜箔22的表面进行黑氧化物处理(图1的(A))。
(2)由基板20的第一表面(上表面)(F)侧和第二表面(下表面)(S)侧照射激光以形成用于贯通孔导体的穿透孔28(图1的(B))。
(3)对穿透孔28进行除污处理后，通过进行无电镀覆来形成无电镀覆膜31(图1的(C))。
(4)在基板表面上的无电镀覆膜31上形成抗镀层40。抗镀层40具有对应于将形成导电图案之处的开口(图1的(D))。
(5)在抗镀层40的开口中和穿透孔28中形成电解镀覆膜32(图1的(E))。
(6)将在移除了抗镀层40后暴露的无电镀覆膜和铜箔蚀刻去除。因此，形成了贯通孔导体36，在第一表面(F)侧上形成了第一导电图案(34A)，在第二表面(S)侧上形成了第二导电图案(34BL)(图2的(A))。
(7)在第一绝缘层30的第一表面(F)上形成厚度近似为30μm的第二绝缘层(50A)，同时在第一绝缘层30的第二表面(S)上形成厚度近似为30μm的第三绝缘层(50B)(图2的(B))。
(8)使用CO2气体激光器，在绝缘层(50A,50B)中分别形成用于通孔导体的直径近似为50μm的开口(51A,51B)(图2的(C))。使用氧化剂等，使绝缘层(50A,50B)的表面粗糙化(附图中未示出)。
(9)使诸如钯等催化剂预先附着于绝缘层(50A,50B)的表面，并将基板在无电镀覆液中浸没5分钟～60分钟，由此形成无电镀覆膜52(图2的(D))。
(10)上述处理后在基板30上形成具有预定图案的抗镀层54(图3的(A))。
(11)接下来，执行电解电镀以形成电解镀覆膜56(图3的(B))。
(12)移除抗镀层54，然后溶解除去抗镀层之下的无电镀覆膜52。因此，在第二绝缘层(50A)上形成了由无电镀覆膜52和电解镀覆膜56构成的第三导电图案(58A)。在第二绝缘层(50A)中形成第一通孔导体(60A)。此外，在第三绝缘层(50B)上形成电感器图案(第四导电图案)(58BL)(图3的(C))。在第三绝缘层(50B)中形成第二通孔导体(60B)以连接第二导电图案(34B)与电感器图案(第四导电图案)(58BL)。然后，使用刻蚀溶液来使包括电感器图案(第四导电图案)(58BL)的各导电图案的表面粗糙化(附图中未示出)。
(13)按照与上述步骤(7)～(12)中相同的方式，形成具有第三导电图案(158A,258A)的第一堆积层(55A)和具有电感器图案(第四导电图案)(158BL)的第二堆积层(55B)(图4的(A))。
(14)接下来，涂布市售的阻焊组合物，使其曝光并显影，由此形成具有开口(71A,71B)的阻焊层(70A,70B)(图4的(B))。
(15)执行无电镍镀覆以在开口(71A,71B)中形成镍镀层72。此外，执行镀金以在镍镀层72上形成金镀层74(图4的(C))。镍-金层可由镍-钯-金层替代。
(16)然后，将焊球装载于开口(71A,71B)中，进行回流。因此，在第一表面(上表面)侧上形成焊料凸块(76A)，并在第二表面(下表面)侧上形成焊料凸块(76B)，由此完成印刷线路板10(图5)。
第二实施方式
在上述的第一实施方式中感应体(L)的第二导电图案(34BL)被设定为平板层；不过，其也可以是如图10所示的螺旋图案。也就是，多个螺旋状电感器图案(34BL)也形成在第一绝缘层30的第二表面(S)上。在该情况中，第一绝缘层30的第一表面(F)上的导电图案(34AE)和螺旋状电感器图案(34BL)(第二导电图案)通过贯通孔导体36连接。于是，本实施方式的印刷线路板也实现了与上述第一实施方式相同的效果。
第三实施方式
在上述的第一实施方式中，将放置半导体元件的表面设定为第一绝缘层30的第一表面(F)。在第三实施方式中将其设定为第二表面(S)。即，第一绝缘层30的表面(放置半导体元件的表面)是第二表面(S)，并在第二表面(S)上的第二堆积层中形成电感器(L)。本实施方式的印刷线路板也实现了与上述第一实施方式相同的效果。
实施例1
在实施例1中，设定第一绝缘层30的厚度为400μm，贯通孔的直径为180μm，贯通孔焊盘的直径为330μm，通孔导体的直径为60μm，通孔焊盘的直径为84μm，第一及第二绝缘层的厚度为25μm，电感器图案的转曲次数为3。作为模拟实施例1中设定的结构体的结果，50MHz时电感器的电感值为5.64nH，Q因子为17.0。所要求的电特性得到满足。
实施例2
在实施例2中，设定第一绝缘层30的厚度为250μm，贯通孔的直径为100μm，贯通孔焊盘的直径为200μm，通孔导体的直径为60μm，通孔焊盘的直径为84μm，夹层树脂绝缘层的厚度为25μm，电感器图案的转曲次数为3。作为模拟实施例2中设定的结构体的结果，50MHz时电感器的电感值为5.54nH，Q因子为16.0。所要求的电特性得到满足。
实施例3
在实施例3中，设定第一绝缘层30的厚度为100μm，贯通孔的直径为100μm，贯通孔焊盘的直径为200μm，通孔导体的直径为60μm，通孔焊盘的直径为84μm，夹层树脂绝缘层的厚度为25μm，电感器图案的转曲次数为3。作为模拟实施例3中设定的结构体的结果，50MHz时电感器的电感值为4.55nH，Q因子为11.7。所要求的电特性得到满足。
比较例1
在比较例1中，设定第一绝缘层30的厚度为80μm，贯通孔的直径为100μm，贯通孔焊盘的直径为200μm，通孔导体的直径为60μm，通孔焊盘的直径为84μm，夹层树脂绝缘层的厚度为25μm，电感器图案的转曲次数为3。作为模拟比较例1中设定的结构体的结果，50MHz时电感器的电感值为3.12nH，Q因子为5.76。所要求的电特性未得到满足。
当线路板的厚度明显薄并且用于导电图案的层数少时，形成电感器的空间受限。因此，所得到的电感有限。此外，由于其他导电图案的干扰，电感器产生的磁场成分弱化，可能无法实现所要求的电感。如上所述，当线路板的厚度明显薄并且用于导电图案的层数少时，可能难以实现所要求的电感和Q因子。
根据本发明的实施方式，印刷线路板具有下列构成：具有第一表面和与所述第一表面相对的第二表面的第一绝缘层；在所述第一绝缘层的所述第一表面上形成的第一导电图案；在所述第一绝缘层的所述第二表面上形成的第二导电图案；在所述第一绝缘层的所述第一表面上和所述第一导电图案上形成的第一堆积层，所述第一堆积层具有多个第二绝缘层和在所述第二绝缘层上形成的第三导电图案；以及在所述第一绝缘层的所述第二表面上和所述第二导电图案上形成的第二堆积层，所述第二堆积层具有多个第三绝缘层和在所述第三绝缘层上形成的第四导电图案。该印刷线路板具有如下的技术特征：电感器由所述第二导电图案和所述第四导电图案形成；所述电感器的所述第二导电图案与所述第一导电图案之间在厚度方向上的距离被设定为100μm以上。
根据本发明的另一个实施方式，一种用于制造印刷线路板的方法包括以下步骤：制备具有第一表面和与所述第一表面相对的第二表面的第一绝缘层；在第一绝缘层的第一表面上形成第一导电图案；在所述第一绝缘层的第二表面上形成第二导电图案；在所述第一绝缘层的所述第一表面上和所述第一导电图案上形成第一堆积层，所述第一堆积层具有多个第二绝缘层和形成在所述第二绝缘层上的第三导电图案；和在所述第一绝缘层的所述第二表面上和所述第二导电图案上形成第二堆积层，所述第二堆积层具有多个第三绝缘层和形成在所述第三绝缘层上的第四导电图案。该制造方法具有以下技术特征：电感器由所述第二导电图案和第四导电图案形成；所述电感器的所述第二导电图案与所述第一导电图案之间在厚度方向上的距离被设定为100μm以上。
在根据本发明的实施方式的印刷线路板中，在第一绝缘层的第一表面侧形成第一导电图案，而在相对的第二表面侧形成电感器。此处，据认为由电感器产生的磁场成分被周围的导电图案(例如，第一导电图案)阻断。不过，根据本发明的实施方式，第一导电图案与电感器之间的距离(厚度方向上的最小距离)被设定为具有所要求的值(100μm以上)。因此，抑制了第一导电图案导致的由电感器所产生的磁场成分的阻断。
显然，鉴于以上教导，可以对本发明进行多种修改和变化。因此，可以理解的是，在所附权利要求的范围内，本发明可以以与此处具体描述所不同的其他方式实施。

Claims (16)

1.一种印刷线路板，所述印刷线路板包括：
第一绝缘层；
在所述第一绝缘层的第一表面上形成的第一导电图案；
在所述第一绝缘层的与所述第一绝缘层的所述第一表面相对侧的第二表面上形成的第二导电图案；
在所述第一绝缘层的所述第一表面和所述第一导电图案上形成的第一堆积结构体，所述第一堆积结构体包含多个绝缘层和多个导电图案；和
在所述第一绝缘层的所述第二表面和所述第二导电图案上形成的第二堆积结构体，所述第二堆积结构体包含多个绝缘层和多个导电图案，
其中，所述第二导电图案和所述第二堆积结构体中的所述多个导电图案形成了电感器，所述第二导电图案的厚度大于所述第二堆积结构体中的所述多个导电图案中每一个的厚度，并且布置所述第二导电图案和所述第一导电图案以使所述第二导电图案与所述第一导电图案之间在所述第一绝缘层的厚度方向上的最小距离被设定为100μm以上，
所述第一堆积结构体包含的多个导电图案上形成有阻焊层，所述阻焊层具有使所述第一堆积结构体包含的多个导电图案的至少一部分露出的开口部，在所述开口部中形成第一凸块，半导体器件经由所述第一凸块而安装到所述印刷线路板上，
其中，所述第一堆积结构体中的所述多个导电图案包括最外导电图案，并且所述多个第一凸块形成在所述第一堆积结构体中的所述最外导电图案上以使所述电感器直接形成于其中形成有所述多个第一凸块的区域之下，并且
所述第二堆积结构体中的所述多个导电图案包括最外导电图案，所述第二堆积结构体包括形成在所述第二堆积层中的所述最外导电图案上的多个第二凸块，并且布置所述多个第二凸块以使所述多个第二凸块不形成在其中所述电感器直接位于下方的区域中。
2.如权利要求1所述的印刷线路板，其中，布置所述第二导电图案和所述第一导电图案以使所述第二导电图案与所述第一导电图案之间在所述第一绝缘层的厚度方向上的距离被设定为250μm以下。
3.如权利要求1所述的印刷线路板，其中，所述第一导电图案是与电源线和地线之一连接的平板导电层。
4.如权利要求1所述的印刷线路板，其中，所述第二导电图案是平板导电层。
5.如权利要求1所述的印刷线路板，所述印刷线路板还包括贯穿所述第一绝缘层而形成的贯通孔导体，其中，所述第一绝缘层具有由所述第一表面延伸至所述第二表面的穿透孔，并且所述贯通孔导体包含填充所述第一绝缘层的所述穿透孔的镀覆材料。
6.如权利要求5所述的印刷线路板，其中，所述穿透孔的直径设定为150μm以下。
7.如权利要求1所述的印刷线路板，其中，所述第一绝缘层具有由无机纤维制成的增强材料。
8.如权利要求1所述的印刷线路板，其中，所述第二堆积结构体的所述多个绝缘层具有由无机纤维制成的增强材料。
9.一种印刷线路板的制造方法，所述方法包括：
在第一绝缘层的第一表面上形成第一导电图案；
在所述第一绝缘层的与所述第一绝缘层的所述第一表面相对侧的第二表面上形成第二导电图案；
在所述第一绝缘层的所述第一表面和所述第一导电图案上形成第一堆积结构体，所述第一堆积结构体包含多个绝缘层和多个导电图案；和
在所述第一绝缘层的所述第二表面和所述第二导电图案上形成第二堆积结构体，所述第二堆积结构体包含多个绝缘层和多个导电图案，
其中，所述第二导电图案的形成步骤和所述第二堆积结构体的所述多个导电图案的形成步骤包括形成电感器，所述电感器包括所述第二导电图案和所述第二堆积结构体的所述多个导电图案，所述第二导电图案的厚度大于所述第二堆积结构体中的所述多个导电图案中每一个的厚度，并且所述第二导电图案和所述第一导电图案形成为使得所述第二导电图案与所述第一导电图案之间在所述第一绝缘层的厚度方向上的距离被设定为100μm以上，
在所述第一堆积结构体包含的多个导电图案上形成阻焊层，所述阻焊层具有使所述第一堆积结构体包含的多个导电图案的至少一部分露出的开口部，在所述开口部中形成第一凸块，半导体器件经由所述第一凸块而安装到所述印刷线路板上，
其中，所述第一堆积结构体中的所述多个导电图案包括最外导电图案，并且所述多个第一凸块形成在所述第一堆积结构体中的所述最外导电图案上以使所述电感器直接形成于其中形成有所述多个第一凸块的区域之下，并且
所述第二堆积结构体中的所述多个导电图案包括最外导电图案，所述第二堆积结构体的形成步骤包括在所述第二堆积层中的所述最外导电图案上形成多个第二凸块，并且布置所述多个第二凸块以使所述多个第二凸块不形成在其中所述电感器直接位于下方的区域中。
10.如权利要求9所述的印刷线路板的制造方法，其中，所述第二导电图案和所述第一导电图案形成为使得所述第二导电图案与所述第一导电图案之间在所述第一绝缘层的厚度方向上的距离被设定为250μm以下。
11.如权利要求9所述的印刷线路板的制造方法，其中，所述第一导电图案的形成步骤包括形成经构造而与电源线和地线之一连接的平板导电层。
12.如权利要求9所述的印刷线路板的制造方法，其中，所述第二导电图案的形成步骤包括形成平板导电层。
13.如权利要求9所述的印刷线路板的制造方法，所述方法还包括：
形成贯穿所述第一绝缘层的穿透孔以使所述穿透孔由所述第一绝缘层的所述第一表面延伸至所述第二表面；和
将镀覆材料填充在所述第一绝缘层的所述穿透孔中，从而贯穿所述第一绝缘层形成贯通孔导体。
14.如权利要求13所述的印刷线路板的制造方法，其中，所述穿透孔的形成步骤包括形成直径被设定为150μm以下的所述穿透孔。
15.如权利要求9所述的印刷线路板的制造方法，所述方法还包括制备包含由无机纤维制成的增强材料的所述第一绝缘层。
16.如权利要求9所述的印刷线路板的制造方法，其中，所述第二堆积结构体的形成步骤包括形成包含由无机纤维制成的增强材料的所述绝缘层。
CN201210531606.9A 2011-12-12 2012-12-11 印刷线路板及其制造方法 Active CN103167733B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161569348P 2011-12-12 2011-12-12
US61/569,348 2011-12-12
US13/664,906 US20130146345A1 (en) 2011-12-12 2012-10-31 Printed wiring board and method for manufacturing the same
US13/664,906 2012-10-31

Publications (2)

Publication Number Publication Date
CN103167733A CN103167733A (zh) 2013-06-19
CN103167733B true CN103167733B (zh) 2016-06-08

Family

ID=48570951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210531606.9A Active CN103167733B (zh) 2011-12-12 2012-12-11 印刷线路板及其制造方法

Country Status (2)

Country Link
US (1) US20130146345A1 (zh)
CN (1) CN103167733B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027212A (ja) 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
JP2014154813A (ja) 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
JP2017011093A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板
EP3422417B1 (en) 2017-06-30 2021-08-04 Murata Manufacturing Co., Ltd. Distributed lc filter structure

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP2002110908A (ja) * 2000-09-28 2002-04-12 Toshiba Corp スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US6847282B2 (en) * 2001-10-19 2005-01-25 Broadcom Corporation Multiple layer inductor and method of making the same
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7400025B2 (en) * 2003-05-21 2008-07-15 Texas Instruments Incorporated Integrated circuit inductor with integrated vias
DE60317905T2 (de) * 2003-05-29 2008-11-13 Mitsubishi Denki K.K. Halbleiterbauelement
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
GB2406720B (en) * 2003-09-30 2006-09-13 Agere Systems Inc An inductor formed in an integrated circuit
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008270532A (ja) * 2007-04-20 2008-11-06 Shinko Electric Ind Co Ltd インダクタ内蔵基板及びその製造方法
JP2009016504A (ja) * 2007-07-03 2009-01-22 Shinko Electric Ind Co Ltd インダクタ内蔵型多層配線基板
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
US20100165585A1 (en) * 2008-12-26 2010-07-01 Megica Corporation Chip packages with power management integrated circuits and related techniques
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
KR20120052817A (ko) * 2010-11-16 2012-05-24 삼성전기주식회사 세라믹 전자부품용 비자성체 조성물, 이를 이용한 세라믹 전자부품 및 이의 제조방법
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US20120314389A1 (en) * 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board

Also Published As

Publication number Publication date
CN103167733A (zh) 2013-06-19
US20130146345A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
CN103167733B (zh) 印刷线路板及其制造方法
CN102484945B (zh) 印刷电路板及其制造方法
CN1835654B (zh) 配线基板及其制造方法
US11763975B2 (en) Inductor built-in substrate and method for manufacturing the same
US9888581B2 (en) Method for manufacturing wiring board
US8934262B2 (en) Wiring board and method for manufacturing the same
US7746661B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
TWI454194B (zh) 佈線板及其製造方法
CN101162716A (zh) 具有内置式电子元件的基板及其制造方法
US9928952B2 (en) Coil-embedded integrated circuit substrate and method of manufacturing the same
KR101933311B1 (ko) 배선판 및 그 제조 방법
JP6766740B2 (ja) プリント配線基板およびスイッチングレギュレータ
US10818428B1 (en) Inductor built-in substrate
WO2005074340A1 (ja) 多層プリント配線板及びその製造方法
CN103369874B (zh) 布线基板的制造方法以及布线基板
US10531569B2 (en) Printed circuit board and method of fabricating the same
US11521786B2 (en) Inductor built-in substrate
US20160042861A1 (en) Printed wiring board
US20140059852A1 (en) Multi-layer printed circuit board comprising film and method for fabricating the same
KR20130134099A (ko) 반도체 기판 및 반도체 기판 제조 방법
US9867288B2 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
CN103025050B (zh) 多层印刷线路板及其制造方法
US11749444B2 (en) Inductor built-in substrate
US11322301B2 (en) Method for manufacturing inductor built-in substrate
JP2014165362A (ja) プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant