JPWO2011024921A1 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JPWO2011024921A1
JPWO2011024921A1 JP2011528851A JP2011528851A JPWO2011024921A1 JP WO2011024921 A1 JPWO2011024921 A1 JP WO2011024921A1 JP 2011528851 A JP2011528851 A JP 2011528851A JP 2011528851 A JP2011528851 A JP 2011528851A JP WO2011024921 A1 JPWO2011024921 A1 JP WO2011024921A1
Authority
JP
Japan
Prior art keywords
hole
conductor
wiring board
printed wiring
conductor portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011528851A
Other languages
English (en)
Inventor
敦 石田
敦 石田
亮二郎 富永
亮二郎 富永
健二 酒井
健二 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2011024921A1 publication Critical patent/JPWO2011024921A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

プリント配線板(1000)が、第1面と前記第1面とは反対側の第2面とを有し、第1貫通孔(11g)内に形成された第1スルーホール導体(11h)を2以上有する基板(100a)と、基板(100a)の第1面に形成されている第1導体部(11c)と、基板(100a)の第2面の、第1導体部(11c)に対向する位置に形成されている第2導体部(11f)と、を有する。第1導体部(11c)と第2導体部(11f)とは、2以上の第1スルーホール導体(11h)により接続されている。そして、第1スルーホール導体(11h)は、電源用又はグランド用のスルーホール導体である。

Description

本発明は、プリント配線板及びその製造方法に関する。
特許文献1には、幅の異なるスルーホールを有するプリント配線板が開示されている。大径スルーホールは、例えば電源又はグランドに用いられ、小径スルーホールは、例えば信号の伝送に用いられる。
日本国特許出願公開2007−88202号公報
特許文献1に記載のプリント配線板において、幅の異なるスルーホールに同時に樹脂又は導体を均一に充填することは難しい。例えば大径スルーホールにとって好ましい条件で充填すると、小径スルーホールが完全に充填されない懸念がある。
そこで、電源用又はグランド用のスルーホールの径と信号用のスルーホールの径とを同一にすることが考えられる。しかしながら、極度の小径化を図ると、自己インダクタンスが上昇してしまうことが予想される。自己インダクタンスが大きくなると、通常、インピーダンスが大きくなる。そして、電源用のスルーホールのインピーダンスが大きくなると、ICのトランジスタへの電源供給が遅くなることが懸念される。近年、プリント配線板に搭載されるICの駆動周波数が高くなり、トランジスタのONから次のONまでの時間が短くなる傾向にあるため、トランジスタへの電源供給が不足すると、トランジスタの誤作動が生じるおそれがある。また、グランド用のスルーホールのインピーダンスが大きくなった場合も、電源電圧の変動が大きくなることで、トランジスタのOFF動作に支障をきたし、トランジスタの誤作動が生じるおそれがある。
本発明は、幅が略同一なスルーホールを有することに起因した電気特性の低下を抑制することのできるプリント配線板及びその製造方法を提供することを目的とする。
本発明の第1の観点に係るプリント配線板は、第1面と前記第1面とは反対側の第2面とを有し、第1貫通孔内に形成された第1スルーホール導体を2以上有する基板と、前記基板の前記第1面に形成されている第1導体部と、前記基板の前記第2面の、前記第1導体部に対向する位置に形成されている第2導体部と、を有し、前記第1導体部と前記第2導体部とは、前記2以上の第1スルーホール導体により接続されていて、前記第1スルーホール導体は、電源用又はグランド用のスルーホール導体である。
本発明の第2の観点に係るプリント配線板の製造方法は、第1面と前記第1面とは反対側の第2面とを有する基板を準備することと、前記第1面及び前記第2面のうち一方の面から他方の面に向けて貫通する2以上の第1貫通孔を形成することと、前記第1貫通孔内に電源用又はグランド用の第1スルーホール導体を形成することと、前記基板の前記第1面と前記第2面とに前記第1スルーホール導体で接続される第1導体部と第2導体部とを形成することと、を含むプリント配線板の製造方法であって、前記第1導体部と前記第2導体部とは2以上の前記第1スルーホール導体により接続される。
本発明の実施形態に係るプリント配線板を示す図である。 第1スルーホール接続部の一例を示す斜視図である。 図2Aの平面図である。 第1スルーホール接続部の別例を示す斜視図である。 図3Aの平面図である。 第2スルーホール接続部の一例を示す斜視図である。 図4Aの平面図である。 第1スルーホール導体の配置と補強材の配向方向との関係を示す図である。 第1導体部及び第2導体部におけるビア導体の接続部分の位置を示す図である。 インピーダンスに関するシミュレーション結果を示すグラフである。 両面銅張積層板を準備する工程を説明するための図である。 第1貫通孔及び第2貫通孔を形成する工程を説明するための図である。 無電解めっき膜を形成する工程を説明するための図である。 電解めっき膜を形成する工程を説明するための図である。 基板両面の導体膜をパターニングする工程を説明するための図である。 コア基板の両面に絶縁層を形成する工程を説明するための図である。 無電解めっき膜を形成する工程を説明するための図である。 電解めっき膜を形成する工程を説明するための図である。 無電解めっき膜をエッチングする工程を説明するための図である。 ソルダーレジスト層を形成する工程を説明するための図である。 ストレート形状の第1スルーホール導体の一例を示す斜視図である。 ストレート形状の第1スルーホール導体の別例を示す斜視図である。 ストレート形状の第2スルーホール導体の一例を示す斜視図である。 第1開口、第2開口よりも浅い孔を有するプリント配線板を例示する図である。 第1スルーホール導体及び第2スルーホール導体の内部に補強材が食い込んでいるプリント配線板を例示する図である。
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向(又はコア基板の厚み方向)に相当する配線板の積層方向を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(配線板の主面に平行な方向)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。
本実施形態では、相反する積層方向を向いた2つの主面を、第1面(矢印Z1側の面)、第2面(矢印Z2側の面)という。積層方向において、コアに近い側を下層(又は内層側)、コアから遠い側を上層(又は外層側)という。回路等の配線として機能する導体パターンを含む層を、配線層という。スルーホール内に形成される導体を、スルーホール導体という。ビアホールに形成されて上層の配線層と下層の配線層とを相互に電気的に接続する導体を、ビア導体という。また、孔又は柱体(突起)の「幅」は、特に指定がなければ、円の場合には径を意味し、円以外の場合には2√(断面積/π)を意味する。孔又は柱体がテーパーしている場合には、対応箇所の値、平均値、又は最大値等を比較して、2以上の孔又は柱体の「幅」の一致又は不一致を判定することができる。
本実施形態の配線板1000は、プリント配線板である。配線板1000は、図1に示すように、コア基板100と、絶縁層201、202と、例えば銅からなる配線層203、204と、ソルダーレジスト層205、206と、半田からなる外部接続端子207、208と、を備える。
コア基板100は、基板100aと、例えば銅からなる配線層101、102と、第1スルーホール接続部11及び第2スルーホール接続部12と、を有する。配線層101は基板100aの第1面に形成され、配線層102は基板100aの第2面に形成される。第1スルーホール接続部11は、電源又はグランドに用いられる。また、第2スルーホール接続部12は、信号の伝送に用いられる。
基板100aは、第1面(矢印Z1側の面)と、第1面とは反対側の第2面(矢印Z2側の面)と、を有する。基板100aは、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維(例えばガラス布又はガラス不織布)やアラミド繊維(例えばアラミド不織布)等の補強材を含んでいることが好ましい。基板100aの材料は任意である。補強材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。
第1スルーホール接続部11は、第1導体部(第1蓋めっき層)11cと、第2導体部(第2蓋めっき層)11fと、第1スルーホール導体11hと、から構成される。第2スルーホール接続部12は、第3導体部(第3蓋めっき層)12cと、第4導体部(第4蓋めっき層)12fと、第2スルーホール導体12hと、から構成される。
基板100aには、第1面から第2面に向けて貫通する第1貫通孔11g及び第2貫通孔12gが形成されている。第1貫通孔11g、第2貫通孔12gは、第1面から第2面に向かってテーパーしている第1開口11a、12aと、第2面から第1面に向かってテーパーしている第2開口11d、12dと、から構成される。これにより、基板100aの厚さ半分の位置に、くびれ部11i、12i(最小径面)が形成される。第1開口11a、12aと第2開口11d、12dとは、くびれ部11i、12iを境に略対称的な形状を有する。ただしこれに限定されず、第1貫通孔11g、第2貫通孔12gは、くびれ部11i、12iを境に非対称の形状を有していてもよい。なお、第1貫通孔11g及び第2貫通孔12gの開口形状は、例えば円形である。ただし、開口形状は任意であり、例えば四角形、六角形、又は八角形等の多角形状であってもよい。
第1開口11a、12aには導体11b、12bが充填され、第2開口11d、12dには導体11e、12eが充填される。これにより、第1貫通孔11gには、第1スルーホール導体11hが形成され、第2貫通孔12gには、第2スルーホール導体12hが形成される。第1スルーホール導体11h及び第2スルーホール導体12hは銅めっきからなることが好ましい。
基板100aの第1面には第1導体部11cが形成され、基板100aの第2面には第2導体部11fが形成される。第2導体部11fは、基板100aを挟んで、第1導体部11cに対向する位置に設けられる。基板100aの第1面には第3導体部12cが形成され、基板100aの第2面には第4導体部12fが形成される。第4導体部12fは、基板100aを挟んで、第3導体部12cに対向する位置に設けられる。
第1スルーホール接続部11は、図2A及び図2B(図2Aの平面図)に示すように、第1導体部11c及び第2導体部11fと、4本の鼓状の第1スルーホール導体11hと、から構成される。第1導体部11cと第2導体部11fとは、互いに4本の第1スルーホール導体11hで接続される。複数の第1スルーホール導体11hを束ねて共通の第1導体部11c、第2導体部11fに接続することで、インピーダンスを低下させることができる(図7参照)。また、第1導体部11cと第2導体部11fとが、複数の第1スルーホール導体11hを介して接続されているため、仮に第1スルーホール導体11hのうちの1つが断線したとしても、第1導体部11cと第2導体部11fとは完全には絶縁されない。その結果、第1導体部11cと第2導体部11fとの間における電気的な接続不良が抑制される。
本実施形態では、4本の第1スルーホール導体11hが四角形に配置される。隣り合う第1スルーホール導体11hのピッチd12は略同一である。したがって、4本の第1スルーホール導体11hは正四角形に配置され、点対称の配置となる。第1スルーホール導体11hを正多角形に配置することで、第1導体部11c、第2導体部11fの幅を小さくすることができる。第1貫通孔11g(第1スルーホール導体11h)の最大幅d11は、例えば90μmであり、最小幅(くびれ部11iの幅)は例えば60μmである。隣り合う第1スルーホール導体11hのピッチd12は、例えば225μmである。第1導体部11c及び第2導体部11fの幅d13は、例えば508μmである。また、第1スルーホール導体11hの配置について、第1導体部11c、第2導体部11fの端からの距離d14は、例えば50μmである。ただし、これらの寸法は任意である。
なお、第1スルーホール導体11hの配置は四角形に限定されず、任意である。例えば図3A及び図3B(図3Aの平面図)に示すように、3本の第1スルーホール導体11hを三角形に配置してもよい。この場合、第1貫通孔11g(第1スルーホール導体11h)の幅d11は、例えば90μmであり、最小幅(くびれ部11iの幅)は例えば60μmである。隣り合う第1スルーホール導体11hのピッチd12は、例えば225μmである。第1導体部11c及び第2導体部11fの幅d13は、例えば449.8μmである。第1スルーホール導体11hの配置について、第1導体部11c、第2導体部11fの端からの距離d14は例えば50μmであり、2つの第1スルーホール導体11hと1つの第1スルーホール導体11hとの距離d15は例えば194.85μmである。
第2スルーホール接続部12は、図4A及び図4B(図4Aの平面図)に示すように、第3導体部12c及び第4導体部12fと、1つの鼓状の第2スルーホール導体12hと、からなる。第3導体部12cと第4導体部12fとは、互いに1つの第2スルーホール導体12hで接続される。
基板100aの補強材は、例えば図5に示すような第1スルーホール導体11hの配置を採用したとき、直交する2方向(それぞれX、Y方向の斜め45°)に配向されることが好ましい。このとき、第1スルーホール導体11hのうち、最も間隔の小さい第1スルーホール導体11hのペアP1(一対の第1スルーホール導体)について平面視したとき、第1スルーホール導体11hの中心C1を結ぶ仮想中心線L11、L12は、補強材の配向方向と略並行になる。これにより、第1スルーホール導体11hから補強材にしみ出した導体により、ペアP1の第1スルーホール導体11h同士が電気的に接続され易くなる。そして、ペアP1の第1スルーホール導体11h同士が電気的に接続された場合には、それら第1スルーホール導体11hを1つのスルーホール導体とみなすことができると考えられる。その結果、相互インダクタンスが抑制され、ループインダクタンスが低下すると推測される。また、Ar等を打ち込むなどして意図的に基板100aの所定の部分に欠陥を発生させることで、第1スルーホール導体11hの導体を基板100aにしみ出させてもよい。
第1貫通孔11gの幅d11(図2B)と第2貫通孔12gの幅d21(図4B)とは略同一である。これにより、例えば刷毛めっきにより電解めっきを行う場合などにおいて、第1貫通孔11g、第2貫通孔12g内へのめっき液の循環効率が上昇し、条件設定が容易となる。また、第1貫通孔11g、第2貫通孔12g内への充填性が向上することで、第1導体部11c表面、第2導体部11f表面、第3導体部12c表面、及び第4導体部12f表面の平坦性が向上する。幅d11、幅d21は、例えば最大/最小=90μm/60μmである。
第1導体部11cと第2導体部11fとは、互いに同一の幅d13を有する。また、第3導体部12cと第4導体部12fとは、互いに同一の幅d23を有する。
絶縁層201はコア基板100の第1面に形成され、絶縁層202はコア基板100の第2面に形成される。絶縁層201、202は、層間絶縁層として機能する。絶縁層201、202は、例えば硬化したプリプレグからなる。プリプレグとしては、例えばガラス繊維又はアラミド繊維等の基材に、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等の樹脂を含浸させたものを用いる。ただし、プリプレグに代えて、液状又はフィルム状の熱硬化性樹脂や熱可塑性樹脂やそれらの混合物、さらにはRCF(Resin Coated copper Foil)を用いることもできる。
絶縁層201にはビアホール201aが形成され、絶縁層202にはビアホール202aが形成される。ビアホール201a、202aに導体が充填されることにより、ビア導体203a、204aが形成される。絶縁層201上には配線層203が形成され、絶縁層202上には配線層204が形成されている。ビア導体203aは、第1導体部11c、第3導体部12cに接続され、ビア導体204aは、第2導体部11f、第4導体部12fに接続される。これにより、配線層203と配線層101(第1導体部11c)とがビア導体203aにより接続される。また、配線層204と配線層102(第2導体部11f)とがビア導体204aにより接続される。
ビア導体203a、204aの接続部分V1は、図6に示すように、第1スルーホール導体11hの非接続部分であることが好ましい。こうした構造であれば、第1スルーホール導体11hの真上にビア導体203a、204aが形成される場合と比較して、スルーホール導体11hの接続箇所から離間した箇所にビア導体203a、204aを形成しているので、基板100aの熱膨張等により発生するZ方向の引っ張り応力がビア導体203a、204aに伝達されにくくなる。その結果、ビア導体203a、204aの接続信頼性が向上する。第1導体部11c及び第2導体部11fの幅d13は、ビア導体の導体部V2の幅d3の5〜10倍であることが好ましい。この範囲で、良好な電気的特性が得られる。
本実施形態では、ビア導体203a、204aが、それぞれフィルドビアである。ただし、これに限定されない。例えばビア導体203a、204aは、ビアホール201a、202aの壁面(側面及び底面)に導体が形成されたコンフォーマルビアであってもよい。
配線層203及びソルダーレジスト層205は絶縁層201の第1面に形成され、配線層204及びソルダーレジスト層206は絶縁層202の第2面に形成される。ソルダーレジスト層205、206の各々は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、又は紫外線硬化型の樹脂等からなる。
ソルダーレジスト層205には、配線層203の一部を露出させる開口205aが形成されている。また、ソルダーレジスト層206には、配線層204の一部を露出させる開口206aが形成されている。開口205aには外部接続端子207が形成され、開口206aには外部接続端子208が形成される。外部接続端子207、208は、例えば他の配線板や電子部品等との電気的な接続に用いられる。配線板1000は、例えば片面又は両面において他の配線板に実装されることで、携帯電話等の回路基板として使用することができる。配線板1000には、必要に応じてIC等の電子部品が搭載される。
次に、配線板1000の特性について説明する。発明者は、配線板1000と比較例とについて、それぞれシミュレーションを行った。シミュレーションは、試料#1〜#7について実行した。
試料#1〜#4は、ストレート形状を有する1本のスルーホール導体である。なお、試料#1〜#4は、貫通孔内に樹脂が充填されてなるスルーホール導体である。
試料#1は、コア厚400μm、スルーホール径250μm、導体部の径400μm、スルーホールピッチ550μm、L(ライン)/S(スペース)=75μm/75μmである。試料#2は、コア厚400μm、スルーホール径180μm、導体部の径330μm、スルーホールピッチ480μm、L/S=75μm/75μmである。試料#3は、コア厚400μm、スルーホール径150μm、導体部の径300μm、スルーホールピッチ450μm、L/S=75μm/75μmである。試料#4は、コア厚400μm、スルーホール径120μm、導体部の径270μm、スルーホールピッチ420μm、L/S=75μm/75μmである。
試料#5は、貫通孔内に導体(銅めっき)が充填されてなる1本の鼓状スルーホール導体である。試料#5は、コア厚400μm、スルーホール径(最大/最小)=90μm/60μm、導体部の径140μm、スルーホールピッチ290μm、L/S=75μm/75μmである。
試料#6は、配線板1000の第1スルーホール接続部11、すなわち4本の鼓状スルーホール導体(配置は図2Aに示した正四角形)である。試料#6は、コア厚400μm、スルーホール径(最大/最小)=90μm/60μm、導体部の径508μm、導体部のピッチ658μm、L/S=75μm/75μmである。
試料#7においては、ストレート形状を有する4本のスルーホール導体を試料#6と同様に配置した。このスルーホール導体は、貫通孔内に導体(銅めっき)が充填されてなる。この試料#7は、コア厚400μm、スルーホール径=90μm、導体部の径508μm、導体部のピッチ658μm、L/S=75μm/75μmである。
図7に、シミュレーションの結果を示す。図中、曲線L1、L2、L3、L4、L5、L6、L7は、それぞれ試料#1、#2、#3、#4、#5、#6、#7のインピーダンスを示す。グラフに示されるように、試料#1〜#7のインピーダンスの関係は、#7≒#6≒#1<#2<#3<#4<#5となった。すなわち、本実施形態に係る試料#6及び#7について、スルーホール径250μmの試料#1と略同等のインピーダンスが得られた。このことから、複数の第1スルーホール導体11hを束ねて共通の第1導体部11c、第2導体部11fに接続することで、インピーダンスを低下させることができると考えられる。これは、導体部間のインピーダンスは、それら導体部を接続するスルーホール導体の断面積の合計(以下、導体部間断面積という)が影響し、複数のスルーホール導体で導体部間を接続した場合には、1つのスルーホール導体で導体部を接続する場合と比較して、導体部間断面積が増加するためであると推察される。
配線板1000の配線層101、102は、例えばテンティング法により製造される。ただしこれは一例にすぎず、配線板1000の製造方法は、テンティング法に限定されない。
作業者は、まず、図8に示すように、両面銅張積層板1001を準備する。両面銅張積層板1001は、基板100aと、銅箔101a、102aと、からなる。基板100aの第1面には銅箔101aが形成されており、基板100aの第2面には銅箔102aが形成されている。両面銅張積層板1001は、例えば4隅にアライメントマークを有することが好ましい。
続けて、作業者は、アライメントマークを基準にして、例えばCOレーザやUVレーザを両面銅張積層板1001の第1面、第2面に照射する。例えば作業者は、中心部のエネルギーが周辺部のエネルギーより高いレーザを照射する。あるいは、複数のパルスのレーザを照射してもよい。この場合、レーザの径を第1のパルスから最終のパルスへ徐々に小さくすることが好ましい。また、最終のパルスのレーザに中心部のエネルギー密度が周辺部のエネルギー密度よりも高いレーザを使用してもよい。レーザ照射の回数は任意である。レーザ照射は、片面ずつ行っても、両面同時に行ってもよい。
これにより、図9に示すように、銅箔101a、102aを貫通して、第1貫通孔11g及び第2貫通孔12gが形成される。第1貫通孔11g及び第2貫通孔12gの配置は、第1スルーホール導体11hのペアP1について平面視したとき、第1スルーホール導体11hの中心C1を結ぶ仮想中心線L11、L12が、補強材の配向方向と略並行になるようにすることが好ましい(図5参照)。第1貫通孔11g、第2貫通孔12gは、第1面から第2面に向かってテーパーしている第1開口11a、12aと、第2面から第1面に向かってテーパーしている第2開口11d、12dと、から構成される。第1貫通孔11gの幅d11(図2B)と第2貫通孔12gの幅d21(図4B)とを略同一にする。続けて、デスミアを行う。その後、必要に応じて、第1貫通孔11g及び第2貫通孔12gの壁面等に、プラズマ処理やコロナ処理等による表面改質をしてもよい。
続けて、作業者は、図10に示すように、例えばPd等の触媒を形成した後、無電解めっきにより、第1貫通孔11g及び第2貫通孔12gの壁面を含む基板表面に、例えば無電解めっき膜1002を形成する。無電解めっき膜1002は、例えば銅からなる。しかしこれに限定されず、無電解めっき膜1002の材料としては、ニッケルや、チタン、クロム等も採用することができる。無電解めっき膜以外に、スパッタ膜やCVD膜を用いることもできる。スパッタ膜やCVD膜の場合、触媒は不要である。
続けて、作業者は、図11に示すように、例えば無電解めっき膜1002をシード層として、電解めっきにより、電解めっき膜1003を形成する。電解めっき膜1003は、例えば銅からなる。しかしこれに限定されず、電解めっき膜1003の材料としては、ニッケルや、半田等も採用することができる。
続けて、作業者は、例えば図12に示すように、フォトリソグラフィ技術により、基板100a両面の導体膜をパターニングする。これにより、配線層101、102と、第1スルーホール接続部11及び第2スルーホール接続部12と、を有するコア基板100が形成される。本実施形態では、第1スルーホール導体11h、第2スルーホール導体12hが、めっきにより、第1貫通孔11g、第2貫通孔12gに充填される(図11参照)。第1導体部11cと第2導体部11fとは、相対向する位置に形成する。また、第3導体部12cと第4導体部12fも、相対向する位置に形成する。
その後、必要に応じて、例えばエッチングにより、配線層101、102の表面を粗面化する。これにより、上層に設ける絶縁層201、202との密着性を確保する。
続けて、作業者は、図13に示すように、コア基板100の第1面に絶縁層201を形成し、コア基板100の第2面に絶縁層202を形成する。そして、例えばレーザにより、絶縁層201にビアホール201aを形成し、絶縁層202にビアホール202aを形成する。その後、必要に応じて、例えばエッチングにより、絶縁層201、202の表面を粗面化する。
続けて、作業者は、例えば図14に示すように、銅の無電解めっきにより、無電解めっき膜1004を形成する。そして、ドライフィルムを成膜し、パターニングすることにより、例えば図15に示すように、無電解めっき膜1004上に、めっきレジスト1005を形成する。そして、例えば銅を電解めっきすることにより、めっきレジスト1005の開口部に、電解めっき膜1006を形成する。
続けて、作業者は、例えば図16に示すように、アミン、溶剤、強アルカリ、及び水を含有するレジスト剥離液により、めっきレジスト1005を除去する。そして、無電解めっき膜1004をエッチング(クイックエッチング)する。これにより、配線層203、204及びビア導体203a、204aが形成される。ビア導体203aは、第1導体部11c、第3導体部12cに接続され、ビア導体204aは、第2導体部11f、第4導体部12fに接続される。必要に応じて、ビア導体203a、204aの接続部分V1を、第1スルーホール導体11hの非接続部分にすることが好ましい(図6参照)。
その後、作業者は、例えば図17に示すように、例えば塗布又はラミネートによりソルダーレジスト層205、206を形成し、例えばフォトリソグラフィ技術によりソルダーレジスト層205、206に開口205a、206aを形成する。続けて、開口205a、206aに半田ペーストを印刷し、又は半田ボールを搭載した後、リフローすることにより、開口205a、206aに外部接続端子207、208(半田バンプ)を形成する。これにより、配線板1000(図1)が完成する。
本実施形態では、めっきにより第1貫通孔11g、第2貫通孔12gに導体(例えば銅)を充填することで第1スルーホール導体11h、第2スルーホール導体12hを形成する。このため、樹脂充填や研磨工程が必要ない。その結果、プロセスの簡略化やコスト削減を図ることができる。
なお、配線板1000は、コア表裏面に配線層203、204を有する両面プリント配線板であるが、製造可能な配線板は、これに限定されない。例えばコア表裏面の一方のみに配線層を有する片面プリント配線板などの製造にも、本発明に係る製造方法を適用することができる。
以上、本発明の実施形態に係るプリント配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
第1スルーホール導体11hの形状は、図2A、図3Aに例示した鼓状に限定されず、例えば図18A、図18Bに示すように、ストレートであってもよい。また、第2スルーホール導体12hの形状も、図4Aに例示した鼓状に限定されず、例えば図19に示すように、ストレートであってもよい。さらに、導体部を接続するスルーホール導体が複数ある場合は、鼓状とストレートとの混合であってもよい。
また、上記実施形態では、第1貫通孔11g、第2貫通孔12gに導体を充填することでスルーホール導体11h、12hを形成したが、導体を充填することなく第1貫通孔11g、第2貫通孔12gの内壁に膜状のスルーホール導体11h、12hを形成してもよい。なお、この場合は第1貫通孔11g、第2貫通孔12g内(スルーホール導体11h、12hの内側)に樹脂等が充填されることになる。
図20に示すように、第1導体部11c、第2導体部11f下に、第1開口11a、第2開口11dよりも浅い孔100bを形成し、銅等からなる導体100cを充填してもよい。こうした構造では、第1導体部11c、第2導体部11fの厚さが実質的に増すため、電気的特性が向上する。なお、浅い孔100bは、例えばレーザで形成することができる。また、導体100cは、例えばめっきにより形成することができる。
図21に示すように、第1スルーホール導体11h及び第2スルーホール導体12hの内部に、基板100aの補強材100dを食い込ませてもよい。こうすることで、第1スルーホール導体11h及び第2スルーホール導体12hのZ方向の引っ張り応力を緩和できる。
上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。例えば第1導体部11c、第2導体部11f等の導体パターンは、セミアディティブ法で形成しても、サブトラクティブ法で形成しても、あるいはその他の方法で形成してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
11 第1スルーホール接続部
11a、12a 第1開口
11b、12b 導体
11c 第1導体部
11d、12d 第2開口
11e、12e 導体
11f 第2導体部
11g 第1貫通孔
11h 第1スルーホール導体
11i、12i くびれ部
12 第2スルーホール接続部
12c 第3導体部
12f 第4導体部
12g 第2貫通孔
12h 第2スルーホール導体
100 コア基板
100a 基板
100b 孔
100c 導体
100d 補強材
101、102、203、204 配線層
201、202 絶縁層
201a、202a ビアホール
203a、204a ビア導体
205、206 ソルダーレジスト層
205a、206a 開口
207、208 外部接続端子
1000 配線板(プリント配線板)
1001 両面銅張積層板
1002 無電解めっき膜
1003 電解めっき膜
1004 無電解めっき膜
1005 めっきレジスト
1006 電解めっき膜

Claims (16)

  1. 第1面と前記第1面とは反対側の第2面とを有し、第1貫通孔内に形成された第1スルーホール導体を2以上有する基板と、
    前記基板の前記第1面に形成されている第1導体部と、
    前記基板の前記第2面の、前記第1導体部に対向する位置に形成されている第2導体部と、
    を有し、
    前記第1導体部と前記第2導体部とは、前記2以上の第1スルーホール導体により接続されていて、
    前記第1スルーホール導体は、電源用又はグランド用のスルーホール導体である、
    ことを特徴とするプリント配線板。
  2. 前記基板には、第2貫通孔も形成され、
    前記基板の前記第1面に形成されている第3導体部と、
    前記基板の前記第2面の、前記第3導体部に対向する位置に形成されている第4導体部と、
    前記第2貫通孔内に形成されていて前記第3導体部と前記第4導体部とを接続する1つの第2スルーホール導体と、
    を有し、
    前記第2スルーホール導体は、信号用のスルーホール導体である、
    ことを特徴とする請求項1に記載のプリント配線板。
  3. 前記第1貫通孔の幅と前記第2貫通孔の幅とは略同一である、
    ことを特徴とする請求項2に記載のプリント配線板。
  4. 前記基板は、樹脂と補強材とから構成され、
    前記第1スルーホール導体及び前記第2スルーホール導体の少なくとも一方の内部には、前記補強材が食い込んでいる、
    ことを特徴とする請求項2に記載のプリント配線板。
  5. 前記第1スルーホール導体及び前記第2スルーホール導体は、銅めっきからなる、
    ことを特徴とする請求項2に記載のプリント配線板。
  6. 前記第1貫通孔は、前記第1面から前記第2面に向かってテーパーしている第1開口と、前記第2面から前記第1面に向かってテーパーしている第2開口と、から構成される、
    ことを特徴とする請求項1乃至5のいずれか一項に記載のプリント配線板。
  7. 前記基板は、樹脂と補強材とから構成され、
    前記補強材は、所定の方向に配向され、
    前記2以上の第1スルーホール導体のうち、最も間隔の小さい一対の前記第1スルーホール導体について平面視したとき、前記一対の第1スルーホール導体の中心を結ぶ仮想中心線は、前記補強材の配向方向と略並行になる、
    ことを特徴とする請求項1乃至5のいずれか一項に記載のプリント配線板。
  8. 隣り合う前記第1スルーホール導体のピッチは略同一である、
    ことを特徴とする請求項1乃至5のいずれか一項に記載のプリント配線板。
  9. 前記第1導体部及び前記第2導体部の少なくとも一方にはビア導体が接続され、該ビア導体の接続部分は、前記第1スルーホール導体の非接続部分である、
    ことを特徴とする請求項1乃至5のいずれか一項に記載のプリント配線板。
  10. 前記第1導体部の幅及び前記第2導体部の幅は、前記ビア導体の導体部の幅の5〜10倍である、
    ことを特徴とする請求項9に記載のプリント配線板。
  11. 第1面と前記第1面とは反対側の第2面とを有する基板を準備することと、
    前記第1面及び前記第2面のうち一方の面から他方の面に向けて貫通する2以上の第1貫通孔を形成することと、
    前記第1貫通孔内に電源用又はグランド用の第1スルーホール導体を形成することと、
    前記基板の前記第1面と前記第2面とに前記第1スルーホール導体で接続される第1導体部と第2導体部とを形成することと、
    を含むプリント配線板の製造方法であって、
    前記第1導体部と前記第2導体部とは2以上の前記第1スルーホール導体により接続される、
    ことを特徴とするプリント配線板の製造方法。
  12. 前記第1面及び前記第2面のうち一方の面から他方の面に向けて貫通する2以上の第2貫通孔を形成することと、
    前記第2貫通孔内に信号用の第2スルーホール導体を形成することと、
    前記基板の前記第1面と前記第2面とに1つの前記第2スルーホール導体で接続される第3導体部と第4導体部とを形成することと、
    をさらに含む、
    ことを特徴とする請求項11に記載のプリント配線板の製造方法。
  13. 前記第1貫通孔の幅と前記第2貫通孔の幅とは略同一である、
    ことを特徴とする請求項12に記載のプリント配線板の製造方法。
  14. 前記第1貫通孔は、前記第1面から前記第2面に向かってテーパーしている第1開口と、前記第2面から前記第1面に向かってテーパーしている第2開口と、からなる、
    ことを特徴とする請求項11乃至13のいずれか一項に記載のプリント配線板の製造方法。
  15. 前記第1スルーホール導体は、めっきにより前記第1貫通孔に導体を充填することで形成される、
    ことを特徴とする請求項11乃至13のいずれか一項に記載のプリント配線板の製造方法。
  16. 前記第1導体部及び前記第2導体部の少なくとも一方にはビア導体が接続され、該ビア導体の接続部分は、前記第1スルーホール導体の非接続部分である、
    ことを特徴とする請求項11乃至13のいずれか一項に記載のプリント配線板の製造方法。
JP2011528851A 2009-08-31 2010-08-26 プリント配線板及びその製造方法 Pending JPWO2011024921A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23846809P 2009-08-31 2009-08-31
US61/238,468 2009-08-31
US12/857,838 US20110048775A1 (en) 2009-08-31 2010-08-17 Printed wiring board and method for manufacturing the same
US12/857,838 2010-08-17
PCT/JP2010/064528 WO2011024921A1 (ja) 2009-08-31 2010-08-26 プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011024921A1 true JPWO2011024921A1 (ja) 2013-01-31

Family

ID=43623153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528851A Pending JPWO2011024921A1 (ja) 2009-08-31 2010-08-26 プリント配線板及びその製造方法

Country Status (5)

Country Link
US (1) US20110048775A1 (ja)
JP (1) JPWO2011024921A1 (ja)
CN (1) CN102484945B (ja)
TW (1) TW201132251A (ja)
WO (1) WO2011024921A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729405B2 (en) 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
JP5549632B2 (ja) * 2011-03-31 2014-07-16 ブラザー工業株式会社 回路基板
JPWO2013008592A1 (ja) * 2011-07-08 2015-02-23 株式会社村田製作所 配線基板
WO2014038542A1 (ja) 2012-09-07 2014-03-13 株式会社フジクラ 配線基板
CN104854966A (zh) * 2012-12-11 2015-08-19 日本特殊陶业株式会社 布线基板及其制造方法
CN103369827B (zh) * 2013-07-18 2017-05-17 上海华勤通讯技术有限公司 印制电路板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
KR102365103B1 (ko) 2014-12-12 2022-02-21 삼성전자주식회사 반도체 패키지
JP7075481B2 (ja) * 2018-04-12 2022-05-25 株式会社Fuji プリント基板形成方法、およびプリント基板形成装置
JP6869209B2 (ja) * 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
DE102018127631A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung
US20220078909A1 (en) * 2018-12-25 2022-03-10 Kyocera Corporation Electronic component mounting substrate and electronic device
JP6992797B2 (ja) * 2019-12-26 2022-01-13 大日本印刷株式会社 貫通電極基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357583A (ja) * 1989-07-24 1991-03-12 Canon Inc プリント基板加工方法
JP2001068818A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 配線基板とその製造方法
JP2003273520A (ja) * 2002-03-14 2003-09-26 Tdk Corp 積層モジュール
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363651B2 (ja) * 1994-04-21 2003-01-08 キヤノン株式会社 プリント配線板およびその設計方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6303881B1 (en) * 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
JP4731574B2 (ja) * 2006-01-27 2011-07-27 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
EP2141971A4 (en) * 2007-04-18 2011-01-05 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357583A (ja) * 1989-07-24 1991-03-12 Canon Inc プリント基板加工方法
JP2001068818A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 配線基板とその製造方法
JP2003273520A (ja) * 2002-03-14 2003-09-26 Tdk Corp 積層モジュール
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法

Also Published As

Publication number Publication date
CN102484945B (zh) 2015-05-27
CN102484945A (zh) 2012-05-30
TW201132251A (en) 2011-09-16
WO2011024921A1 (ja) 2011-03-03
US20110048775A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
WO2011024921A1 (ja) プリント配線板及びその製造方法
US8735739B2 (en) Wiring board and method for manufacturing the same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8400782B2 (en) Wiring board and method for manufacturing the same
US9603248B2 (en) Wiring board and method for manufacturing the same
KR101472633B1 (ko) 하이브리드 적층기판, 그 제조방법 및 패키지 기판
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US8624127B2 (en) Wiring board and method for manufacturing the same
US8908377B2 (en) Wiring board and method for manufacturing the same
JP2010287879A (ja) 両面回路基板及びその製造方法
US8729405B2 (en) Wiring board and method for manufacturing the same
US20130192879A1 (en) Multilayer printed wiring board
JP2015220281A (ja) プリント配線板
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
US20130025914A1 (en) Wiring board and method for manufacturing the same
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
US20130146345A1 (en) Printed wiring board and method for manufacturing the same
JP2015159153A (ja) 電子部品内蔵多層配線板
JP2013197548A (ja) 配線板及びその製造方法
JP2016033975A (ja) 電子部品内蔵配線板およびその製造方法
JP2013229421A (ja) 配線基板
JP2014072311A (ja) 多層配線基板及びその製造方法
JP2021027167A (ja) 配線基板
JP2013070035A (ja) 多層プリント配線板
JP2015191996A (ja) 印刷配線板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611