TWI415541B - 多層配線板 - Google Patents

多層配線板 Download PDF

Info

Publication number
TWI415541B
TWI415541B TW98108182A TW98108182A TWI415541B TW I415541 B TWI415541 B TW I415541B TW 98108182 A TW98108182 A TW 98108182A TW 98108182 A TW98108182 A TW 98108182A TW I415541 B TWI415541 B TW I415541B
Authority
TW
Taiwan
Prior art keywords
wiring board
insulating layer
formed
perforation
step
Prior art date
Application number
TW98108182A
Other languages
English (en)
Other versions
TW200945985A (en
Inventor
Hiroshi Katagiri
Toshiya Asano
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008064987 priority Critical
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW200945985A publication Critical patent/TW200945985A/zh
Application granted granted Critical
Publication of TWI415541B publication Critical patent/TWI415541B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Other shape and layout details not provided for in H05K2201/09009 - H05K2201/09209; Shape and layout details covering several of these groups
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Description

多層配線板

本發明依據並主張於2008年3月13日所申請之日本專利申請案號2008-064987的優先權,此處藉由參考將該申請案之整體內容併入。

本揭露關於一種多層配線板,其不具核心板而具有將導體層及絕緣層交替積層為多層之積層式結構。

最近幾年當中,作為電腦微處理器使用之半導體積體電路裝置(IC晶片)已經遞增增強速度及功能,且附帶地,有增加端子數量以及亦降低端子間距之趨勢。通常,大量端子係在IC晶片之底面上密集配置成陣列,且該端子群組係以倒裝晶片(flip chip)之組態連接至主機板側邊上之陣列。然而,IC晶片上之該等端子與主機板側邊間之間距差異大。因此,難以將該IC晶片直接連接至主機板上面。由於此因,經常使用一種用以製造封裝之技術,將該IC晶片黏著在IC晶片黏著配線板上且將該封裝黏著在主機板上。

對於構成此型式封裝之IC晶片黏著配線板,已有實用之多層配線板,其具有形成在核心板之表面及背面上之積累層(buildup layers)。在該多層配線板中,例如,該核心板使用以樹脂浸漬強化纖維所得到之樹脂板(如玻璃環氧樹脂板)。藉由利用該核心板之剛性,絕緣層及導體層係交替積層在該核心板之表面及背面上,使得形成積累層。另言之,在該多層配線板中,該核心板擔任強化部位且形成較積累層更加厚。而且,提供配線用以使形成在該表面及背 面上之積累層導電,以貫穿該核心板(更明確地說,為穿孔導體)。

最近幾年當中,在具有增加半導體積體電路裝置速度之無線電頻帶中已經提出要使用之信號頻率。在此案例中,貫穿該核心板之配線造就為高電感,致造成無線電頻率信號之傳送損耗或電路故障,形成增速之干擾。為了解決該問題,已提議一種不具核心板之無核心配線板作為IC晶片黏著配線板(例如,見JP-B-3635219及JP-B-3841079)。參考該無核心配線板,省略相當厚之核心板,故降低整個配線長度。因此,降低無線電頻率信號之傳送損耗,故能以高速操作半導體積體電路裝置。

由於透過省略核心板來製造該無核心配線板,然而,無法充份保持其強度。因此,該無核心配線板易於翹曲。有高度可能性為,由於該扭曲而對該配線板施加過度應力之情況,可能造成在積累層中連接該等導體層時之接著失敗(adhesion failure)或穿孔導體之穿孔滑脫(slip-off of a via conductor)。結果,使無核心配線板之產品良率變差。

本發明之諸典範實施例提供一種能增加穿孔之接著強度且增強產品良率之多層配線板。

依據本發明第一觀點不具核心板之多層配線板包括:積層式結構,其中導體層及至少一絕緣層係交替積層為多層,該絕緣層具複數個貫穿該絕緣層之穿孔及複數個形成在該等穿孔中以分別用於電性連接該等導體層之經充填穿孔導體,該穿孔之每一個具反圓錐台形狀且在內壁表面上 具有段差。

因此,依據該第一觀點之多層配線板未提供該核心板。因此,要降低該配線板之厚度且增加整張板之配線長度是可能的。結果,要增強該配線板之電特徵是可能的。而且,形成在絕緣層上之穿孔具反圓錐台形狀且在內壁表面上具有段差。結果,增加形成在穿孔中經充填之穿孔導體的接著強度。而且,在該配線板為翹曲,故因此施加過度應力之案例中,要避免穿孔接著失敗或穿孔滑脫之缺失是可能的。

依據本發明不具核心之多層配線板可包含“由同一絕緣層為主體所構成之多層配線板”及“只透過在同一方向中增加直徑之穿孔,連接每一導體之多層配線板”。

較佳是,該絕緣層在聚合材料中應包含纖維。結果,可增加該多層配線板之強度,而且,由於該穿孔難以變形,故難以造成穿孔之接著失敗或穿孔滑脫。

該段差係對應於其中該絕緣層中存有纖維之深度位置形成的。更明確地說,透過雷射處理形成該穿孔時,部份雷射光束係由該纖維所散射。因此,該纖維之加工性能(processability)在其上及下部有變更。結果,該段差係形成在其中該穿孔中存有該纖維突出端之位置中。而且,在該絕緣層中,較佳是該纖維應設在幾乎是聚合材料中垂直方向的中心。因此,要在該絕緣層之中心部位形成該穿孔之段差是可能的。

該纖維材料之突出端所存在的深度位置形成該段差,且在以設定該段差為邊界將該內壁表面分成穿孔之開口側 區與穿孔之開口底部側區之情況下,以穿孔底面為基準之穿孔之開口側區的傾角大於以該穿孔底面為基準之穿孔底部側區的傾角。

在對應於深度位置形成該段差之案例中,其中存有該纖維之突起端且以設為邊界之該段差,將內壁表面分成穿孔開口側邊區與穿孔底邊區,以穿孔底面為基準之穿孔開口側邊區之傾角可小於以該穿孔底面為基準之穿孔底邊區之傾角。

該導體層以如扣除處理(subtractive process)、半加成處理(semiadditive)或全加成處理(fully-additive process)之熟知方法在中介層絕緣膜上形成圖案。用以形成該導體層之金屬材料的諸實例包含銅、銅合金、鎳、鎳合金、錫及錫合金。

考慮絕緣特性、耐熱性或耐溼氣性,適當選擇該絕緣層。用以形成該絕緣層之聚合材料之適當實例包含如環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽酮樹脂或聚醯亞胺樹脂之熱固性樹脂,以及如聚碳酸酯樹脂、丙烯酸樹脂、聚甲醛樹脂或聚丙烯樹脂之熱塑性樹脂。而且,該纖維材料之實例不限於特定材料且可為有機纖維或無機纖維。該有機纖維之諸實例包含紙、纖維素不織物、醯胺不織物、尼龍纖維及聚酯纖維。在此案例中,該無機纖維可包含聚合材料,其異於用以形成該絕緣層之聚合材料。與同一聚合材料之使用者比較,該相異聚合材料之使用可助其選擇性去除該穿孔之內壁表面,使得該內壁表面退縮在使該穿孔直徑增加之方向。聚合材料中所含之無機纖維的諸實例包 含玻璃纖維(玻璃織物或玻璃不織物)及陶瓷纖維。與有機纖維之使用比較,該無機纖維之使用具有更易取得高絕緣層強度、低熱膨脹係數、高接著強度之穿孔中經充填穿孔導體的優勢。另一方面,與無機纖維之使用比較,該有機纖維之使用具有更易取得已改善絕緣層之可加工性(workability)及下降成本的優勢。聚合材料中所含之纖維材料可包含有機纖維與無機纖維兩者。

該多層配線板係由以下製造方法所製造。

首先,在絕緣層形成步驟中,該絕緣層係藉由使用在聚合材料中含無機纖維的薄片形積累材料所形成。然後,在穿孔形成步驟中,將雷射光束照射在該絕緣層上以致形成複數個穿孔。此時,亦由該雷射光束燃燒且切割聚合材料中之無機纖維。而且此時,該無機纖維使部分雷射光束散射。因此,雷射處理特性在該無機纖維之上及下部位會變化。結果,在對應於其中該無機纖維係突起在該穿孔之內壁表面上方的位置形成段差。然後,在穿孔導體形成步驟中,實行電鍍(plating),使得在該等穿孔中形成經充填之穿孔導體。

依據該製造方法,該段差係形成在該穿孔之內壁表面上且該經充填之穿孔導體係形成在該穿孔中。因此,增加該穿孔中經充填之穿孔導體的接著強度。而且在其中該配線板被翹曲,致因此施加過度應力之案例中,要避免如穿孔接著失敗或穿孔滑脫之缺失是可能的。

自以下詳述、隨附之圖式及申請專利範圍,其它特性及優勢是顯而易見的。

以下將參考圖式,詳述依據本發明之實施例。第1圖為表示依據該實施例之無核心配線板(多層配線板)之圖解結構的放大切面圖且第2圖為表示該無核心配線板的平面圖。

如第1圖中所示,無核心配線板10不具核心板而具配線積層部20(積層式結構),其中由環氧樹脂所形成之四層樹脂絕緣層(絕緣層)21、22、23及24以及由銅所形成之導體層26係交替積層為多層。在無核心配線板10中,將端子接墊27設在樹脂絕緣層24之表面(上表面)上,成為第四層。第1圖為表示部分無核心配線板10之切面圖。例如,複數個端子接墊27係在該無核心配線板10之上表面上配置成陣列(見第2圖)。

而且,該樹脂絕緣層24之表面幾乎為防焊阻劑28整體覆蓋。用以使端子接墊27之每一接墊曝露之開口部29係形成在防焊阻劑28上。IC晶片(半導體積體電路裝置)為經由未示出之焊料凸塊(solder bump)連接至該等經曝露之端子接墊27之每一接墊的倒裝晶片。如第2圖中所示,該無核心配線板10之上表面上(主表面,main surface)上方密集形成該等端子接墊27的區域將稱為裝置黏著區25。

LGA(平面柵格陣列(land grid array))之接墊30係在樹脂絕緣層21之表面(下表面)上配置成陣列,成為第一層。而且,穿孔32及經充填穿孔導體33係分別設置在樹脂絕緣層21、22、23及24上。該穿孔導體33之直徑在同一方向中(圖中往上方向)遞增,且LGA之導體層26、端子接墊 27及接墊30係彼此相互且電性連接。LGA之該接墊30係電性連接至未示出之主機板。

如第3圖中所示,依據該實施例之該等樹脂絕緣層21至24為具有同一厚度與材料之諸絕緣層,且藉由使用積累材料形成,其中該積累材料係,例如,以環氧樹脂35(聚合材料)浸漬玻璃布36(無機纖維)而製得。而且,每一穿孔32具反圓錐台形狀且係形成貫穿樹脂絕緣層21至24。該穿孔32係藉由在樹脂絕緣層21至24之每一層上使用YAG雷射或二氧化碳氣體雷射,實行鑿穿而形成。該穿孔32之上部位直徑大致為70μm且其底部直徑大致為50μm。

玻璃布36在樹脂絕緣層21至24每一層之垂直方向中配置在幾乎為中心部位。藉由雷射處理燃燒且切割穿孔32中之該玻璃布36且尖端36A係突出於該穿孔32之內壁表面32A的兩正交方向中。該玻璃布36之尖端36A為圓形且切入形成在該穿孔32中之經充填穿孔導體33的側壁33A中。在該實施例中,該玻璃布36之尖端36A的突出程度大致為該穿孔32直徑之1/5。更明確地說,該突出程度例如為5μm至15μm之突出量。而且,在對應於該玻璃布36之尖端36A(突出端)所存在的深度位置,於穿孔32之內壁表面32A上形成段差39。

例如,以下列步驟製造具該結構之無核心配線板10。

在該實施例中,採用製備具有足夠強度之支撐板(玻璃環氧板)且將該無核心配線板10中之樹脂絕緣層21至24及導體層26積累在支撐板上的方法。第4至15圖係表示該製造方法之說明圖,其圖解說明形成在該支撐板之上表 面側邊上的該等樹脂絕緣層21至24及導體層26。該等樹脂絕緣層21至24及導體層26係亦形成在未示出之支撐板的下表面側邊上。

如第4圖中所示將詳述者,由環氧樹脂所形成之薄片似絕緣樹脂底材係以半硬化狀態黏貼在支撐板40上面,使得形成底層樹脂絕緣層41。如第5圖中所示,然後將積層式金屬片體42配置在該底層樹脂絕緣層41之上表面上。藉由將該積層式金屬片體42以半硬化狀態配置在底層樹脂絕緣層41上,保此種接著確使該積層式金屬片體42不會在後續製造步驟自底層樹脂絕緣層41剝離。該積層式金屬片體42係藉由將兩銅箔42a及42b接合成其可被剝離的狀態而製得。更明確地說,該銅箔42a及42b係透過金屬電鍍(例如,鉻電鍍)予以積層,以便形成積層式金屬片體42。

然後,如第6圖中所示,薄片似絕緣樹脂底材43係配置以圍住積層式金屬片體42且藉由真空接觸接合熱壓機(未示出)在真空中將其加壓與加熱,使該絕緣樹脂底材43硬化以便形成為第一層之樹脂絕緣層21(絕緣層形成步驟)。該樹脂絕緣層21係接合至積層式金屬片體42且在該積層式金屬片體42之周遭區中接合至底層樹脂絕緣層41,以便密封該積層式金屬片體42。對於該絕緣樹脂底材43,使用以環氧樹脂35浸漬玻璃布36而製得之積累材料。因此,該樹脂絕緣層21形成內含玻璃布36(見第7圖)。

然後,如第8圖中所示,複數個穿孔32藉由實行雷射處理(穿孔形成步驟),而形成在該樹脂絕緣層21上。此時, 亦由該雷射處理燃燒且切割該樹脂絕緣層21中之玻璃布36。而且此時,藉由該雷射處理之熱能量將這般切割之玻璃布36之尖端36A熔化且接著使其硬化成為圓形。而且,在形成該穿孔時,透過該玻璃布36使部分雷射光束散射。因此,雷射處理特性在該玻璃布36之上及下部位中變更,以便在對應於該玻璃布36所存在的位置形成段差39。

隨後,實行用以去除該等穿孔32之每一個中膠渣的去膠渣(desmear)處理。藉由該去膠渣處理,在直徑遞增方向中選擇去除且重新處理在該穿孔32中之內壁表面32A上的環氧樹脂。結果,如第9圖中所示,該玻璃布36之尖端36A自該穿孔32之內壁表面32A突出。例如,除去膠渣處理外,藉由實行用以熔化該環氧樹脂表面之化學處理,亦可選擇性去除該環氧樹脂,藉此在該直徑遞增方向中重新處理該表面。

然後,實行電鍍,在該穿孔32之每一個中形成經充填穿孔導體33(穿孔導體形成步驟)。更詳細地說,實行無電解電鍍銅在該穿孔32之表面上及該玻璃布36之表面上形成具有預定厚度(更明確地說,例如,大致為0.1μm至1μm之厚度)之無電解電鍍層45(見第10圖)。然後,實行電解電鍍銅,在該穿孔32中形成經充填穿孔導體33(見第11圖)。在該實施例中,藉由覆蓋該穿孔32與該玻璃布36表面之無電解電鍍層45以及電解電鍍層46形成該經充填穿孔導體33(見第12圖)。而且,藉由習知之熟知方法(例如,半加成處理)實行蝕刻,在該樹脂絕緣層21上以圖案形成(pattern-form)導體層26(見第13圖)。

亦藉由用於成為第一層之樹脂絕緣層21及導體層26的相同方法來形成成為第二至第四層之樹脂絕緣層22至23及導體層26,且係積累在該樹脂絕緣層21上方。然後,將感光性環氧樹脂施加及硬化在上面形成端子接墊27之樹脂絕緣層24上,以便形成防焊阻劑28。接著,在其中配置預定光罩之狀態中實行曝光及顯影,且藉由圖案化在防焊阻劑28上因此形成開口部29。藉由該製造程序形成在該支撐板40上有積層該積層式金屬片體42、該等樹脂絕緣層21至24及導體層26之積層體50(見第14圖)。在該積層體50中,位在該積層式金屬片體42上之區域作為配線積層部20(積層式結構)成為該無核心配線板10。

藉由切割裝置(未示出)切割該積層體50且去除該積層體50中配線積層部20之周遭區。在此案例中,如第14中所示,將設置在該配線積層部20下方之該底層樹脂絕緣層41及支撐板40一起切割在該配線積層部20及其週遭部51間之邊界上。藉由該切割作業,將以該樹脂絕緣層21所密封之該積層式金屬片體42之外緣部曝露。另言之,藉由去除該週遭部51,失去底層樹脂絕緣層41及樹脂絕緣層21之接合部。結果,透過僅有積層式金屬片體42,而將配線積層部20與支撐板40予以彼此耦接。

然後,如第15圖中所示,在該積層式金屬片體42中之兩銅箔42a與42b間之介面上實行剝離,將該配線積層部20自支撐板40分離。隨後,設置在配線積層部20下表面(樹脂絕緣層21)上之銅箔42a經由蝕刻而受到圖案化以便形成LGA之接墊30。結果,得到第1圖中所示之無核心 配線板10。

該等發明者在經充填穿孔導體33之軸的垂直方向切割藉由該方法所製造之無核心配線板10且藉電子顯微鏡(SEM)觀察該經充填穿孔導體33之切割表面。第16圖表示經充填穿孔導體33中之該切割表面的SEM照片60。而且,作為比較實例,第17圖表示在藉由使用不含玻璃布36之一般積累材料所形成的習知配線板中該經充填穿孔導體33之SEM照片61。如第16圖中所示,在其中該玻璃布36之尖端36A係突出於該穿孔32中且足以確保該經充填穿孔導體33之接著的狀態下,沒有縫隙地形成經充填穿孔導體33。而且,確定段差39係形成在穿孔32表面上該玻璃布36之突出部中且藉由設定該段差39為邊界以改變傾角。該段差39未形成在第17圖中所示之習知穿孔32上。可認為是因為透過該玻璃布36,散射對該穿孔32之雷射處理中的雷射光束部份而因此改變該光束前進之方向,故形成該段差39。

更詳細地說,如第18圖中所示,在對應於該玻璃布36於該樹脂絕緣層21至24中所存在的深度位置形成穿孔32中之該段差39。而且,在藉由設定該段差39作為該穿孔32中邊界,將穿孔之開口側區(第18圖中之上區域)與底部側區(第18圖中之下區域)彼此分開之情況下,以穿孔底面64為基準之穿孔之開口側區的傾角θ1大於以該穿孔底面64為基準之穿孔底部側區的傾角θ2(θ1>θ2)。

而且,依據複數個(更明確地說為九個)穿孔32之SEM照片60,確定該穿孔32之大小。結果,該穿孔32頂部之 平均直徑(頂部直徑)為72μm且底部之平均直徑(底部直徑)為50μm。而且,突出進入該穿孔32中之該玻璃布36尖端部位之間的平均間隔為35 μm。參考習知配線板中穿孔之大小,平均頂部直徑為70μm且平均底部直徑為55μm。

因此,依據該實施例,可得到以下優勢。

(1)在依據該實施例之無核心配線板10中,以環氧樹脂35中所含之玻璃布36形成該等樹脂絕緣層21至24。因此,要充份增加該配線板10之強度是可能的。而且,形成在該等樹脂絕緣層21至24之每一層上之該穿孔32具反圓錐台形狀且在內壁表面32A上具有段差39。結果,可完全確保該穿孔32之內壁表面32A的表面面積且能增加形成在該穿孔32中之經充填穿孔導體33的接著強度。而且,在該無核心配線板10為翹曲致使施加過度應力之情況下,因此要避免如該經充填穿孔導體33之接合失敗(bonding failure)或穿孔滑脫(via slip-off)的缺失是可能的。

(2)在依據該實施例之無核心配線板10中,該玻璃布36係設置在幾乎為該等樹脂絕緣層21至24之垂直方向的中心,且在對應於該玻璃布36之突出端36A所存在的深度位置形成該穿孔32之段差39。在此情況中,可在該等樹脂絕緣層21至24之中心部位中形成該穿孔32中之段差39。

(3)在依據該實施例之無核心配線板10中,自該穿孔32之內壁表面32A突出的玻璃布36之尖端36A切入該經充填穿孔導體33之側壁33A中。因此,要充份增加該穿孔32中經充填穿孔導體33的接著強度是可能的。

依據本發明之該實施例可以下列方式改變。

雖然在實施例中將該無核心配線板10之該等樹脂絕緣層21至24的每一層構成為包含玻璃布36,但其可由不含該玻璃布36之聚合材料所形成。而且,在此情況中,藉由將具相異雷射處理特性之兩種型式的積累材料黏貼在一起可形成該等樹脂絕緣層21至24之每一層且可實行該雷射處理以形成,例如,具有第18圖中所示之段差39的穿孔32。或者是,可變更雷射條件以形成具有該段差39的穿孔32。例如,藉由針對第一雷射條件實行雷射處理且然後針對第二雷射條件實施雷射處理以形成該穿孔32是可能的。作為該第一條件及第二條件之實例,在第一條件下將點直徑設成相當大且在第二條件下則設成相當小。作為另一實例,在第一條件下將每一脈衝之能量設成相當大且在第二條件下則設成相當小。

而且,對於在該等樹脂絕緣層21至24之每一層中該穿孔32的形狀,如第18圖中所示,不需要將該段差39上側之傾角θ1(該穿孔開口側區的傾角)設成大於其下側之傾角θ2(該穿孔底部側區的傾角)。例如,如第19圖中所示,可以該段差39上側之傾角θ1小於其下側之傾角θ2(θ1<θ2)之此方式形成該穿孔32。類似地,要增加該穿孔32中經充填穿孔導體33的接著強度是可能的。

雖然在該實施例中,無核心配線板10之封裝組態為LGA(平面柵格陣列),但本發明並未受限於只有LGA,亦可使用,例如,PGA(針柵格陣列)或BGA(球柵格陣列)。

接著,以下為該等實施例所掌握之技術見解。

(1)一種多層配線板,其不具核心板且具於其中導體 層及絕緣層係交替積層為多層之積層式結構。該多層配線板具有設定裝置黏著區供黏著半導體積體電路裝置之主表面。該絕緣層在聚合材料中包含無機纖維。形成具反圓錐台形狀且在內壁表面上具有段差之複數個穿孔以貫穿該絕緣層。在該等穿孔之每一個中形成用以電性連接該等導體層之經充填穿孔導體。在對應於該無機纖維之突出端所存在的深度位置形成該段差。在以設定該段差為邊界而將該內壁表面分成穿孔開口側區與穿孔底部側區之情況下,以穿孔底面為基準之穿孔開口側區的傾角小於以該穿孔底面為基準之穿孔底部側區的傾角。

(2)一種多層配線板之製造方法,其不具核心板且具於其中導體層及絕緣層係交替積層為多層之積層式結構,且具有設定裝置黏著區供黏著半導體積體電路裝置之主表面,其中形成具反圓錐台形狀且在內壁表面上具有段差之複數個穿孔以貫穿該絕緣層,且在該等穿孔之每一個中形成用以電性連接該等導體層之經充填穿孔導體,包含藉由使用在聚合材料中包含無機纖維之薄片似積累材料形成絕緣層之絕緣層形成步驟。該方法更包含將雷射光束照射在該絕緣層上以形成複數個穿孔且在對應於該無機纖維於該等穿孔之每一個的內壁表面中所存在的深度位置形成段差的穿孔形成步驟,以及實行電鍍在該等穿孔之每一個中形成經充填穿孔導體的穿孔導體形成步驟。

10‧‧‧無核心配線板

20‧‧‧配線積層部

21‧‧‧樹脂絕緣層

22‧‧‧樹脂絕緣層

23‧‧‧樹脂絕緣層

24‧‧‧樹脂絕緣層

26‧‧‧導體層

27‧‧‧端子接墊

28‧‧‧防焊阻劑

29‧‧‧開口部

25‧‧‧裝置黏著區

30‧‧‧接墊

32‧‧‧穿孔

33‧‧‧穿孔導體

35‧‧‧環氧樹脂

36‧‧‧玻璃布

36A‧‧‧尖端

32A‧‧‧內壁表面

33A‧‧‧側壁

39‧‧‧段差

40‧‧‧支撐板

41‧‧‧底層樹脂絕緣層

42‧‧‧金屬片體

42a‧‧‧銅箔

42b‧‧‧銅箔

43‧‧‧絕緣樹脂底材

45‧‧‧無電鍍層

46‧‧‧電解電鍍層

50‧‧‧積層體

51‧‧‧週遭部

64‧‧‧穿孔底面

第1圖為表示依據該實施例之無核心配線板之圖解結構的切面圖, 第2圖為表示依據該實施例之無核心配線板的平面圖,第3圖為表示該無核心配線板中穿孔形成部之放大切面圖,第4圖為表示製造該無核心配線板之方法的說明圖,第5圖為表示製造該無核心配線板之該方法的說明圖,第6圖為表示製造該無核心配線板之該方法的說明圖,第7圖為表示製造該無核心配線板之該方法的說明圖,第8圖為表示製造該無核心配線板之該方法的說明圖,第9圖為表示製造該無核心配線板之該方法的說明圖,第10圖為表示製造該無核心配線板之該方法的說明圖,第11圖為表示製造該無核心配線板之該方法的說明圖,第12圖為表示經充填之穿孔導體的放大切面圖,第13圖為表示製造該無核心配線板之該方法的說明圖,第14圖為表示製造該無核心配線板之該方法的說明圖,第15圖為表示製造該無核心配線板之該方法的說明 圖,第16圖為表示依據該實施例之穿孔SEM照片的說明圖,第17圖為表示習知穿孔SEM照片的說明圖,第18圖為表示依據該實施例之穿孔形狀的說明圖,以及第19圖為表示依據另一實施例之穿孔形狀的說明圖。

10‧‧‧無核心配線板

20‧‧‧配線積層部

21‧‧‧樹脂絕緣層

22‧‧‧樹脂絕緣層

23‧‧‧樹脂絕緣層

24‧‧‧樹脂絕緣層

26‧‧‧導體層

27‧‧‧端子接墊

28‧‧‧防焊阻劑

29‧‧‧開口部

30‧‧‧接墊

32‧‧‧穿孔

33‧‧‧穿孔導體

36‧‧‧玻璃布

Claims (5)

  1. 一種不具核心板之多層配線板,包括:積層式結構,於其中導體層及至少一層絕緣層係交替積層為多層,該絕緣層具複數個貫穿該絕緣層之穿孔及複數個形成在該等穿孔中以分別用於電性連接該等導體層之經充填穿孔導體,該穿孔之每一個具反圓錐台形狀且在內壁表面上具有段差(step)。
  2. 如申請專利範圍第1項之多層配線板,其中該絕緣層在聚合材料中包含纖維材料。
  3. 如申請專利範圍第2項之多層配線板,其中在對應於該纖維材料於該絕緣層中所存在的深度位置形成該段差。
  4. 如申請專利範圍第2項之多層配線板,其中在對應於該纖維材料之突出端所存在的深度位置形成該段差,且在以設定該段差為邊界將該內壁表面分成穿孔之開口側區與穿孔之開口底部側區之情況下,以穿孔底面為基準之穿孔之開口側區的傾角大於以該穿孔底面為基準之穿孔底部側區的傾角。
  5. 如申請專利範圍第1項之多層配線板,其中該絕緣層包含兩種型式黏貼在一起之積累(buildup)材料,該等積累材料具相異雷射處理特性。
TW98108182A 2008-03-13 2009-03-13 多層配線板 TWI415541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008064987 2008-03-13

Publications (2)

Publication Number Publication Date
TW200945985A TW200945985A (en) 2009-11-01
TWI415541B true TWI415541B (zh) 2013-11-11

Family

ID=41061772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98108182A TWI415541B (zh) 2008-03-13 2009-03-13 多層配線板

Country Status (3)

Country Link
US (1) US8093503B2 (zh)
JP (1) JP5284147B2 (zh)
TW (1) TWI415541B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
EP2436029A4 (en) 2009-05-29 2013-04-10 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012021196A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
EP2479337B1 (en) * 2011-01-24 2013-08-07 Electrolux Home Products Corporation N.V. Household appliance for drying objects
JP2013229526A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP5865771B2 (ja) * 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
CN104938040B (zh) 2013-01-18 2017-10-24 名幸电子有限公司 内置有零件的基板及其制造方法
JP2015115335A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
EP3143641A4 (en) 2014-05-13 2018-01-17 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Method of providing an electronic device and electronic device thereof
JP2016072320A (ja) * 2014-09-29 2016-05-09 株式会社 大昌電子 プリント配線板およびその製造方法
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
KR20170025415A (ko) * 2015-08-28 2017-03-08 삼성전자주식회사 패키지 기판 및 프리프레그
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
CN108172542B (zh) * 2017-12-28 2019-11-08 广州兴森快捷电路科技有限公司 无芯板制作方法及其制造构件、支撑载体及其制作方法
JP2019216141A (ja) * 2018-06-11 2019-12-19 新光電気工業株式会社 配線基板、配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257474A (ja) * 2000-03-10 2001-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003133687A (ja) * 2001-10-29 2003-05-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
TW200537995A (en) * 2004-03-19 2005-11-16 Matsushita Electric Ind Co Ltd Flexible substrate having interlaminar junctions, and process for producing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805242B2 (ja) * 1990-06-02 1998-09-30 日立精工株式会社 プリント基板の穴明け加工方法
US5837427A (en) * 1996-04-30 1998-11-17 Samsung Electro-Mechanics Co Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2002361791A (ja) * 2001-06-13 2002-12-18 Hitachi Metals Ltd 積層箔及び配線板、並びに配線板の製造方法
JP3841079B2 (ja) * 2002-11-12 2006-11-01 日本電気株式会社 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
US20040089470A1 (en) 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
JP2006294725A (ja) * 2005-04-07 2006-10-26 Fujikura Ltd 配線基板、多層配線基板およびそれらの製造方法
JP2007201030A (ja) * 2006-01-25 2007-08-09 Fujitsu Ltd 電子デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257474A (ja) * 2000-03-10 2001-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003133687A (ja) * 2001-10-29 2003-05-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
TW200537995A (en) * 2004-03-19 2005-11-16 Matsushita Electric Ind Co Ltd Flexible substrate having interlaminar junctions, and process for producing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
佐藤哲哉,試作少量用印刷回路基板的作成技術研究,1993 大分縣工業試驗場研究報告,第36-43頁,http://www.oita-ri.go.jp/report/1993/1993_08.pdf *

Also Published As

Publication number Publication date
US20090229874A1 (en) 2009-09-17
JP2009246358A (ja) 2009-10-22
JP5284147B2 (ja) 2013-09-11
TW200945985A (en) 2009-11-01
US8093503B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
US9232656B2 (en) Wiring board and method for manufacturing the same
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
US9226382B2 (en) Printed wiring board
US8941016B2 (en) Laminated wiring board and manufacturing method for same
TWI461117B (zh) 多層配線基板
US9060459B2 (en) Printed wiring board and method for manufacturing same
CN102573280B (zh) 多层布线基板及制造多层布线基板的方法
JP5826532B2 (ja) 半導体装置及びその製造方法
TWI598221B (zh) 配線基板之製造方法及支持件
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
US5737833A (en) Method of producing a high-density printed wiring board for mounting
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US20110283532A1 (en) Flexible wiring board and method of manufacturing same
US8561293B2 (en) Method for manufacturing wiring board
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP3811680B2 (ja) 配線基板の製造方法
JP4331769B2 (ja) 配線構造及びその形成方法並びにプリント配線板
JP5289996B2 (ja) 補強材付き配線基板
TWI396474B (zh) 多層配線基板的製造方法
JP2008153693A (ja) 回路部品内蔵モジュールの製造方法
KR20080088403A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees