CN109315070B - 多层基板的制造方法 - Google Patents

多层基板的制造方法 Download PDF

Info

Publication number
CN109315070B
CN109315070B CN201780035204.0A CN201780035204A CN109315070B CN 109315070 B CN109315070 B CN 109315070B CN 201780035204 A CN201780035204 A CN 201780035204A CN 109315070 B CN109315070 B CN 109315070B
Authority
CN
China
Prior art keywords
layer
forming
conductor pattern
conductive
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780035204.0A
Other languages
English (en)
Other versions
CN109315070A (zh
Inventor
原田敏一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202110506152.9A priority Critical patent/CN113382564A/zh
Priority to CN202110505232.2A priority patent/CN113316329A/zh
Publication of CN109315070A publication Critical patent/CN109315070A/zh
Application granted granted Critical
Publication of CN109315070B publication Critical patent/CN109315070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

多层基板的制造方法包含准备工序、填充工序、以及第1、第2和第3形成工序。准备工序准备在单面形成有导体图案(18)的绝缘基材(12)。此时，导体图案(18)由Cu元素构成。另外，在导体图案(18)的绝缘基材(12)侧的表面形成有Ni层(16)。第1形成工序对绝缘基材(12)形成以导体图案(18)为底(20a)的导通孔(20)。此时，除去位于成为底(20a)的范围的Ni层(16)。填充工序将导电糊(22)填充到导通孔(20)的内部。第2形成工序通过层叠多个绝缘基材(12)而形成层叠体(24)。第3形成工序将层叠体(24)一边加压一边加热。由此，在多层基板的制造方法中，多个绝缘基材(12)被一体化而形成导电孔(26)。此时，在导体图案(18)与导电孔(26)之间形成含有导电糊(22)中的金属元素和Cu元素的扩散层(28)。

Description

多层基板的制造方法
技术领域
本公开涉及一种多层基板的制造方法。
背景技术
专利文献1中记载了一种以往的多层基板的制造方法。该制造方法中，首先，准备在单面形成有导体图案的绝缘基材。其后，对绝缘基材形成以导体图案为底的导通孔。其后，向导通孔的内部填充导电孔形成材料。其后，层叠多张绝缘基材而形成层叠体。其后，对层叠体一边加压一边加热。由此，多张绝缘基材被一体化。此外，该制造方法中，导电孔与导体图案进行电连接。
在专利文献1所记载的制造方法中，形成由Cu元素构成的导体图案。作为导电孔形成材料，例如可使用含有Ag粒子和Sn粒子的导电糊。然后，加热导电孔形成材料。由此，形成由含有Ag元素和Sn元素的合金构成的导电孔。该制造方法中，加热导电孔形成材料时，导电孔形成材料中的Sn元素和导体图案中的Cu元素彼此扩散而成的扩散层形成于导体图案与导电孔之间。专利文献1记载的制造方法介由这样形成的扩散层而实现导体图案与导电孔的接合。
另外，在用于制造多层基板的一般的导体箔的绝缘基材侧的表面形成有作为表面处理层的Ni层。这里，进行位于多层基板的最表面的导体图案与部件的钎焊时，如果焊料从导体图案的侧面绕进导体图案与绝缘基材的接合面，则导体图案中的Cu元素扩散到焊料中。由此，导体图案会与绝缘基材剥离。Ni层作为抑制该Cu元素扩散的扩散阻挡层发挥功能。
现有技术文献
专利文献
专利文献1：日本特开2003-110243号公报
发明内容
本发明人实际上根据上述的以往的多层基板的制造方法而制造了多个多层基板。此时，将导体图案由Cu元素构成且在导体图案的绝缘基材侧的表面具有Ni层的绝缘基材作为在单面形成有导体图案的绝缘基材使用。然后，对所制造的多个多层基板实施了耐久试验。其结果，本发明人确认了在多个多层基板的一部分中容易在导体图案与导电孔之间产生裂纹。
因此，本发明人进行了多层基板的元素分析。其结果表明了以下内容。在耐久试验中产生了裂纹的多层基板未在导体图案与导电孔之间形成扩散层。或者，即便形成了扩散层也仅形成于狭小的范围，扩散层的形成不充分。这样的多层基板中，在导体图案与导电孔之间，在导体图案表面残留有Ni层。另一方面，对于在耐久试验中未产生裂纹的多层基板，在导体图案与导电孔之间充分地形成了扩散层。此外，在导体图案与导电孔之间，在导体图案的表面不存在Ni层。根据这样的结果，本发明人发现Ni层阻碍扩散层的形成。
应予说明，上述课题不限于Ni层。认为该课题在与Ni层同样阻碍扩散层形成的表面金属层形成于导体图案的绝缘基材侧的表面的情况下也同样产生。
本公开的目的在于提供一种能够减少导体图案与导电孔的接合强度低的多层基板的多层基板的制造技术。
作为本公开的技术的一个形态的多层基板的制造方法包含准备工序、填充工序、以及第1、第2和第3形成工序。
准备工序，准备绝缘基材(12)，其具有一面(12a)和其相反侧的另一面(12b)、仅在一面和另一面中的一面形成有导体图案(18)。
第1形成工序，准备好绝缘基材后，对绝缘基材形成在另一面侧具有开口且将导体图案作为底的导通孔(20)。
填充工序，形成导通孔后，在导通孔的内部填充含有多个金属粒子的导电孔形成材料(22)。
第2形成工序，在填充导电孔形成材料后，层叠多个绝缘基材，形成层叠体(24)。
第3形成工序，形成层叠体后，将层叠体一边加压一边加热，使多个绝缘基材一体化，并使多个金属粒子烧结而形成导电孔(26)。
准备工序准备绝缘基材，其导体图案至少由Cu元素构成，且在导体图案的绝缘基材侧的表面具有至少由与构成导电孔形成材料的金属元素和Cu元素相比活化能更高的金属元素构成的表面金属层(16)。
第1形成工序包含在从形成导通孔时开始到在导通孔的内部填充导电孔形成材料时之前的期间内除去导体图案中位于成为底的范围的表面金属层的工序(除去工序)。
第3形成工序在形成导电孔的基础上，在导体图案与导电孔之间形成含有构成导电孔形成材料的金属元素和Cu元素的扩散层(28)。
在本公开的制造方法中，在导通孔的内部填充导电孔形成材料之前，除去位于导通孔的底的表面金属层。由此，能够在导体图案与导电孔之间充分形成扩散层。因此，本公开的制造方法使导电孔与导体图案的接合强度低的多层基板减少。
应予说明，上述各要素的括弧内的符号表示后述的实施方式中记载的具体要素与上述各要素的对应关系的一个例子。
附图说明
图1是表示第1实施方式中的多层基板的制造工序的截面图。
图2是表示接着图1的多层基板的制造工序的截面图。
图3A是表示比较例1中的多层基板的制造工序的截面图。
图3B是表示比较例1中的多层基板的制造工序的截面图。
图3C是表示比较例1中的多层基板的制造工序的截面图。
图4是表示第2实施方式中的多层基板的制造工序的截面图。
具体实施方式
以下，根据图对本公开的技术的实施方式进行说明。应予说明，在以下的各实施方式彼此中，对彼此相同或等同的部分标注相同符号进行说明。
(第1实施方式)
使用图1、图2，对本实施方式的多层基板的制造方法进行说明。
如图1中的(A)所例示，在本实施方式的制造方法中，首先，进行准备单面导体膜10的工序(准备工序)。单面导体膜10具有树脂膜12和导体箔14。树脂膜12具有一面12a和其相反侧的另一面12b。导体箔14在仅粘接于一面12a和另一面12b中的一面12a。树脂膜12为膜状的绝缘基材。树脂膜12由热塑性树脂构成。导体箔14由Cu元素的纯金属构成。
导体箔14在树脂膜12侧的表面即树脂面14a形成有Ni层16等表面处理层。应予说明，在图1、图2中，作为表面处理层，仅图示了Ni层16。为了提高导体箔14与树脂膜12的粘接性，树脂面14a进行了粗糙化处理。因此，树脂面14a也称为粗糙化面、Matte面、M面等。
Ni层16是由Ni元素构成的金属层。在本实施方式中，Ni层16相当于形成于导体图案的绝缘基材侧的表面的表面金属层。Ni元素与构成导体箔14的Cu元素和构成后述的导电糊22的Sn元素这两种金属元素相比是活化能更高的金属元素。活化能是反应的起始物质从基态激发到过渡态所需的能量。活化能也称为阿伦尼斯(Arrhenius)参数。活化能高则表现为活化障碍。因此，Ni层16作为用于抑制导体箔14中的Cu元素向焊料(未图示)扩散的扩散阻挡层发挥功能。利用该Ni层16来抑制将位于多层基板的最表面的导体图案和部件连接时使用的焊料从导体箔14的侧面绕进树脂面14a。Ni层16是由镀覆处理形成的镀层。Ni层16含有整体的99质量％的Ni元素，含有整体的1质量％的Ni元素以外的杂质。
如图1中的(B)所例示，接下来，在本实施方式的制造方法中，在准备工序中进行形成导体图案18的工序。本工序中，通过光刻和蚀刻将导体箔14图案化。由此，形成具有用于构成电路的所希望的平面形状的导体图案18。
如图1中(C)所例示，接下来，在本实施方式的制造方法中，进行形成导通孔20的工序(第1形成工序)。本工序中，对树脂膜12的另一面12b照射激光。作为此时使用的激光，例如可举出二氧化碳激光等。另外，本工序中，如下设定激光的输出、照射时间。具体而言，激光的输出、照射时间以导通孔20从树脂膜12的另一面12b到达导体图案18且除去Ni层16的方式设定。由此，本工序中，在另一面12b侧具有开口并将导体图案18作为底20a的导通孔20形成于树脂膜12(绝缘基材)。进而，在本工序中，导体图案18中位于成为导通孔20的底20a的范围的Ni层16(表面金属层)被除去。即，导体图案18中存在于面向导通孔20的内部空间21的范围的Ni层16被除去。由此，本实施方式的第1形成工序具有从形成导通孔20时开始到向该导通孔20的内部填充导电糊22(导电孔形成材料)时之前的期间内除去Ni层16的除去工序。应予说明，优选该范围内的全部的Ni层16被除去，也可以并非全部的Ni层16被除去。只要是不阻碍后述的扩散层28形成的程度，也可以残留由Ni元素构成的Ni金属部。
如图1中的(D)所例示，接下来，在本实施方式的制造方法中，进行在导通孔20的内部填充导电糊22的工序(填充工序)。导电糊22是用于形成后述的导电孔26的导电孔形成材料。对于导电糊22而言，将多个金属粒子与溶剂混合而成糊状。导电糊22进一步混合有粘接剂。作为粘接剂，例如可举出聚酰亚胺粒子、玻璃粉末、环氧树脂、聚酯树脂等。
本实施方式中，导电糊22含有多个Ag粒子和多个Sn粒子作为多个金属粒子。另外，在导电糊22中，设定了Ag成分和Sn成分的组成比。具体而言，Ag成分和Sn成分的组成比以即便形成了扩散层28也使构成导电孔26的合金达到所希望的组成的方式设定。即，导电糊22与仅形成具有所希望的合金组成的导电孔26的情况相比，增大相对于导电糊22整体的Sn成分的比例。由此，在本实施方式的制造方法中，即便形成了扩散层28，也能够形成具有所希望的合金组成的导电孔26。另外，能够避免由导电孔26的合金组成变化而引起的导电孔26的强度降低。
本实施方式的制造方法中，在上述工序后(填充工序后)，在导电糊22与导体图案18之间不存在Ni层16。或者，在导电糊22与导体图案18之间仅部分存在由Ni元素构成的Ni金属部。即，在导电糊22与导体图案18之间，Ni元素不以层状存在。
如图2中的(A)所例示，接下来，本实施方式的制造方法进行层叠多个树脂膜121～125而形成层叠体24的工序(第2形成工序)。层叠的多个树脂膜121～125分别在导通孔20中填充有导电糊22。
在本实施方式中，形成于多个树脂膜121～125各自中的导通孔20排成一列地配置于层叠方向。另外，在多个树脂膜121～125中，层叠在最上方的树脂膜121以与其它树脂膜122～125相反的朝向层叠。因此，第1个树脂膜121和第2个树脂膜122的导电糊22彼此接触。
如图2中的(B)所例示，进行将层叠体24一边加压一边加热的工序(第3形成工序)。本工序的加热温度例如为232～350℃的范围的温度。
由此，本工序中，形成有层叠体24的多个树脂膜121～125被一体化。另外，Ag粒子和Sn粒子烧结而形成导电孔26。具体而言，Sn粒子熔融而与Ag粒子合金化。然后，已合金化的粒子烧结而形成导电孔26。因此，导电孔26由Sn元素和Ag元素的合金构成。在层叠体24中第2个以后的树脂膜122～125中，树脂膜12和导体图案18被一体化。导体图案18和导电孔26一体化。另外，在层叠体24中形成于第1个树脂膜121和第2个树脂膜122的导电孔26彼此被一体化。
此外，本工序(第3形成工序)中，在1个树脂膜12中形成扩散层28。具体而言，在形成于导通孔20的导电孔26与成为该导通孔20的底20a的导体图案18之间形成含有Cu元素和Sn元素的扩散层28。扩散层28通过构成导体图案18的Cu元素与构成导电糊22中的金属粒子的Sn元素相互扩散而形成。应予说明，在导体箔14的与树脂面14a相反的一侧的表面、即光泽面未形成Ni层16。因此，虽然未图示，但在导体图案18的光泽面与导电孔26之间也形成扩散层28。另外，本工序的加热温度只要形成构成导电孔26的合金且形成扩散层28，则可以低于上述温度(例如232℃)。
由此，在本实施方式的制造方法中，制造如下的多层基板。具体而言，制造具有如下结构的多层基板，即在表面形成了导体图案18的多个树脂膜121～125被层叠且在层叠方向并排的导体图案18彼此介由形成于树脂膜12的导电孔26而连接。
这里，对本实施方式的多层基板的制造方法和比较例1中的多层基板的制造方法进行比较。如图3A所例示，比较例1中，在形成导通孔20的工序(相当于本实施方式的第1形成工序的工序)中，不除去Ni层16的方面与本实施方式不同。即，比较例1中不包含本实施方式的第1形成工序所具有的除去工序。应予说明，比较例1的制造方法所具有的其它工序与本实施方式的制造方法所具有的工序相同。
因此，如图3B所例示，在比较例1中，填充导电糊22时，在导电糊22与导体图案18之间存在Ni层16。具体而言，在成为导通孔20的底20a的范围存在与位于导通孔20的内部空间21以外的Ni层16b相同的厚度的Ni层16a。此外，如图3C所例示，在比较例1中，在将层叠体24一边加压一边加热的工序后(相当于本实施方式的第3形成工序的工序)存在不形成扩散层28的情况。其原因在于：因为位于导电糊22与导体图案18之间的Ni层16而阻碍Cu元素(构成导体图案18的金属元素)和Sn元素(构成导电糊22中的金属粒子的金属元素)的扩散。
与此相对，在本实施方式中，在形成导通孔20的工序(第1形成工序)中除去了Ni层16(实施除去工序)。因此，对于本实施方式的制造方法，在将层叠体24一边加压一边加热的工序中，Cu元素和Sn元素扩散。由此，形成扩散层28。因此，由本实施方式的制造方法制造的多层基板成为介由该扩散层28连接导体图案18与导电孔26的结构。即，成为导体图案18与导电孔26扩散接合的结构。
像以上说明的那样，本实施方式的多层基板的制造方法中，与比较例1的制造方法相比，导电孔26与导体图案18的接合强度(连接强度)提高(能够实现高强度)。即，与使用不除去Ni层16的制造方法的情况相比，通过使用本实施方式的制造方法制造多个多层基板，能够减少所制造的多层基板的不良情况。具体而言，减少导电孔26与导体图案18的接合强度低的多层基板。
本实施方式的多层基板的制造方法中，在形成导通孔20的工序(相当于本实施方式的第1形成工序的工序)中，利用激光照射形成导通孔20。因此，所形成的导通孔20的底20a成为以内部空间21侧为凹面的球面。由此，本实施方式的制造方法与导通孔20的底20a为平坦面的情况相比，扩散层28的面积变大。因此，进一步提高导电孔26与导体图案18的接合强度(连接强度)。
(第2实施方式)
第1实施方式的多层基板的制造方法中，在形成导通孔20的工序(第1形成工序)中除去了Ni层16。即，在第1实施方式中，第1形成工序具有除去工序。与此相对，在本实施方式的多层基板的制造方法中，分别进行形成导通孔20的工序和除去Ni层16的工序。即，在本实施方式中，分别具有第1形成工序和除去工序。
本实施方式的制造方法中，在图1中的(B)所例示的形成导体图案18的工序后实施如下的工序。具体而言，如图4中的(A)所例示，对树脂膜12的另一面12b照射二氧化碳激光，形成导通孔20。此时，在导通孔20的底20a上存在Ni层16。即，导体图案18和Ni层16成为导通孔20的底20a。
接着，如图4中的(B)所例示，在本实施方式的制造方法中，对导通孔20的内部照射能够进行微细的除去加工的准分子激光。由此，在本实施方式中，除去位于导体图案18中成为导通孔20的底20a的范围的Ni层16。
然后，在本实施方式的制造方法中，与第1实施方式同样地进行填充导电糊22的工序(相当于第1实施方式的填充工序的工序)。
像以上说明的那样，在本实施方式的多层基板的制造方法中，从形成导通孔20的工序(第1形成工序)的实施后开始到将导电糊22填充于导通孔20的工序(填充工序)的实施前的期间实施除去Ni层16的工序(除去工序)。由此也得到与第1实施方式同样的效果。
(其他实施方式)
(1)上述各实施方式中，导体图案18由Cu元素的纯金属构成，但不限定于此。导体图案18只要至少由Cu元素构成即可。
(2)上述各实施方式中，作为导电糊22中含有的多个金属粒子，使用多个Ag粒子和多个Sn粒子，但不限定于此。导电糊22可以使用其它金属粒子。
另外，例如可以使用多个Ag粒子作为多个金属粒子。该情况下，导电孔26利用由Ag元素的纯金属构成的金属而形成。扩散层28由含有构成导体图案18的Cu元素和构成多个金属粒子的Ag元素的层形成。
另外，例如可以使用Cu粒子和Sn粒子作为多个金属粒子。该情况下，导电孔26由含有Cu元素和Sn元素的合金形成。扩散层28由含有构成导体图案18的Cu元素和构成多个金属粒子的Cu元素和Sn元素的层形成。
(3)上述各实施方式中，Ni层16含有整体的99质量％的Ni元素。Ni层16中的Ni元素的含有率不限定于此。
(4)上述各实施方式中，形成Ni层16作为表面金属层，但不限定于此。作为表面金属层，也可以形成Ni层16以外的金属层。
与构成导体图案18的Cu元素和构成导电孔形成材料的金属元素相比，表面金属层只要是至少由活化能更高的金属元素构成的层即可。构成导电孔形成材料的金属元素可以为Sn、Ag中的任一者，与该金属元素相比，作为活化能更高的金属元素，除了Ni以外，例如也可举出Co、Pt、W、Mo等。表面金属层可以由单一的金属元素形成的纯金属所构成。另外，表面金属层也可以由多个金属元素形成的合金所构成。因此，表面金属层只要是由选自Ni、Co、Pt、W和Mo中的1种以上的金属元素构成的层即可。
(5)上述各实施方式中，树脂膜12由热塑性树脂构成，但不限定于此。树脂膜12例如也可以由除热固化性树脂等以外的其它具有挠性的树脂构成。另外，树脂膜12还可以由具有挠性的除树脂以外的其它绝缘材料构成。
(6)本公开的技术不限定于上述实施方式。本公开的技术可以在权利要求书所记载的范围内进行适当变更。本公开的技术也包含各种变形例、等同范围内的变形。另外，上述各实施方式并非彼此不相关，除了明显无法组合的情形外，均可以适当组合。另外，在上述各实施方式中，实施方式的构成要素除了特别明示为必需的情况和原理上明显可认为是必需的情况等以外，不一定是必需的。另外，在上述各实施方式中，实施方式的构成要素的个数、数值、量、范围等除了特别明示的情况和原理上明显限定为特定的数或范围的情况等以外，不限定于该特定的数。另外，上述各实施方式中，构成要素等的材质、形状、位置关系等除了特别明示的情况和原理上限定为特定的材质、形状、位置关系等的情况等以外，不限定于该材质、形状、位置关系等。
(总结)
根据上述各实施方式的一部分或全部所示出的第1观点，作为本公开的技术的一个形态的多层基板的制造方法包含准备工序、填充工序、以及第1、第2和第3形成工序。
准备工序，准备具有一面和其相反侧的另一面且仅在一面和另一面中的一面形成有导体图案的绝缘基材。
第1形成工序，在准备好绝缘基材后，对绝缘基材形成在另一面侧具有开口且将导体图案作为底的导通孔。
填充工序，在形成导通孔后，在导通孔的内部填充含有多个金属粒子的导电孔形成材料。
第2形成工序，在填充导电孔形成材料后，层叠多个绝缘基材，形成层叠体。
第3形成工序，在形成层叠体后，将层叠体一边加压一边加热，使多个绝缘基材一体化，并使多个金属粒子烧结而形成导电孔。
准备工序准备绝缘基材，其导体图案至少由Cu元素构成，且在导体图案的绝缘基材侧的表面具有至少由与构成导电孔形成材料的金属元素和Cu元素相比活化能更高的金属元素构成的表面金属层。
第1形成工序包含在从形成导通孔时开始到在导通孔的内部填充导电孔形成材料时之前的期间内除去导体图案中位于成为底的范围的表面金属层的工序(除去工序)。
第3形成工序在形成导电孔的基础上，在导体图案与导电孔之间形成含有构成导电孔形成材料的金属元素和Cu元素的扩散层。
另外，根据第2观点，填充工序使用多个Ag粒子和多个Sn粒子作为多个金属粒子。第3形成工序形成含有Cu元素和Sn元素的层作为扩散层。在第1观点中，例如可以采用该构成。
另外，根据第3观点，填充工序使用多个Ag粒子作为多个金属粒子。第3形成工序形成含有Cu元素和Ag元素的层作为扩散层。在第1观点中，例如可以采用该构成。
另外，根据第4观点，填充工序使用多个Cu粒子和多个Sn粒子作为多个金属粒子。第3形成工序形成含有Cu元素和Sn元素的层作为扩散层。在第1观点中，例如可以采用该构成。
另外，根据第5观点，准备工序使用由选自Ni、Co、Pt、W和Mo中的1种以上的金属元素构成的层作为表面金属层。在第2～第4观点中，例如可以采用该构成。
符号说明
12 树脂膜(绝缘基材)
16 Ni层
18 导体图案
20 导通孔
22 导电糊
24 层叠体
26 导电孔
28 扩散层

Claims (5)

1.一种多层基板的制造方法，包含如下工序：
准备工序，准备绝缘基材(12)，其具有一面(12a)和其相反侧的另一面(12b)，仅在所述一面和所述另一面中的所述一面形成有导体图案(18)；
第1形成工序，准备好所述绝缘基材后，对所述绝缘基材形成在所述另一面侧具有开口且将所述导体图案作为底的导通孔(20)；
填充工序，形成所述导通孔后，在所述导通孔的内部填充含有多个金属粒子的导电孔形成材料(22)；
第2形成工序，填充所述导电孔形成材料后，层叠多个所述绝缘基材，形成层叠体(24)；
第3形成工序，形成所述层叠体后，将所述层叠体一边加压一边加热，使多个所述绝缘基材一体化，并使所述多个金属粒子烧结而形成导电孔(26)，
所述准备工序准备所述绝缘基材，所述绝缘基材的所述导体图案至少由Cu元素构成，且在所述导体图案的所述绝缘基材侧的表面具有至少由与构成所述导电孔形成材料的金属元素和所述Cu元素相比活化能更高的金属元素构成的表面金属层(16)，
所述第1形成工序在从形成所述导通孔时开始到向所述导通孔的内部填充所述导电孔形成材料时之前的期间内，除去所述导体图案中位于成为所述底的范围的所述表面金属层，
所述第3形成工序在形成所述导电孔的基础上，在所述导体图案与所述导电孔之间形成含有构成所述导电孔形成材料的金属元素和所述Cu元素的扩散层(28)，
所述填充工序中，以即便形成了所述扩散层也使所述导电孔达到规定的金属组成的方式调整所述导电孔形成材料所包含的所述多个金属粒子的组成比。
2.根据权利要求1所述的多层基板的制造方法，其中，所述填充工序使用多个Ag粒子和多个Sn粒子作为多个所述金属粒子，
所述第3形成工序形成含有所述Cu元素和Sn元素的层作为所述扩散层。
3.根据权利要求1所述的多层基板的制造方法，其中，所述填充工序使用多个Ag粒子作为多个所述金属粒子，
所述第3形成工序形成含有所述Cu元素和Ag元素的层作为所述扩散层。
4.根据权利要求1所述的多层基板的制造方法，其中，所述填充工序使用多个Cu粒子和多个Sn粒子作为多个所述金属粒子，
所述第3形成工序形成含有所述Cu元素和Sn元素的层作为所述扩散层。
5.根据权利要求2～4中任一项所述的多层基板的制造方法，其中，所述准备工序使用由选自Ni、Co、Pt、W和Mo中的1种以上的金属元素构成的层作为所述表面金属层。
CN201780035204.0A 2016-06-09 2017-05-25 多层基板的制造方法 Active CN109315070B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110506152.9A CN113382564A (zh) 2016-06-09 2017-05-25 多层基板的制造方法
CN202110505232.2A CN113316329A (zh) 2016-06-09 2017-05-25 多层基板的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-115435 2016-06-09
JP2016115435A JP6623941B2 (ja) 2016-06-09 2016-06-09 多層基板の製造方法
PCT/JP2017/019527 WO2017212934A1 (ja) 2016-06-09 2017-05-25 多層基板の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202110506152.9A Division CN113382564A (zh) 2016-06-09 2017-05-25 多层基板的制造方法
CN202110505232.2A Division CN113316329A (zh) 2016-06-09 2017-05-25 多层基板的制造方法

Publications (2)

Publication Number Publication Date
CN109315070A CN109315070A (zh) 2019-02-05
CN109315070B true CN109315070B (zh) 2021-06-08

Family

ID=60577840

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201780035204.0A Active CN109315070B (zh) 2016-06-09 2017-05-25 多层基板的制造方法
CN202110506152.9A Pending CN113382564A (zh) 2016-06-09 2017-05-25 多层基板的制造方法
CN202110505232.2A Pending CN113316329A (zh) 2016-06-09 2017-05-25 多层基板的制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202110506152.9A Pending CN113382564A (zh) 2016-06-09 2017-05-25 多层基板的制造方法
CN202110505232.2A Pending CN113316329A (zh) 2016-06-09 2017-05-25 多层基板的制造方法

Country Status (7)

Country Link
US (2) US11160174B2 (zh)
JP (1) JP6623941B2 (zh)
KR (1) KR102141681B1 (zh)
CN (3) CN109315070B (zh)
DE (1) DE112017002883T5 (zh)
TW (1) TWI656820B (zh)
WO (1) WO2017212934A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
WO2019097894A1 (ja) 2017-11-16 2019-05-23 株式会社Ihi 燃料供給制御装置
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981565A (zh) * 2004-07-08 2007-06-13 株式会社藤仓 挠性印刷布线基板端子部或挠性扁平电缆端子部
JP2007250581A (ja) * 2006-03-13 2007-09-27 Fujitsu Ltd 多層配線基板及びその製造方法
JP2015015285A (ja) * 2013-07-03 2015-01-22 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1116074A (en) * 1912-10-14 1914-11-03 Edward Paul Jones Combined tent, hammock, and sleeping-bag.
JPS6086894A (ja) * 1983-10-19 1985-05-16 古河サーキットフォイル株式会社 印刷回路用銅箔とその製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP3949871B2 (ja) * 1999-12-10 2007-07-25 日本電解株式会社 粗化処理銅箔及びその製造方法
US6497806B1 (en) 2000-04-25 2002-12-24 Nippon Denkai, Ltd. Method of producing a roughening-treated copper foil
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP3782753B2 (ja) * 2001-04-25 2006-06-07 松下電器産業株式会社 半導体装置の製造方法および半導体装置
JP2003060348A (ja) 2001-06-07 2003-02-28 Denso Corp プリント基板
JP4802402B2 (ja) 2001-06-25 2011-10-26 凸版印刷株式会社 高密度多層ビルドアップ配線板及びその製造方法
JP2003023250A (ja) 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2005520333A (ja) * 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
KR101116712B1 (ko) * 2007-05-17 2012-03-13 가부시키가이샤후지쿠라 적층 배선 기판 및 그 제조 방법
US20090071707A1 (en) * 2007-08-15 2009-03-19 Tessera, Inc. Multilayer substrate with interconnection vias and method of manufacturing the same
JP5288168B2 (ja) 2008-09-26 2013-09-11 日立化成株式会社 多層プリント配線板及びその製造方法
JPWO2010103941A1 (ja) 2009-03-09 2012-09-13 株式会社村田製作所 フレキシブル基板
CN208159008U (zh) * 2015-08-10 2018-11-27 株式会社村田制作所 树脂多层基板
JP6541530B2 (ja) * 2015-09-24 2019-07-10 三ツ星ベルト株式会社 ビア充填基板並びにその製造方法及び前駆体
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981565A (zh) * 2004-07-08 2007-06-13 株式会社藤仓 挠性印刷布线基板端子部或挠性扁平电缆端子部
JP2007250581A (ja) * 2006-03-13 2007-09-27 Fujitsu Ltd 多層配線基板及びその製造方法
JP2015015285A (ja) * 2013-07-03 2015-01-22 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
DE112017002883T5 (de) 2019-02-14
US11856712B2 (en) 2023-12-26
TW201811140A (zh) 2018-03-16
JP2017220612A (ja) 2017-12-14
WO2017212934A1 (ja) 2017-12-14
JP6623941B2 (ja) 2019-12-25
US20220007519A1 (en) 2022-01-06
KR20190005191A (ko) 2019-01-15
CN113316329A (zh) 2021-08-27
KR102141681B1 (ko) 2020-08-05
US11160174B2 (en) 2021-10-26
CN113382564A (zh) 2021-09-10
US20190261517A1 (en) 2019-08-22
CN109315070A (zh) 2019-02-05
TWI656820B (zh) 2019-04-11

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP5029699B2 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP4597585B2 (ja) 積層電子部品及びその製造方法
CN109315070B (zh) 多层基板的制造方法
GB2497478A (en) Substrate with built-in component, and method for producing said substrate
WO2010103941A1 (ja) フレキシブル基板
JP2007150313A (ja) ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法
JP2000312063A (ja) 配線基板及びその製造方法
KR102052767B1 (ko) 칩 전자부품 및 그 제조방법
JP2004356564A (ja) セラミック多層回路基板及びその製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
WO2020022352A1 (ja) セラミック積層基板、モジュールおよびセラミック積層基板の製造方法
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2004104079A (ja) セラミック多層回路基板及びその製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP2005252141A (ja) 電子部品及びその製造方法
US20220189681A1 (en) Coil component and method of manufacturing the same
JP5556984B2 (ja) 多層配線基板およびその製造方法
JPH11111551A (ja) 積層型電子部品の製造方法
JP5289874B2 (ja) セラミック部品の製造方法
JP2019145535A (ja) セラミック積層基板およびセラミック積層基板の製造方法
JP2006024722A (ja) 積層コンデンサ及びその製造方法
JP2008103482A (ja) 電極パターンの形成方法、積層電子部品の製造方法及び積層電子部品
WO2013001973A1 (ja) 多層セラミック基板およびその製造方法ならびに電子部品モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20210526

Address after: Kyoto Japan

Applicant after: Murata Manufacturing Co.,Ltd.

Address before: Aichi

Applicant before: DENSO Corp.

TA01 Transfer of patent application right