KR100822916B1 - 반도체 장치 및 그 전기적 파라미터 테스트 방법 - Google Patents

반도체 장치 및 그 전기적 파라미터 테스트 방법 Download PDF

Info

Publication number
KR100822916B1
KR100822916B1 KR1020017015935A KR20017015935A KR100822916B1 KR 100822916 B1 KR100822916 B1 KR 100822916B1 KR 1020017015935 A KR1020017015935 A KR 1020017015935A KR 20017015935 A KR20017015935 A KR 20017015935A KR 100822916 B1 KR100822916 B1 KR 100822916B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
matrix
bond pad
metal layer
conductive material
Prior art date
Application number
KR1020017015935A
Other languages
English (en)
Other versions
KR20020018679A (ko
Inventor
반데구르알베르투스티엠
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20020018679A publication Critical patent/KR20020018679A/ko
Application granted granted Critical
Publication of KR100822916B1 publication Critical patent/KR100822916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 본드 패드 구조체를 갖는 반도체 장치에 관한 것으로, 본드 패드 구조체는 반도체 장치의 금속층의 레벨에서 분석이 수행되는 것을 가능하게 하며, 도전 물질로 충진된 트렌치를 포함하는 매트릭스를 포함하되, 이 때 매트릭스는 금속층에 의해 전기적으로 접촉된다.

Description

반도체 장치 및 그 전기적 파라미터 테스트 방법{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 분야에 관한 것으로, 구체적으로는, 본드 패드(bond pads)가 내장되어 있는 집적 회로(IC)에 관한 것이다. 더 구체적으로, 본 발명은, AlCu 본드 패드와 같이 연성 금속(soft metal)을 기재로 하는 본드 패드 상에서 측정, 특히 PCM 측정이 수행되는 것을 가능하게 하는 새로운 본드 패드 구조체를 갖는 반도체 장치에 관한 것이다. 이 반도체 장치는, 예를 들어 CMOS 혹은 BICMOS 집적 회로일 수 있다.
본 설명에서는 도면을 참조하는데, 도면에서 도 1 내지 도 3은 당업계에 공지된 문제점들을 예시하고 있고, 도 4 및 도 5는 본 발명에 따른 해결책을 예시하고 있다.
실리콘 웨이퍼가 전기 테스트 등에서 프로빙(probe)될 때, 테스트 바늘(test needle)이 특히 AlCu 본드 패드가 이용되는 경우에 본드 패드의 연성 표면을 손상시킬 수도 있음이 공지되어 있다. 도면의 도 1에 도시한 바와 같이, AlCu의 본드 패드(1)는 프로브 바늘(2)을 이용하여 전기적으로 테스트된다. 프로브 바늘(2)은 연질 표면을 손상시켜서, 소위 컬(curl)(3)을 형성한다.
금속 간 절연 물질(4)을 부착하고, 뒤이어 이 구조체를 평탄화시키기 위해서 화학 기계적 연마(CMP)를 수행하는 후속 처리 동안(도 2 참조)에, 컬의 일부가 노출될 수도 있다(노출된 컬(3a)).
후속 처리 단계에서, CMP에 의해 노출된 컬(3a)은, 도 3에 예시한 바와 같이, 본드 패드 상에 부식을 일으킬 수도 있다. 도 3에서 도면 부호 3b는 노출된 컬(3a)에서 발생하는 부식 지점이다.
일본 특허 출원 번호 제 64-296834호에는, 패드 부분을 본딩 패드 부분과 감지용 패드 부분으로 나눔으로써 이런 유형의 분석과 연관된 문제를 해결하는 것이 제안되어 있다. 프로브 바늘은 오로지 감지용 패드 부분에만 접촉하는데, 이 감지용 패드 부분은 손상되어도 된다. 본딩 패드 부분은 손상되지 않으므로, 배선 본딩은 손상된 표면에 의한 악영향을 받지 않는다.
미국 특허 제 5,920,081호는 프로브 바늘의 오염을 막는 데에 더 중점을 두고 있다. 이를 위해, 프로브 바늘은 연성 AlCu 본드 패드 표면과 접촉해서는 안 된다. 이것을 달성하기 위해, AlCu 본드 패드 표면 상에는 텅스텐 층이 선택적으로 증착된다. 이 텅스텐 층은 본드 패드 상의 최상부 금속의 역할을 하며, 프로브 핀은 오로지 이 텅스텐 층에만 접촉한다.
본드 패드는 전형적으로 실리콘 산화물 및 유기 물질과 같이 파손되기 쉬운 및/또는 연성의 금속 간 절연 물질로 구성되는 하나 이상의 층 또는 스택 위에 배치된다.
발명의 개요
본 발명에 따르면, 새로운 유형의 본드 패드 구조체를 이용함으로써, 본드 패드 구조체의 금속 표면의 손상과 연관된 문제가 극복될 수 있음이 밝혀졌다. 보다 구체적으로, 본 발명에 따르면, 프로빙되어야 하는 본드 패드의 구조체는 프로브 바늘이 연성 AlCu와 직접적으로 접촉하지 않는 방식으로 변경된다.
더 상세하게, 본 발명은 본드 패드 구조체를 갖는 반도체 장치에 관한 것으로, 이 본드 패드 구조체는 반도체 장치의 금속층의 레벨에서 분석이 수행되는 것을 가능하게 하며, 도전 물질로 충진된(filled) 트렌치를 갖는 매트릭스를 포함하되, 이 매트릭스는 그 금속층에 의해 전기적으로 접촉되어 있다. 바람직하게는, 도전 물질은 금속이며, 특히 화학 기계적 연마를 이용해 연마될 수 있는 물질이다. 매우 적합한 물질로 텅스텐과 구리가 있다. 금속층은 매트릭스와 전기적 접촉을 이루는 임의의 형태로 구현될 수 있다. 그러나, 비교적 낮은 전기 저항성에 도달하기 위해, 전기 접촉은 유리하게도 매트릭스와 금속층의 고리(ring) 사이에 이루어진다.
유리하게도, 본 발명의 반도체 장치는 본드 패드 구조체에 AlCu 기저층을 이용하고, 이 금속층을 2개 이상 이용하는 모든 IC 공정, 예컨대 CMOS18 및 CMOS15 공정에서 제조될 수 있다.
본 발명의 반도체 장치에 의해 제공되는 해결책은, 전체 공정 처리의 초기 단계, 즉, 본드 패드 구조체의 제 1 금속층이 제공되는 단계에서 트랜지스터 파라미터가 이미 측정될 수 있다는 이점이 있다. 이것은 트랜지스터 상에서 수행되는 실험 결과의 빠른 피드백을 가능하게 하고, 초기 공정 감시를 가능하게 한다.
그러므로, 본 발명은 본드 패드 구조체를 갖는 반도체 장치의 전기적 파라미터를 테스트하는 방법과도 관련이 있는데, 이 때 본드 패드 구조체는 반도체 장치의 금속층의 레벨에서 분석이 수행되는 것을 가능하게 하고, 도전 물질로 충진된 트렌치를 갖는 매트릭스를 포함하며, 이 매트릭스는 금속층에 의해 전기적으로 접촉된다. 이 방법에서 매트릭스는 프로브 바늘에 의해 접촉된다.
본 발명은 이제 도 4 및 도 5를 참조하여 더 상세하게 설명될 것이다. 도 4는 본 발명에 따른 반도체 장치의 본드 패드 구조체의 개략적인 평면도를 도시하고 있다.
이 평면도는 층 구조를 도시하는데, 이 층 구조에서 반도체 구조체, 예컨대 MOS 구조체 위의 기저층은 일반적으로 SiO2와 같은 절연 물질 층(10)이고, 트렌치(11)가 에칭되어, 예컨대 텅스텐이나 구리와 같은 금속, 또는 AlCu와 같은 금속 합금 등의 도전 물질로 충진된다. 트렌치 외부에 있는 도전 물질은 금속 CMP에 의해 제거된다. 트렌치의 폭과 간격은, 디싱(dishing)과 같은 CMP 관련 문제가 충진된 트렌치(11)의 형상과 깊이를 악화시키지 않게 하거나 그렇지 않은 경우에는 악영향을 미치지 않게 하도록 선택된다. 층(10)과 충진된 트렌치(11)의 최상부에는, 절연 물질로 이루어진 제 2 층(12)이 증착된다. 트렌치(13)는 이 층(12) 내로 에칭되고 제 1 층(10)에서와 같은 방식으로 충진되어, 충진된 트렌치(13)를 형성한다. 모두 도전 물질로 충진된 트렌치(11) 및 트렌치(13)는 이들이 프로브 바늘에 의해 접촉되는 매트릭스를 형성하도록 형성된다. 이 매트릭스는 금속 고리(14)에 의해 전기적으로 접촉된다.
도 5는 본 발명에 따른 반도체 장치의 본드 패드 구조체의 3차원 그림으로, 절연층(10)에 제공되어 도전 물질로 충진된 트렌치(11)와, 제 2 절연층(12)에 제공되어 도전 물질로 충진된 트렌치(13)로 이루어진 매트릭스를 보여준다. 매트릭스의 최상부에는 매트릭스와 전기적으로 접촉하는 금속 고리(14)가 제공된다.
예를 들어, 매트릭스는, 예컨대 텅스텐으로 충진된 협소한 콘택트 및 국소 상호 접속선 트렌치를 포함할 수 있다.

Claims (7)

  1. 반도체 장치에 있어서,
    표면을 갖는 본드 패드(bond pad)를 구비한 본드 패드 구조체를 포함하되, 상기 본드 패드 구조체는 상기 본드 패드의 하부의 금속층의 레벨에서 분석이 수행되는 것을 가능하게 하며, 도전 물질로 충진된 트렌치들을 구비한 매트릭스를 포함하며, 상기 매트릭스는 상기 금속층에 의해 전기적으로 접촉되는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 금속층은 상기 반도체 장치의 기저 금속층인 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 도전 물질은 금속인 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 도전 물질은 화학 기계적 연마에 의해 연마될 수 있는 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 도전 물질은 텅스텐과 구리로 이루어진 군(group)으로부터 선택되는 반도체 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 매트릭스는 상기 금속층의 고리(ring)에 의해 전기적으로 접촉되는 반도체 장치.
  7. 제 1 항 또는 제 2 항에 따른 반도체 장치의 전기적 파라미터(electrical parameters)를 테스트하는 방법으로서, 상기 매트릭스는 프로브 바늘(probe needle)에 의해 접촉되는 반도체 장치의 전기적 파라미터 테스트 방법.
KR1020017015935A 2000-04-12 2001-04-03 반도체 장치 및 그 전기적 파라미터 테스트 방법 KR100822916B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00201316 2000-04-12
EP00201316.7 2000-04-12

Publications (2)

Publication Number Publication Date
KR20020018679A KR20020018679A (ko) 2002-03-08
KR100822916B1 true KR100822916B1 (ko) 2008-04-16

Family

ID=8171338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015935A KR100822916B1 (ko) 2000-04-12 2001-04-03 반도체 장치 및 그 전기적 파라미터 테스트 방법

Country Status (6)

Country Link
US (1) US6605824B2 (ko)
EP (1) EP1275151A2 (ko)
JP (1) JP2003530697A (ko)
KR (1) KR100822916B1 (ko)
TW (1) TW517372B (ko)
WO (1) WO2001078146A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838040B2 (ja) * 2011-05-10 2015-12-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
JP6305375B2 (ja) * 2015-07-10 2018-04-04 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340727A2 (en) * 1988-05-06 1989-11-08 Nec Corporation Semiconductor device having organic film as interlayer insulating film for multilayer wirings

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01296834A (ja) 1988-05-25 1989-11-30 Nec Corp データ集配信システム
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JPH10199925A (ja) * 1997-01-06 1998-07-31 Sony Corp 半導体装置及びその製造方法
US5920081A (en) * 1997-04-25 1999-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of a bond pad to prevent testing probe pin contamination
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340727A2 (en) * 1988-05-06 1989-11-08 Nec Corporation Semiconductor device having organic film as interlayer insulating film for multilayer wirings

Also Published As

Publication number Publication date
JP2003530697A (ja) 2003-10-14
WO2001078146A2 (en) 2001-10-18
US6605824B2 (en) 2003-08-12
KR20020018679A (ko) 2002-03-08
EP1275151A2 (en) 2003-01-15
TW517372B (en) 2003-01-11
WO2001078146A3 (en) 2002-04-04
US20010048105A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
US6162652A (en) Process for sort testing C4 bumped wafers
US7456479B2 (en) Method for fabricating a probing pad of an integrated circuit chip
US5899703A (en) Method for chip testing
TWI330877B (en) Semiconductor device
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
TWI534921B (zh) 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
KR100822916B1 (ko) 반도체 장치 및 그 전기적 파라미터 테스트 방법
US7239160B2 (en) Method of electrical testing of an integrated circuit with an electrical probe
JP2008294127A (ja) 半導体装置、半導体装置の製造方法
JP2023153915A (ja) 腐食を防止するための犠牲導電性スタックを用いる方法
US20070111340A1 (en) Method for in-line testing of semiconductor wafers
TW201133735A (en) Connection pad structure for an electronic component
CN108520871B (zh) 晶圆级芯片中的嵌入式焊盘及其制作方法
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
US20230139773A1 (en) Semiconductor structure and fabrication method thereof
JP2012084561A (ja) 半導体装置およびその製造方法
TWI271812B (en) Method for fabricating a probing pad of an integrated circuit chip
JPH06230030A (ja) シリコンウェハを利用したプローブカード
US20120067940A1 (en) Electrical contact structures suitable for use on wafer translators and methods of making same
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
KR100673185B1 (ko) 화학적 기계적 연마 방법
JP2005116606A (ja) 電子デバイスの検査方法
JPH04130643A (ja) 半導体装置
JP2000040717A (ja) Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee