JP2007067332A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007067332A
JP2007067332A JP2005254852A JP2005254852A JP2007067332A JP 2007067332 A JP2007067332 A JP 2007067332A JP 2005254852 A JP2005254852 A JP 2005254852A JP 2005254852 A JP2005254852 A JP 2005254852A JP 2007067332 A JP2007067332 A JP 2007067332A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
wiring
insulating film
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005254852A
Other languages
English (en)
Other versions
JP4671814B2 (ja
Inventor
Yasushi Takemura
康司 竹村
Hiroshige Hirano
博茂 平野
Masao Takahashi
昌男 高橋
Hikari Sano
光 佐野
Yutaka Ito
伊藤　　豊
Koji Koike
功二 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005254852A priority Critical patent/JP4671814B2/ja
Priority to US11/511,306 priority patent/US8102056B2/en
Publication of JP2007067332A publication Critical patent/JP2007067332A/ja
Application granted granted Critical
Publication of JP4671814B2 publication Critical patent/JP4671814B2/ja
Priority to US13/323,454 priority patent/US8810039B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ボンディングプロセス及びプロービングプロセスにより発生した応力から素子を保護し且つボンディングパッドの下側の絶縁膜にクラックが発生することのない、信頼性の高い半導体装置を実現できるようにする。
【解決手段】半導体装置はパッド１と、パッド１の下に形成された、配線が埋め込まれた第１の層間絶縁膜３及び第２の層間絶縁膜４とを備えている。第１の層間絶縁膜３及び第２の層間絶縁膜４には、複数の第１の配線１２及び複数の第２の配線１３がそれぞれ埋め込まれている。各第１の配線１２は、互いに間隔をおいてパッド１の下側に形成された平面方形状の導電膜である。パッド１の下側において、各第１の配線１２は直線状に形成されており、屈曲及び分岐を有していない。また、パッド１の下側において、第１の層間絶縁膜３には、第１の配線１２同士を電気的に接続する配線は設けられていない。
【選択図】図１

Description

本発明は、パッドを備えた半導体装置に関する。
チップサイズの縮小を目的として、ボンディングパッドを入出力（Ｉ/Ｏ）セルの素子形成領域上に配置した種々の構造が提案されている。
しかし、素子の上にパッドを形成すると、パッドへのワイヤボンディングによる、衝撃荷重の影響により、パッド直下の配線や層間絶縁膜にダメージを与える恐れがある。また、パッドの直下に形成されたトランジスタ等の拡散素子の動作特性が劣化する恐れがある。
例えば、金ボールボンドによるワイヤボンディングは、チップを２３０℃−２４０℃に加熱し、金ボールに所定の荷重を加えながら超音波を印加することにより、アルミパッド表面の酸化膜を破り、アルミの真性面と金の界面において金とアルミとの合金を形成するプロセスである。このため、ワイヤボンディングの際に金ボールを介してパッドに印加される超音波のエネルギーにより、パッド下の層間絶縁膜とメタルとの界面に応力が生じるため、ＳｉＯ２等で形成された層間絶縁膜にクラックが発生する。また、パッドの直下に形成した、トランジスタの特性（Ｖｔ、Ｇｍ及びホットキャリア寿命等）が劣化することが知られている（非特許文献１を参照。）。
また、プローブ検査（Ｐ検）の一般的方法である、カンチレバー方式のプローブ検査においては、タングステン等のニードル針がパッドに押圧される。このため、パッドの直下には、大きな集中荷重がかかるので、層間絶縁膜にクラックが生じる恐れがある。
このような、ボンディング及びプローブ検査等によるダメージを低減するために以下のような構造が開示されている（例えば、特許文献１を参照。）。
図２１は従来例に係る半導体装置の断面構成を示し、図２２は図２１における金属層２１５の平面構成を示している。図２１及び図２２に示すように活性素子２０３が形成された基板２０１の上に層間絶縁膜２１３及び層間絶縁膜２１７が形成され、層間絶縁膜２１７の上にパッド２１９が形成されている。
層間絶縁膜２１７のパッド２１９の下側の領域にはパターン化された金属膜２１５が形成されている。パッド直下に形成された金属層２１５により、ボンディングプロセスにより生成されるストレスから活性素子が保護される。
米国特許５７５１０６５号明細書 第４５回応用物理学関係連合講演会 講演予稿集、３巻、ｐ８４９、１９９８年．
しかしながら、このような従来の電極パッドでは、パッドへのワイヤボンディングにおける衝撃荷重及びプロービングにおける集中荷重の影響がトランジスタ等の素子に及ぶことをある程度防止できるが、パッドの下に設けられた金属層によって新たな応力が発生し、層間絶縁膜にクラックが生じたり、素子の電気的な特性を劣化させてしまうという問題がある。
前記従来の半導体構造においては、パッドの最も近くに形成された金属層が平面くし型状に形成されている。このため、金属層は縦方向及び横方向共に、パッドサイズと同程度の長さを有しており、半導体製造工程において平面くし型状に形成された金属層の熱収縮により大きな応力が発生してしまう。発生した応力は、ボンディングプロセス及びプロービングプロセスにより生成されるストレスを助長してしまうので、層間絶縁膜にクラックを発生させる原因となる。
また、前記従来の半導体構造においては、金属層が平面くし型状に形成されているため、くしの歯の付け根に当たる部分には、内角が約２７０度となる頂点部分が複数存在する。この大きな内角を有する頂点部分には、大きな応力が発生し、この応力により層間絶縁膜にストレスが加わるという問題もある。
ボンディング等において発生した応力及び金属層により発生した応力は、いずれも接続部を保護するための樹脂封止及び樹脂硬化後においても残存するため、半導体装置の信頼性を大きく低下させる原因となる。
本発明は前記従来の問題を解決し、ボンディングプロセス及びプロービングプロセスにおいて発生する応力から素子を保護し且つボンディングパッドの下側の層間絶縁膜にクラックが発生することのない、信頼性の高い半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、パッドの下に互いに間隔をおいて平面方形状に形成された複数の配線を備える構成とする。
具体的に本発明に係る半導体装置は、半導体基板と半導体基板の上に形成された第１の層間絶縁膜と、第１の層間絶縁膜の上に形成されたパッドと、第１の層間絶縁膜中の前記パッドの下側部分に、それぞれが互いに間隔をおいて形成された複数の第１の配線とを備え、各第１の配線は、パッドの下側においては、平面方形状に形成されていることを特徴とする。
本発明の半導体装置によれば、第１の層間絶縁膜中のパッドの下側部分に、それぞれが互いに間隔をおいて形成された複数の第１の配線を備えているため、パッドに加えられる応力を、第１の配線により緩和することができると共に、第１の配線は、パッドの下側においては、平面方形状に形成されているため、大きな応力が発生する内角が１８０を越える頂点部分が存在しない。これにより、第１の配線によって生じる応力を小さくすることができる。従って、第１の配線によってボンディングプロセス及びプロービングプロセスにおいて外部から加えられる応力を分散させることができると共に、第１の配線により発生する応力を小さく抑え、パッドの下側の層間絶縁膜等にクラックが生じることを抑えることができる。
本発明の半導体装置において、各第１の配線は、その２組の対辺のうちの少なくとも１組の対辺の長さが、前記パッドの幅よりも短いことが好ましい。このような構成とすることにより、パッドの下にパッドの幅よりも幅が狭い複数の第１の配線を配置することが可能となり、応力を分散して効果的に緩和することが可能となる。
本発明の半導体装置において、パッドの下側において複数の第１の配線が占める面積は、パッドの面積の３０％以上であることが好ましい。このような構成とすることにより、層間絶縁膜及び素子に加わる応力を効果的に小さくすることができる。
本発明の半導体装置において、複数の第１の配線は、パッドの下側においてそれぞれが直線状に延びていることが好ましい。このような構成とすることにより、各頂点の内角が１８０未満となり、大きな応力が加わる大きな内角を有する頂点部分のない第１の配線を形成することができる。
本発明の半導体装置において、各第１の配線の延びる方向は、すべて同一の方向であることが好ましい。
この場合において、パッドは平面長方形状であり、パッドの下側において第１の配線が延びる方向は、パッドの長辺と直交する方向であることが好ましい。また、パッドの下側において第１の配線が延びる方向は、パッドの長辺と平行な方向であってもよい。このような構成とすることにより、パッドに対するプロービングの方向と平行になるように、第１の配線の延びる方向を設定することができる。このため、プロービング時にパッドに加わる応力を第１の配線により、効率よく緩和することが可能となる。例えば、プロービングの方向と第１の配線が延びる方向とが同一の場合には、プローブビングの方向における第１の配線の上はほぼ平坦である。従って、プロービング時にパッドの下地の段差による影響を受けることなくなるので、プロービングによる層間絶縁膜等へのクラックの発生等を低減することができる。また、プロービングの方向と第１の配線が延びる方向とが直交する場合には、プロービングの方向におけるパッドの下側には複数の第１の配線があるため、第１の配線間の段差を利用してプローブとパッドとの間の接触を効率よく行うことができる。従って、プロービング時の荷重を減少することができ、層間絶縁膜等へのクラックの発生を抑制することができる。
本発明の半導体装置において、複数の第１の配線のうちの一部は、パッドの下側において、第１の方向に延び、複数の第１の配線のうちの残りは、パッドの下側において、第１の方向と直交する第２の方向に延びることが好ましい。このような構成とすることにより、応力を分散させることができる。
この場合において、パッドは平面長方形状であり、第１の方向はパッドの短辺と直交する方向であり、第２の方向はパッドの短辺と平行な方向であるが好ましい。
本発明の半導体装置において、各第１の配線はそれぞれ島状に形成されていることが好ましい。これにより、層間絶縁膜への応力集中をより効果的に分散し、緩和することができ、クラックの発生を抑制することができる。
本発明の半導体装置において、各第１の配線は角部が面取りされた平面形状を有していることが好ましい。このような構成とすることにより、大きな応力が加わる頂点部分がないので、角部に発生する応力集中を低減することができる。
本発明の半導体装置は、第１の層間絶縁膜を貫通する少なくとも１つの第１のビアプラグをさらに備え、第１のビアプラグはパッドと複数の第１の配線のうちのいずれか１つとを電気的に接続することが好ましい。このような構成とすることにより、パッドに加わる基板と垂直な方向の応力をビアプラグにより分散させることが可能となる。
この場合において、第１のビアプラグはパッドの中央部と接するように形成されていることが好ましく、第１のビアプラグは複数であり、複数の第１の配線のうちのパッドの中央部の下側を通る第１の配線に沿って形成されていることが好ましい。また、第１のビアプラグは、複数であり、それぞれがパッドの外縁部においてパッドの一の辺に沿って形成されていてもよく、それぞれが複数の第１の配線のうちの一の辺の側において、一の辺に沿って形成された第１の配線と接していることが好ましい。このような構成とすることにより、基板と垂直な方向に加わる応力に対して、応力緩和を効果的に実現することができる。
本発明の半導体装置において、各第１の配線は該各第１の配線の側部とパッドの側部とが互いにずれて形成されていることが好ましい。第１の配線の側部（端部）及びパッドの側部（端部）ともに応力が集中する部分であるため、これらが重ならない構成とすることにより、応力集中の増加を防ぐことが可能となる。
本発明の半導体装置は、基板と第１の層間絶縁膜との間に形成された第２の層間絶縁膜と、第２の層間絶縁膜中に形成された複数の第２の配線と、第２の層間絶縁膜におけるパッドの下側部分に形成され、複数の第１の配線のいずれか１つと複数の第２の配線のいずれか１つとを電気的に接続する第２のビアプラグとをさらに備えていることが好ましい。
この場合において、複数の第１の配線のうちの一部は、パッドと第２の配線との間を電気的にシールドするシールド信号線であることが好ましい。また、シールド信号線は接地信号線又は電源信号線であることが好ましい。第１の配線がシールド信号線を兼ねることにより、効率よくレイアウトをすることができる。
本発明の半導体装置は、第１の層間絶縁膜とパッドとの間に形成された第３の層間絶縁膜をさらに備え、第３の層間絶縁膜のパッドの下側を除く領域には、第３の配線が形成されていることが好ましい。
本発明の半導体装置において、パッドは金属からなる単層膜である、又は複数層の金属膜からなることが好ましい。
本発明の半導体装置において、複数の第１の配線のうちの少なくとも２本は、第１の層間絶縁膜とは異なる層間絶縁膜に形成された接続配線を介在させて、互いに電気的に接続されていることが好ましい。
本発明の半導体装置によれば、ボンディングプロセス及びプロービングプロセスにおいて発生する応力から素子を保護し且つボンディングパッドの下側の層間絶縁膜にクラックが発生することのない、信頼性の高い半導体装置を実現できる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置のパッドメタル部分の平面構成を示しており、図２は図１のII−II線における断面構造を示している。図１及び図２はパッドの下に２層の配線が形成されている例を示しており、拡散層及びトランジスタ構造の記載は省略している。
図１及び図２に示すように本実施形態の半導体装置は、半導体基板１１の上に形成された複数層の層間絶縁膜と、層間絶縁膜の上に形成されたパッド１とを備えている。
パッド１は、第１のパッドメタル１Ａ及び第２のパッドメタル１Ｂから構成されている。パッド１の下には、配線が埋め込まれた第１の層間絶縁膜３及び第２の層間絶縁膜４が形成されており、第１の層間絶縁膜３及び第２の層間絶縁膜４には複数の第１の配線１２及び複数の第２の配線１３がそれぞれ埋め込まれている。また、第１の配線１２と第２の配線１３とを互いに電気的に接続する複数のビアコンタクト５が設けられている。
第１の配線１２及び第２の配線１３は、電源供給及び入出力回路内への信号供給のためにそれぞれ用いることができる。また、パッド１の下に形成された第１の配線１２のうちの一部を、接地信号や電源信号等のシールド信号線としてもよい。このようにすることにより、第１の配線１２を応力緩和用の配線とすると共に、シールド線としても用いることができるためレイアウト的に有効であり、パッドにおける信号ノイズが下層の素子等の信号線に影響を与えない構成となるという効果がある。
図１に示すように本実施形態における各第１の配線１２は、互いに間隔をおいてパッド１の下側に形成された平面長方形状の導電膜であり、この第１の配線１２により、パッド１に加わる応力を緩和している。パッド１の下側において、各第１の配線１２は直線状に形成されており、屈曲及び分岐を有していない。また、第１の層間絶縁膜３のパッド１の下側部分において、第１の配線１２同士を電気的に接続する配線は設けられていない。つまり、各第１の配線１２は、第１の層間絶縁膜３においては、互いに独立している。なお、各第１の配線１２は、第１の層間絶縁膜３以外の層間絶縁膜に設けられた接続配線を介在させて電気的に接続されていてもよい。第２の配線１３を接続配線として用いてもよい。
パッド１の下側において、各第１の配線１２は、ビアコンタクト５を介在させて各第２の配線１３とそれぞれ電気的に接続されている。ビアコンタクト５は、ウェハプロセス中における第１の配線１２の熱収縮を小さくすることができる。このため、ビアコンタクト５と第１の配線１２とが接する部分の面積の和は、パッド１の下側において各第１の配線１２が占める面積の和の１０％以上とすることが好ましく、６０％以下とすることが好ましい。
このような構成により、第１の層間絶縁膜３には応力及び歪みがほとんど発生しない。従って、パッド１の下側における第１の層間絶縁膜３がストレスフリーとなり、ボンディングプロセス又はプロービングプロセスにより生成されるストレスを助長せず、層間絶縁膜にクラック等の物理的なダメージが発生することを抑制することが可能となる。
また、本実施形態の半導体装置は、パッド１の下側において第１の配線１２が直線状であり、パッド１の下側において第１の配線１２には、１８０度を超える大きな内角を有する頂点部分が存在していない。従って、大きな内角を有する頂点部分において発生する応力の影響を受けることがない。
図３はパッド１の下側における第１の配線１２が形成された領域の面積の割合と、第１の配線１２に加わる応力の強さとの関係を示している。図３において横軸は、パッド１の下側において第１の配線１２が占める面積の和がパッド１の面積に占める割合を示し、縦軸は第１の配線１２に加わる応力の相対値を示している。
図３に示すように第１の配線１２が占める部分の面積が３０％を下回ると、第１の配線１２に加わる応力は急激に上昇する。従って、パッド１の下側において第１の配線１２が占める面積を３０％以上とすることが好ましい。また、第１の配線１２が占める部分の面積は、第１の配線１２自身による応力の発生を考慮すると７０％程度以下にすることが好ましい。このような構成とすることにより、第１の配線１２に応力及び歪みをほとんど発生させなくすることができる。
但し、パッド１の下側に面積が大きな導電膜を形成すると、製造プロセスにおいて導電膜の収縮が生じ、層間絶縁膜にクラックを発生させる原因となる。従って、第１の配線１２は、パッド１よりも幅を狭くし、複数本形成することが好ましい。第１の配線１２の幅及び本数は、パッド１のサイズ及び形状に応じて決定する必要があるが、標準的な７５μｍ×１００μｍのパッドの場合には、幅が５μｍ〜１０μｍ程度の第１の配線１２を４〜９本程度形成することが好ましい。このように配線幅を１０μｍ程度とすることにより、第１の配線１２自身の応力及び歪みの発生もほとんど抑えることが可能となる。
なお、本実施形態において、パッド１の下側付近の領域のみに各第１の配線１２が形成されている例を示した。しかし、各第１の配線１２は他の領域に延びていてもよく、パッド１の下側以外の領域においては、分岐及び屈曲部分を有していてもよい。実際の半導体チップには複数のパッド１設けるが、各パッド１の下側を通る第１の配線が互いに接続された構成としてもよい。
また、第１の配線１２がパッド１の下側付近の領域のみに形成されている場合には、図４に示すように第１の配線１２の平面形状を角部が面取りされた形状としてもよい。このような形状とすることにより第１の配線１２の頂点における応力の発生が緩和される。この場合、面取りされた部分は曲線により形成されていても、内角が９０度より大きく且つ１８０度より小さい複数の頂点が組み合わされた形状であってもよい。
また、図５及び図６に示すようにパッド１の側部１ａと第１の配線１２の側部１２ａとが、上からみたときに重ならない構成としてもよい。パッド１の側部１ａ及び第１の配線１２の側部１２ａは、共に応力が集中する部分である。応力が集中する側部の水平位置をずらすことにより、応力集中を避けることができるため、層間絶縁膜クラックを抑制することが可能となる。
図７は第１の配線１２の配置の一例を示している。方形状のパッド１の長辺と平行な方向に第１の配線１２を設ける場合には、第１の配線１２の幅ｗ２をパッド１の短辺の長さｗ１の約９分の１とし、パッド１の下に７本の第１の配線１２を設けている。この場合、パッド１の下側の約５６％の部分に第１の配線１２が形成されており、パッド１に加えられる応力を十分に分散させることができる。
（第１の実施形態の第１変形例）
以下に、第１の実施形態の第１変形例について図面を参照して説明する。図８は本変形例に係る半導体装置のパッドメタル部分の平面構成を示しており、図９は図８のIX−IX線における断面図を示している。図８及び図９において図１及び図２と同一の構成要素には同一の符号を附すことにより説明を省略する。
図８及び図９に示すように本変形例の半導体装置は、第１の配線１２とパッド１とを電気的に接続する複数のコンタクトビア６を有している。
コンタクトビア６により、半導体基板１１の断面方向の応力に対する強化が可能となり、層間絶縁膜へのクラック等の物理的ダメージの発生を抑制することが可能となる。コンタクトビア６は、パッド１の下側のどこに配置してもよいが、半導体基板の垂直方向の応力が大きい場合には、少なくともパッド１の中央部付近に配置することが好ましい。
図８においては、パッド１の下側に形成された複数の第１の配線１２のうちのパッド１の中央部を通る配線とパッド１とを電気的に接続するようにコンタクトビア６が設けられている。
プロービングを行う際には、パッド１の中央部を通るようにプローブを移動させることが一般的である。例えば、平面方形状のパッドメタルの場合には、パッドメタルの中央部を通り、パッドメタルの長辺と平行なライン上をプローブが移動する。従って、このラインの下側にはプローブによって大きな応力が加わることになる。この大きな応力が加わるラインに沿ってコンタクトビア６を設けることにより、プロービングの際の応力を分散させパッドメタルの下側の層間絶縁膜にクラックが入ることを抑えることが可能となる。
なお、プローブの移動方向が、パッドメタルの短辺と平行である場合には、パッドメタルの中央部を通りパッドメタルの短辺と平行なラインに沿ってコンタクトビア６を形成すればよい。また、パッドメタルの平面形状は正方形状、円形状又は八角形状等であってもよく、この場合にも、プローブがパッドメタル上を移動するラインに沿ってコンタクトビア６を形成すればよい。
（第１の実施形態の第２変形例）
以下に、第１の実施形態の第２変形例について図面を参照して説明する。図１０は本変形例に係る半導体装置のパッドメタル部分の平面構成を示しており、図１１は図１０のXI−XI線における断面図を示している。図１０及び図１１において図１及び図２と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１０及び図１１に示すように本変形例の半導体装置は、パッド１の下側に形成された複数の第１の配線１２のうちの両端に形成された配線とパッド１とを電気的に接続するようにコンタクトビア６が設けられている。このように、パッド１の外縁部にコンタクトビア６を設けることにより、半導体基板の水平方向の応力が大きい場合に、パッド１の中央部における応力を緩和することができる。
さらに、図１２に示すように、パッド１を第１のパッドメタル１Ａのみにより構成した場合には、パッド１の表面にコンタクトビア６に由来する凹凸が発生する恐れがある。このような凹凸がパッド１の中央部に生じた場合には、ボンディングやプロービングの際に抵抗となり、パッド１の下の層間絶縁膜に加わる応力が大きくなる。しかし、図１２に示すように、プローブが移動するラインを避けてコンタクトビア６を形成することにより、パッド１の表面に発生した凹凸が、ボンディング及びプロービングの際に抵抗となることを防止できる。
本変形例において、コンタクトビア６がパッド１の両サイドに形成されている例を示したが、一方のサイドのみに形成されていてもよい。また、方形状のパッドメタルの長辺方向と平行にプローブが移動する例を示しているが、短辺方向と平行にプローブが移動する場合には、パッド１の中央部を通りパッド１の短辺と平行なライン上にコンタクトビア６を形成しないようにすればよい。また、パッド１の平面形状が、正方形状、円形状又は八角形状等である場合には、プローブがパッドメタル上を移動するラインを避けてコンタクトビア６を形成すればよい。
（第１の実施形態の第３変形例）
以下に、第１の実施形態の第３変形例について図面を参照して説明する。図１３は本変形例に係る半導体装置の平面構成を示している。図１３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
一般に、プロービングプロセスにおいてはパッドの長辺と平行な方向にプローブを侵入させる。図１３に示すように第１の配線１２が第１のパッド１の長辺に対して直交する方向に形成されている場合には、プロービングの方向は、複数の第１の配線１２が形成する段差を横切る方向となる。従って、プロービング加重を小さくしても、プローブがパッドメタルと接触しやすくなるので、低荷重のプロービングが実施できる。これにより、層間絶縁膜クラックの発生を抑制することが可能となる。
また、パッド１が複数形成されている場合には、隣接するパッド１の下に形成された第１の配線１２同士を効果的に接続することができるため、層間絶縁膜クラックを抑制しながら、例えば同電位の電源線等を配置することが可能となる。
なお、本変形例においては、パッド１の長辺と平行な方向に対してボンディング時の超音波振動を印加したり、プローブを侵入させたりする場合について説明したが、超音波振動をパッド１の長辺と直交する方向に印加する場合等においては、第１の配線１２をパッド１の長辺と平行な方向に形成すればよい。
また、パッドメタルの平面形状は、正方形状、円形状又は八角形状等であってもよく、この場合には第１の配線１２を、超音波の振動方向又はプローブの侵入方向と直交する方向に形成すればよい。
（第１の実施形態の第４変形例）
以下に、第１の実施形態の第４変形例について図面を参照して説明する。図１４は本変形例に係る半導体装置の平面構成を示している。図１４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１４に示すように本変形例においては、第１の配線１２がパッド１の長辺と平行な方向に形成されている。本変形例においては、プロービング方向は、第１の配線１２と平行となるため、プローブは平坦な面の上を移動することになる。従って、プローブとパッド１との間の摩擦を小さくすることができるので、パッド１の下側の層間絶縁膜にクラックが発生することを抑えることが可能となる。
なお、本変形例においては、パッド１の長辺と平行な方向にボンディング時の超音波振動を印加したり、プローブを侵入させたりする場合について説明したが、超音波振動をパッド１の長辺と直交する方向に印加する場合等においては、第１の配線１２をパッド１の長辺と直交する方向に形成すればよい。
また、パッドメタルの平面形状は、正方形状、円形状又は八角形状等であってもよく、この場合には第１の配線１２を、超音波の振動方向又はプローブの侵入方向と平行な方向に形成すればよい。
（第１の実施形態の第５変形例）
以下に、第１の実施形態の第５変形例について図面を参照して説明する。図１５は本変形例に係る半導体装置の平面構成を示している。図１５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１５に示すように本変形例においては、パッド１の長辺と平行な方向に形成された第１の配線１２Ａ及びパッド１の長辺と直交する方向に形成された第１の配線１２Ｂの両方を備えている。
このように、第１の配線１２を２方向にレイアウトすることにより１方向に応力が集中せず２方向に分散させることができるため、ボンディング及びプロービングの際にパッド１の下側の層間絶縁膜に加わる応力を効果的に緩和することができる。
なお、パッドメタルの平面形状は、正方形状、円形状又は八角形状等であってもよく、この場合には、第１の配線１２の一部を超音波の振動方向又はプローブの侵入方向と平行な方向に形成し、一部を直交する方向に形成すればよい。
（第１の実施形態の第６変形例）
以下に、第１の実施形態の第６変形例について図面を参照して説明する。図１６は本変形例に係る半導体装置の平面構成を示している。図１６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１６に示すように本変形例においては、第１の配線１２がパッド１の下側において複数の島（ドット）状に構成されている。第１の配線１２をこのような島状とすることにより、層間絶縁膜に加わる応力をさらに効果的に分散できるため、層間絶縁膜クラックを抑制することが可能となる。
（第１の実施形態の第７変形例）
以下に、第１の実施形態の第７変形例について図面を参照して説明する。図１７は本変形例に係る半導体装置のパッドメタル部分の平面構成を示し、図１８は図１７のXVIII−XVIII線における断面構成を示している。図１７及び図１８において図１及び図２と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１７及び図１８に示すように本変形例においては、パッド１と第１の配線１２との間に第３の層間絶縁膜８が設けられている。また、第３の層間絶縁膜８には第３の配線１４が埋め込まれており、第３の配線層８Ａはパッド１の下側の領域を避けて形成されている。
本変形例においては、パッド１と第１の配線１２との間の層間絶縁膜厚さを十分に取ることができるため、応力集中を避け、層間絶縁膜クラックを抑制することが可能となる。なお、パッド１と第１の配線１２との間に複数層の層間絶縁膜を設けてもよい。また、層間絶縁膜には必ずしも配線が形成されている必要はない。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図１９は第２の実施形態に係る半導体装置の平面構成を示している。図１９において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１９に示すように半導体チップ２１の上面には、半導体チップ２１の外縁部を囲むように複数のパッド１が形成されている。各パッド１の下には複数の第１の配線１２がそれぞれ形成されている。なお、パッド１の数及び第１の配線１２の数は一例であり、必要に応じて適宜変更してよい。
各パッドにワイヤボンディングを行う場合に印加する超音波の振動方向は、ボンディングマシンの制約からすべてのパッド１について１方向のみとなる。本実施形態においては、すべてのパッド１について振動方向２２の向きに振動する超音波が印加される例を示している。各パッド１の下側に形成された第１の配線１２は、すべてボンディングマシンにより印加される超音波の振動方向２２と平行に延びるように形成されている。
このように、第１の配線１２がパッド１に印加される超音波の振動方向２２と平行な方向に延びるようにすることにより、パッド１の下側に加わる応力を分散させることが可能となり、層間絶縁膜にクラックが発生することを抑えることができる。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図２０は第２の実施形態に係る半導体装置の平面構成を示している。図２０において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
本実施形態においては、平面長方形状のパッド１が、半導体チップの入出力回路領域３１とロジック回路領域３２とに跨って形成されている。パッド１が接続される回路は入出力回路であるから、入出力回路領域３２に設けられた第１の配線１２Ａとパッド１とをビアコンタクト６により接続すればよい。従って、パッドの中央部付近にビアコンタクト６による凹凸が発生することがない。また、ロジック回路領域３２に跨ってパッド１を設けることにより、パッド１によるデッドスペースの発生を防止できるので、半導体チップのサイズを小さくすることが可能となる。
また、本実施形態においては、入出力回路領域３１に設けられた第１の配線１２Ａとロジック回路領域３２に設けられた第１の配線１２Ｂとが互いに異なった方向に延びるように配置されている。これにより、パッド１に加わる応力を分散させることができ、ボンディング及びプロービングの際にパッド１の下側の層間絶縁膜に加わる応力を緩和することができる。
さらに、ロジック回路領域３２に応力によるダメージが加わることを避けるために、プローブには低応力のものを用いることが好ましい。この場合には、ロジック回路領域３２における第１の配線１２Ｂを、プローブの移動方向と直交する方向に設けることにより、プローブとパッド１との電気抵抗を低減することが好ましい。
各実施形態及び変形例において、パッド１は２層構造を基本として記載しているが単層であってもよく、３層以上が積層された構造としてもよい。また、第１の配線１２と最下層のトランジスタのソース又はドレインとを接続するコンタクトビアをさらに備えている構成としてもよい。
本発明の半導体装置は、ボンディングプロセス及びプロービングプロセスにおいて発生した応力から素子を保護し且つボンディングパッドの下側の絶縁膜にクラックが発生することのない、信頼性の高い半導体装置を実現できるという効果を有し、パッドを備えた半導体装置等として有用である。
本発明の第１の実施形態に係る半導体装置を示す平面図である。 本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第１の実施形態に係る半導体装置において、第１の配線の面積比率と第１の層間絶縁膜に加わる応力との関係を示すグラフである。 本発明の第１の実施形態に係る半導体装置における第１の配線の別の例を示す平面図である。 本発明の第１の実施形態に係る半導体装置における第１の配線の別の例を示す平面図である。 本発明の第１の実施形態に係る半導体装置における第１の配線の別の例を示す平面図である。 本発明の第１の実施形態に係る半導体装置における第１の配線の配置例を示す平面図である。 本発明の第１の実施形態の第１変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第１変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第２変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第２変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第２変形例に係る半導体装置の別の例を示す断面図である。 本発明の第１の実施形態の第３変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第４変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第５変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第６変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第７変形例に係る半導体装置を示す平面図である。 本発明の第１の実施形態の第７変形例に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す平面図である。 本発明の第３の実施形態に係る半導体装置を示す平面図である。 従来例に係る半導体装置を示す断面図である。 従来例に係る半導体装置の要部を示す平面図である。
符号の説明
１ パッド
１ａ 側部
１Ａ 第１のパッドメタル
１Ｂ 第２のパッドメタル
３ 第１の層間絶縁膜
４ 第２の層間絶縁膜
５ ビアコンタクト
６ ビアコンタクト
８ 第３の層間絶縁膜
１１ 半導体基板
１２ 第１の配線
１２ａ 側部
１２Ａ 第１の配線
１２Ｂ 第１の配線
１３ 第２の配線
１４ 第３の配線
２１ 半導体チップ
２２ 超音波の振動方向
３１ 入出力回路領域
３２ ロジック回路領域

Claims (24)

  1. 半導体基板と
    前記半導体基板の上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に形成されたパッドと、
    前記第１の層間絶縁膜中の前記パッドの下側部分に、それぞれが互いに間隔をおいて形成された複数の第１の配線とを備え、
    前記各第１の配線は、前記パッドの下側において、平面方形状に形成されていることを特徴とする半導体装置。
  2. 前記各第１の配線は、その２組の対辺のうちの少なくとも１組の対辺の長さが、前記パッドの幅よりも短いことを特徴とする請求項１に記載の半導体装置。
  3. 前記パッドの下側において前記複数の第１の配線が占める面積は、前記パッドの面積の３０％以上であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記複数の第１の配線は、前記パッドの下側においてそれぞれが直線状に延びていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記各第１の配線の延びる方向は、すべて同一の方向であることを特徴とする請求項４に記載の半導体装置。
  6. 前記パッドは平面長方形状であり、
    前記パッドの下側において前記第１の配線が延びる方向は、前記パッドの長辺と直交する方向であることを特徴とする請求項５に記載の半導体装置。
  7. 前記パッドは平面長方形状であり、
    前記パッドの下側において前記第１の配線が延びる方向は、前記パッドの長辺と平行な方向であることを特徴とする請求項５に記載の半導体装置。
  8. 前記複数の第１の配線のうちの一部は、前記パッドの下側において、第１の方向に延び、前記複数の第１の配線のうちの残りは、前記パッドの下側において、前記第１の方向と直交する第２の方向に延びることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記パッドは平面長方形状であり、
    前記第１の方向は、前記パッドの短辺と直交する方向であり、
    前記第２の方向は、前記パッドの短辺と平行な方向であることを請求項８に記載の半導体装置。
  10. 前記各第１の配線は、それぞれ島状に形成されていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  11. 前記各第１の配線は、角部が面取りされた平面形状を有していることを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
  12. 前記第１の絶縁膜を貫通する少なくとも１つの第１のビアプラグをさらに備え、
    前記第１のビアプラグは、前記パッドと前記複数の第１の配線のうちのいずれか１つとを電気的に接続することを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。
  13. 前記第１のビアプラグは、前記パッドの中央部と接するように形成されていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記第１のビアプラグは、複数であり、それぞれが前記複数の第１の配線のうちの前記パッドの中央部の下側を通る第１の配線に沿って形成されていることを特徴とする請求項１２又は１３に記載の半導体装置。
  15. 前記第１のビアプラグは、複数であり、それぞれが前記パッドの外縁部において前記パッドの一の辺に沿って形成されていることを特徴とする請求項１２に記載の半導体装置。
  16. 前記複数の第１のビアプラグは、それぞれが前記複数の第１の配線のうちの前記一の辺の側において、前記一の辺に沿って形成された第１の配線と接していることを特徴とする請求項１５に記載の半導体装置。
  17. 前記各第１の配線は、該各第１の配線の側部と前記パッドの側部とが互いにずれて形成されていることを特徴とする請求項１から１６のいずれか１項に記載の半導体装置。
  18. 前記基板と前記第１の層間絶縁膜との間に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜中に形成された複数の第２の配線と、
    前記第２の層間絶縁膜における前記パッドの下側部分に形成され、前記複数の第１の配線のいずれか１つと前記複数の第２の配線のいずれか１つとを接続する第２のビアプラグとをさらに備えていることを特徴とする請求項１から１７のいずれか１項に記載の半導体装置。
  19. 前記複数の第１の配線のうちの一部は、前記パッドと前記第２の配線との間を電気的にシールドするシールド信号線であることを特徴とする請求項１８に記載の半導体装置。
  20. 前記シールド信号線は接地信号線又は電源信号線であることを特徴とする請求項１９に記載の半導体装置。
  21. 前記第１の層間絶縁膜と前記パッドとの間に形成された第３の層間絶縁膜をさらに備え、
    前記第３の層間絶縁膜の前記パッドの下側を除く領域には、第３の配線が形成されていることを特徴とする請求項１から２０のいずれか１項に記載の半導体装置。
  22. 前記パッドは、金属からなる単層膜であることを特徴とする請求項１から２１のいずれか１項に記載の半導体装置。
  23. 前記パッドは、複数層の金属膜からなることを特徴とする請求項１から２１のいずれか１項に記載の半導体装置。
  24. 前記複数の第１の配線のうちの少なくとも２本は、前記第１の層間絶縁膜とは異なる層間絶縁膜に形成された接続配線を介在させて、互いに電気的に接続されていることを特徴とする請求項１から２３のいずれか１項に記載の半導体装置。
JP2005254852A 2005-09-02 2005-09-02 半導体装置 Active JP4671814B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005254852A JP4671814B2 (ja) 2005-09-02 2005-09-02 半導体装置
US11/511,306 US8102056B2 (en) 2005-09-02 2006-08-29 Semiconductor device having pads and which minimizes defects due to bonding and probing processes
US13/323,454 US8810039B2 (en) 2005-09-02 2011-12-12 Semiconductor device having a pad and plurality of interconnects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254852A JP4671814B2 (ja) 2005-09-02 2005-09-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010293608A Division JP5485132B2 (ja) 2010-12-28 2010-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007067332A true JP2007067332A (ja) 2007-03-15
JP4671814B2 JP4671814B2 (ja) 2011-04-20

Family

ID=37829290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254852A Active JP4671814B2 (ja) 2005-09-02 2005-09-02 半導体装置

Country Status (2)

Country Link
US (2) US8102056B2 (ja)
JP (1) JP4671814B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010065A (ja) * 2007-06-27 2009-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US7911063B2 (en) 2007-12-05 2011-03-22 Renesas Electronics Corporation Semiconductor device
JP2011146563A (ja) * 2010-01-15 2011-07-28 Panasonic Corp 半導体装置
US8247903B2 (en) 2009-12-04 2012-08-21 Panasonic Corporation Semiconductor device
JP2013065890A (ja) * 2012-12-26 2013-04-11 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013157621A (ja) * 2013-03-15 2013-08-15 Seiko Epson Corp 半導体装置
JP2021034507A (ja) * 2019-08-22 2021-03-01 ルネサスエレクトロニクス株式会社 半導体装置
US11195783B2 (en) 2018-06-07 2021-12-07 Rohm Co., Ltd. Semiconductor device
US11404357B2 (en) 2017-07-24 2022-08-02 Murata Manufacturing Co., Ltd. Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
DE102007046556A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
KR101712628B1 (ko) * 2010-05-03 2017-03-06 삼성전자 주식회사 가변 콘택을 포함한 반도체 소자
US8847393B2 (en) * 2011-02-28 2014-09-30 Freescale Semiconductor, Inc. Vias between conductive layers to improve reliability
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
JP6043970B2 (ja) * 2012-12-21 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
JP5772926B2 (ja) 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH11168101A (ja) * 1997-12-05 1999-06-22 Sony Corp 半導体装置
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
JP2003289104A (ja) * 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
JP2004311787A (ja) * 2003-04-08 2004-11-04 Sharp Corp 半導体装置
JP2006339406A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP2000252363A (ja) 1999-03-01 2000-09-14 Kawasaki Steel Corp 半導体集積回路
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
DE19939852B4 (de) * 1999-08-23 2006-01-12 Infineon Technologies Ag Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen
JP2002016069A (ja) 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
FR2824954A1 (fr) 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
US6717270B1 (en) 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
JP2005050963A (ja) 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7038280B2 (en) * 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7247552B2 (en) * 2005-01-11 2007-07-24 Freescale Semiconductor, Inc. Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
JP2006229186A (ja) 2005-01-18 2006-08-31 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH11168101A (ja) * 1997-12-05 1999-06-22 Sony Corp 半導体装置
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
JP2003289104A (ja) * 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
JP2004311787A (ja) * 2003-04-08 2004-11-04 Sharp Corp 半導体装置
JP2006339406A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010065A (ja) * 2007-06-27 2009-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US7911063B2 (en) 2007-12-05 2011-03-22 Renesas Electronics Corporation Semiconductor device
US8247903B2 (en) 2009-12-04 2012-08-21 Panasonic Corporation Semiconductor device
JP2011146563A (ja) * 2010-01-15 2011-07-28 Panasonic Corp 半導体装置
JP2013065890A (ja) * 2012-12-26 2013-04-11 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013157621A (ja) * 2013-03-15 2013-08-15 Seiko Epson Corp 半導体装置
US11404357B2 (en) 2017-07-24 2022-08-02 Murata Manufacturing Co., Ltd. Semiconductor device
US11195783B2 (en) 2018-06-07 2021-12-07 Rohm Co., Ltd. Semiconductor device
JP2021034507A (ja) * 2019-08-22 2021-03-01 ルネサスエレクトロニクス株式会社 半導体装置
JP7200066B2 (ja) 2019-08-22 2023-01-06 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8810039B2 (en) 2014-08-19
US8102056B2 (en) 2012-01-24
JP4671814B2 (ja) 2011-04-20
US20120080780A1 (en) 2012-04-05
US20070052068A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
JP4671814B2 (ja) 半導体装置
JP4242336B2 (ja) 半導体装置
JP4449824B2 (ja) 半導体装置およびその実装構造
JP2008258258A (ja) 半導体装置
JP2005236277A (ja) 半導体集積回路
KR102010224B1 (ko) 반도체 장치
US8558396B2 (en) Bond pad configurations for semiconductor dies
JP2006332533A (ja) 半導体素子及びその製造方法
JP6027452B2 (ja) 半導体装置
WO2011058688A1 (ja) 半導体装置及びノイズ抑制方法
JP5485132B2 (ja) 半導体装置
JP4165460B2 (ja) 半導体装置
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
JP2009176833A (ja) 半導体装置とその製造方法
JP4343124B2 (ja) 半導体装置
US8247903B2 (en) Semiconductor device
JP2007059867A (ja) 半導体装置
JP4065876B2 (ja) パッド下の集積半導体構造
JP2012160633A (ja) 半導体装置の配線構造及びその製造方法
JPWO2004093191A1 (ja) 半導体装置
US20050285199A1 (en) Method for producing a semiconductor circuit, and corresponding semiconductor circuit
JP2005236128A (ja) 半導体装置
JP4221019B2 (ja) 半導体装置
JP2006013497A (ja) 半導体ペレット及び半導体装置
CN1956187A (zh) 获得高集成度的半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

R150 Certificate of patent or registration of utility model

Ref document number: 4671814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3