KR100499281B1 - 반도체장치, 그의 제조공정 및 그의 검사방법 - Google Patents

반도체장치, 그의 제조공정 및 그의 검사방법 Download PDF

Info

Publication number
KR100499281B1
KR100499281B1 KR10-2002-0066904A KR20020066904A KR100499281B1 KR 100499281 B1 KR100499281 B1 KR 100499281B1 KR 20020066904 A KR20020066904 A KR 20020066904A KR 100499281 B1 KR100499281 B1 KR 100499281B1
Authority
KR
South Korea
Prior art keywords
pad
opening
semiconductor device
bump electrode
openings
Prior art date
Application number
KR10-2002-0066904A
Other languages
English (en)
Other versions
KR20030036068A (ko
Inventor
사와이게이이치
지누시오사무
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030036068A publication Critical patent/KR20030036068A/ko
Application granted granted Critical
Publication of KR100499281B1 publication Critical patent/KR100499281B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

반도체장치에 설치된 반도체칩에서는, 패드(13)상의 표면보호막(14)에 개구부(2)를 형성할 때, 상기 개구부(2)가 격자 형태 또는 스트라이프 형태로 배열된 복수의 개구(15)를 갖도록 형성하고, 각 개구(15)는 프로브(probe) 침(17)의 선단부(先端部)의 직경 이하로 한다. 이 구성에서, 범프전극(16)이 적정하게 형성되어 있는 경우에는, 범프전극(16)을 통해 프로브 침(17)이 패드(13)와 전기적으로 도통한다. 범프전극(16)이 부적정하게 형성된 경우에는, 개구(15)에 의해 차단되어 프로브 침(17)이 패드(13)와 전기적으로 도통하지 않는다.

Description

반도체장치, 그의 제조공정 및 그의 검사방법{SEMICONDUCTOR DEVICE, ITS MANUFACTURING PROCESS, AND ITS INSPECTING METHOD}
본 발명은, 그 위에 범프전극을 갖는 반도체칩을 포함하는 반도체장치에 관한 것이다. 또한, 본 발명은 상기 반도체장치의 제조공정 및 검사방법에 관한 것이다.
최근, 휴대정보단말 등의 전기기기가 소형 경량화되고 있다. 따라서, 이러한 전기기기에 사용되는 반도체집적회로장치(이하, 반도체장치)에도 소형 경량화가 요청되고 있다. 반도체장치의 소형 경량화를 위한 일반적인 방법 중 하나는, 반도체장치 표면의 소정의 위치에 소위 범프전극을 형성하는 것이다. 그 후, 상기 범프전극을 통해 다른 전자부품과 함께 인쇄기판에 반도체장치가 탑재되어 있다.
상기 방법을 행함에 있어서 중요한 것은, 모든 범프전극이 그들 중 어느 하나도 결핍되지 않고 반도체칩상에 형성되어야 한다는 점이다. 범프전극 형성공정에 있어서의 트러블 등에 의해 범프전극의 일부가 결핍된 반도체칩을 반도체장치에 탑재하면, 상기 반도체장치와 인쇄기판상에 형성된 배선 사이의 전기적인 접속이 적정하게 행하여지지 않기 때문에, 상기와 같이 행하지 못한 경우에는, 상기 반도체장치가 전체적으로 불량품으로 된다.
통상, 상기 반도체장치에 형성된 범프전극을 체크하는 대부분의 경우에는, 웨이퍼테스트만으로는 결핍된 또는 불완전한 범프전극을 검출할 수 없기 때문에, 육안에 의한 검사를 행하는 것이 많았다. 이는, 종래의 반도체장치에서는, 반도체칩상에 퇴적되는 표면보호막의 패드상에 형성된 개구를 통해, 패드와 접촉하도록 범프전극을 형성하기 때문이다. 상기 개구가 웨이퍼테스트에 사용되는 프로브 침의 직경에 비해 크기 때문에, 범프전극 형성후에 행하는 웨이퍼테스트에 있어서, 범프전극이 완전한지 또는 불완전한지에 관계없이, 프로브 침은 동일한 전기적 특성을 검출한다.
요컨대, 범프전극이 적정하게 형성되어 있을 때에는, 상기 범프전극을 통해 프로브 침과 패드가 전기적으로 도통한다. 상기 범프전극이 결핍되어 있을 때에는, 프로브 침이 개구를 통과하여 패드와 직접 접촉한다. 따라서, 범프전극이 적정하게 형성되어 있을 때와 마찬가지로, 프로브 침과 패드가 전기적으로 도통하고, 동일한 전기적 특성이 검출된다.
이 경우, 범프전극이 완전하게 형성되었는지 또는 불완전하게 형성되었는지에 관계없이, 프로브 침은 패드와 전기적으로 도통하고, 웨이퍼테스트에 있어서의 전기적 특성 검사는 부적정하게 형성된 범프전극의 존재를 반영하지 않기 때문에, 상기 웨이퍼테스트는 결핍된 범프전극을 검출할 수 없다. 이에 의해 상기와 같은 육안에 의한 검사가 필요하게 된다.
그러나, 웨이퍼의 대구경화가 진행되고, 반도체장치가 고성능화 및 고기능화됨에 따라, 상기 반도체장치의 입출력단자수가 경이적으로 증가되고 있다. 따라서, 육안에 의한 검사를 하는 것이 사실상 불가능해졌다. 화상인식시스템을 사용하여 범프전극의 불완전한 형성 등에 대해 자동적으로 범프전극을 검사하는 검사장치가 존재하지만, 이러한 장치는 고액이기 때문에 이러한 장치를 도입하는 것은 용이하지 않았다.
특별한 장치 등을 필요로 하지 않고, 불완전한 범프전극의 검출이 가능한 종래의 반도체장치의 일례로서, 일본 공개특허공보 제2000-21939호에는, 범프전극형성 검사용 전극단자를 반도체칩상에 형성하고, 상기 전극단자의 전기적 특성을 검출함으로써 불완전한 범프전극의 존재를 검사하는 반도체칩 및 그의 검사방법이 개시되어 있다.
도10은, 일본 공개특허공보 제2000-21939호에 개시된 반도체장치에 탑재되어 있는 반도체칩(100)의 개략적인 평면도이다.
도10에 도시된 구성에 있어서, 116은 범프전극, 113은 외부접속패드이다. 또한, 반도체칩(100)의 코너의 에지를 따라 범프전극형성 검사용 전극단자(101a ∼101d)를 배치한다. 상기 전극단자(101a∼101d)의 측정결과가 원하는 특성과 일치하지 않는 경우에는, 상기 반도체칩을 불완전한 범프전극을 갖는 불량으로 판정하고 있다.
상기에 의하면, 수동적으로 행해지는 육안에 의한 검사에 의존하지 않고, 범프전극의 형성불량을 검출하여, 자동적으로 반도체칩(100)이 불량품인지 아닌지를 판별할 수 있다고 한다. 따라서, 웨이퍼테스트 후에 반도체칩상에 행해지는 육안에 의한 검사에 필요한 시간을 감소시킬 수도 있어, 범프전극을 포함하는 반도체칩의 제조비용의 절감에 기여할 수 있다고 한다.
그러나, 도11에 도시된 바와 같이 상기 일본 공개특허공보 제2000-21939호에 기재된 구성에 있어서는, 반도체칩(100)이 웨이퍼의 테두리 영역 등에 위치하기 때문에, 상기 반도체칩(100)은 약 90% 정도만이 완전하게 형성된 범프전극을 갖는다. 이 구성에 의하면, 반도체칩(100)의 코너 주위에 형성된 불완전한 범프전극, 예컨대 불완전한 범프영역(102)에 형성된 불완전한 범프전극을 검지할 수 있다. 그러나, 상기 전극단자(101a∼101d)가 제공된 개소 이외의 상이한 개소에 형성된 불완전한 범프전극, 즉 상기 코너부 이외의 영역에 형성된 불완전한 범프전극은 검지할 수 없다.
특히, 단자수가 많은 반도체칩은 4개의 코너 이외의 개소에 불완전하게 형성된 범프전극을 가질 개연성이 높기 때문에, 일본 공개특허공보 제2000-21939호에 개시된 것을 포함하는 종래의 반도체장치는, 임의의 장소 또는 4개의 코너 이외의 임의의 영역에 형성되게 되어 있는 불완전한 범프전극에 대해서는 용이하게 검사할 수 없다. 따라서, 불완전한 범프전극을 갖는 반도체장치가 출하될 가능성이 있다. 따라서, 상기 반도체장치의 신뢰성이 저하되게 된다.
본 발명의 목적은, 반도체장치에 부적정하게 형성된 범프전극을, 특별한 장치를 사용하지 않고, 간이한 수단에 의해 검출할 수 있는 반도체장치, 그의 제조공정, 및 그의 검사방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명에 의하면, 반도체장치는 반도체칩, 상기 반도체칩의 표면의 소정의 위치에 형성된 패드, 상기 패드의 표면의 일부를 제외한 반도체칩의 표면에 형성된 표면보호막, 상기 패드 표면의 상기 부분상의 표면보호막에 제공된 개구부, 및 상기 개구부를 통해 패드와 접촉하도록 형성된 범프전극을 포함하며, 상기 개구부는, 소정치 이하의 폭을 갖는 1 또는 복수의 개구를 포함하고, 상기 개구는, 패드측의 제1 개구단 및, 제1 개구단과 반대측의 제2 개구단을 갖고, 상기 제1 개구단과 제2 개구단을 상기 패드 표면의 법선방향으로 투영함으로써 형성되는 중복범위에 있어서의 하나의 폭이, 반도체장치의 전기적 특성의 측정에 사용되는 프로브 침의 선단부의 직경보다 작다.
상기 반도체장치에 있어서, 상기 개구는, 격자 형태 또는 스트라이프 형태로 배열된다.
상기 반도체장치에 있어서, 상기 개구는, 패드 표면의 법선방향을 따라 형성되거나, 또는 패드 표면의 법선방향에 대하여 경사져서 형성된다.
본 발명의 다른 양태에 의하면, 반도체장치의 제조공정은, 반도체칩의 표면의 소정의 위치에 패드를 형성하는 공정, 상기 패드의 표면의 일부를 제외한 상기 반도체칩의 표면에 표면보호막을 형성하는 공정, 및 패드 표면의 상기 부분의 표면보호막에 제공된 개구부를 통해 상기 패드와 접촉하도록 범프전극을 형성하는 공정을 포함하며, 상기 표면보호막을 형성할 때, 상기 개구부는 1 또는 복수의 개구를 갖도록 형성되고, 각 개구는, 패드측의 제1 개구단 및, 상기 제1 개구단과 반대측의 제2 개구단을 갖고, 상기 제1 개구단과 제2 개구단을 패드 표면의 법선방향으로 투영함으로써 형성되는 중복범위에 있어서의 하나의 폭이, 반도체장치의 전기적 특성의 측정에 사용되는 프로브 침의 선단부의 직경보다 작게 되도록 형성된다.
상기 공정에서, 상기 개구는, 격자 형태 또는 스트라이프 형태로 배열된다.
상기 공정에서, 상기 개구는, 패드 표면의 법선방향을 따라 형성되거나, 또는 패드 표면의 법선방향에 대하여 경사져서 형성된다.
본 발명의 또 다른 양태에 의하면, 반도체칩의 표면의 소정의 위치에 형성된 패드, 상기 패드 표면의 일부를 제외한 표면에 퇴적된 표면보호막, 및 패드 표면의 상기 부분의 표면보호막에 제공된 개구부를 통해 상기 패드와 접촉하도록 형성된 범프전극을 갖는 반도체장치에 대하여, 상기 패드 표면의 거의 법선방향에서 반도체장치의 전기적 특성의 측정에 사용되는 프로브 침을 반도체장치와 접촉시키는 반도체장치의 검사방법으로서, 상기 범프전극이 불완전하게 형성되어 있는 경우에는, 상기 프로브 침의 선단과 상기 패드 사이의 전기적 접촉이, 한 변이 상기 프로브 침의 선단부보다 작은 개구를 갖도록 형성된 상기 개구부에 의해 차단되도록 하여, 상기 범프전극의 불량을 검출한다.
이하, 본 발명의 실시예에 관해 첨부도면을 참조하여 설명한다.
도1은, 본 발명의 반도체장치(1)의 단면도이다. 동도면에 도시된 바와 같이, 반도체장치(1)는, 그에 소정의 집적회로를 포함하는 반도체칩(11), 반도체칩(11)의 표면에 퇴적된 절연막(12), 입출력용의 패드(13), 반도체칩(11)의 표면을 보호하는 표면보호막(14), 및 패드(13)와 접촉하도록 형성된 범프전극(16)을 구비하고 있다. 또, 패드(13)상의 표면보호막(14)에는, 후술하는 개구부(2)가 제공되어 있다. 개구부(2)는, 후술하는 형상을 갖는 1 또는 복수의 개구(15)를 포함한다.
도2는, 반도체장치(1)의 개략적인 평면도이다. 이 도면에 있어서, 범프전극 (16)은 모든 패드(13)상에 결핍되지 않고 완전히 형성되어 있다. 그러나, 단, 상기 도면에서, 각 패드(13)와 반도체장치(1)의 내부회로와의 접속 배선은, 일부만을 표기하고 그 밖의 배선은 생략하고 있다. 또한, 동도면에 도시된 바와 같이, 패드 (13)와 범프전극(16)의 외형 및 치수를 동일하다고 가정했기 때문에, 상기 패드 (13)와 범프전극(16)은 평면도에 있어서 서로 중복되어 나타나고 있다. 그러나, 패드(13)와 범프전극(16)의 외형 및 치수를 상이하게 하는 것도 가능하다. 도2내에 점으로 표시되어 있는 영역은, 패드(13)상의 표면보호막(14)에 형성된 개구부(2)를 나타내고 있다.
도3은, 반도체장치(1)에 있어서 패드(13)상에 형성된 범프전극(16)이 일부 결핍된 상태를 예시하고 있다. 이 도면에서는, 원래 형성되어야 되는 결핍된 범프전극을 불완전한 범프전극(16a)으로서 나타내고 있다. 본 발명에 의하면, 상기 불완전한 범프전극(16a)은, 그의 위치에 관계없이, 웨이퍼테스트만을 행함으로써 불완전하게 형성된 범프전극으로서 검출된다.
도4는, 반도체장치(1)의 개략적인 단면도이며, 웨이퍼테스트에 있어서 프로브 침을 사용한 반도체장치(1)의 검사방법의 상태를 도시하고 있다.
범프전극(16)을 갖는 반도체장치(1)에 소위 웨이퍼테스트를 행할 때에는, 프로브 침(17)은 프로브 침(17)이 반도체장치(1)에 대하여 접촉 또는 이간하도록 패드(13) 표면의 법선방향으로 이동한다. 즉, 소정의 검사를 행하기 위해 상기 프로브 침(17)을 각 범프전극(16)과 접촉시킨다. 종래의 반도체장치에서는, 패드상에 패드(13)의 전체 영역을 노출시키도록 개구부(2)를 남길 정도로 표면보호막(14)이 형성되어 있다. 이는, 상기 개구부(2)를 형성하는 개구(15)의 개구 면적이 점점 커져, 개구(15)의 폭이 가장 작게 되는 부분에 있어서도, 그 폭이 프로브 침 (17)의 선단(tip)의 직경에 비해 커져, 프로브 침(17)이 용이하게 상기 개구 (15)를 통과할 수 있음을 의미한다.
따라서, 반도체장치가 상기 불완전한 범프전극(16a)과 같은 불완전한 범프전극을 갖는 경우라도, 웨이퍼테스트에 있어서 프로브 침(17)이 개구(15)에 의해, 즉, 개구(15)의 가장자리에 의해 차단되지 않고 패드(13)와 접촉한다. 따라서, 범프전극(16)의 유무에 관계없이, 동일한 전기적 특성이 검출되기 때문에, 웨이퍼테스트만을 행함에 의해서는, 상기 불완전한 범프전극(16a)과 같은 불완전한 범프전극의 유무에 관한 판정이 불가능하게 된다.
상기한 결함을 고려하여, 본 발명의 반도체장치(1)에서는, 패드(13)상의 표면보호막(14)에 개구부(2)를 형성할 때, 복수의 개구(15)를 예컨대 격자 형태로 형성 배열하고 있다. 이와 같이 형성된 개구(15)의 내부에, 패드(13)와 접촉하도록 범프전극(16)의 일부가 형성되어 있다.
이 구성에서, 범프전극(16)이 적정하게 형성되어 있는 경우에는, 상기 범프전극(16)을 통해 프로브 침(17)이 패드(13)와 전기적으로 도통한다. 이에 대하여, 범프전극 (16)이 결핍되거나 부적정하게 형성된 경우에는, 프로브 침(17)은, 표면보호막 (14)에 의해 차단되어 개구(15)를 통과할 수 없다. 따라서, 프로브 침(17)이 상기 패드(13)와 접촉되는 것을 방지하기 때문에, 프로브 침(17)과 패드(13)가 전기적으로 도통하지 않는다.
이와 같이, 범프전극(16)의 결핍 유무에 따라 웨이퍼테스트에 있어서 상이한 전기적 특성이 얻어지기 때문에, 상기 웨이퍼테스트만을 행함으로써 범프전극(16)의 결핍 유무를 판정할 수 있다.
도5 및 도6은, 패드(13)상의 표면보호막(14)에 형성되는 개구부(2)의 구성을 도시하고 있다.
도5는, 표면보호막(14)의 개구부(2)에 거의 정방형인 개구(15)를 격자 형태로 형성 배열한 구성을 도시하고 있다. 또한, 도6은, 개구부(2)에 직사각형의 개구(15)를 격자 형태로 형성한 다른 예를 도시하고 있다. 도5 및 도6에 있어서는, 개구(15)를 패드(13) 표면의 법선방향을 따라, 즉 패드(13) 표면에 대하여 수선방향을 따라 형성하고 있다.
도7은, 개구(15)가 패드(13)의 표면에 대하여 45도의 각도로 경사져서 형성된 반도체장치(1)의 개략적인 단면도이다. 도1에 도시된 반도체장치(1)와 마찬가지로, 11은 반도체칩, 2는 개구부, 12는 절연막, 13은 입출력용의 패드, 14는 표면보호막, 16은 범프전극을 나타내고 있다.
도8과 도9는, 각각 도5와 도6에 대응하며, 패드(13)의 표면에 대하여 45도의 각도로 경사져서 형성된 개구(15)를 포함하는 개구부(2)를 도시한다. 이 도면에서, 실선은 개구(15)의 상단부를, 일점쇄선(dashed line)은 개구(15)의 하단부를 나타내고 있다. 이와 같이 개구(15)를 형성하면, 도4에 도시된 바와 같이 상방으로부터 불완전한 범프전극(16a)을 향해 프로브 침(17)을 맞추더라도, 프로브 침(17)의 직경이, 도8과 도9에 실선으로 나타낸 개구(15)와 일점쇄선으로 나타낸 개구홀(15)의 법선방향에서 본 중복영역의 폭보다 크면, 상기 프로브 침(17)은 표면보호막 (14)에 의해 차단되어 개구(15)를 통과할 수 없다.
상기와 같이, 개구(15)가 패드(13)의 표면에 대하여 소정의 각도로 경사져서 형성되면, 패드(13) 표면의 법선방향을 따라 상하로 이동하는 프로브 침(17)은 더욱 개구(15)를 통과하기 어렵게 된다. 따라서, 이와 같이 형성된 개구(15)는 패드(13) 표면의 법선방향을 따라 형성된 개구(15)에 비해 크게 설정할 수 있다. 45도로 경사져서 형성된 개구(15)는 일례이기 때문에, 이 각도는 유사한 효과가 얻어지는 것이면 45도에 한정되지 않는다.
도5와 도6은 개구(15)를 패드(13)상의 표면보호막(14)에 격자 형태로 배열하는 구성을 도시하였지만, 개구(15)의 하나의 폭이 프로브 침(17)의 선단부의 직경에 비해 작게 되면, 개구(15)의 형상 및 배열패턴에 제한이 없다. 따라서, 상기 조건을 만족하면, 개구부(2)를 형성하는 개구(15)는 스트라이프 형태로 배열될 수도 있다.
다음, 본 발명의 반도체장치(1)의 각 제조공정을, 도4를 참조하여 설명한다. 우선, 반도체칩(11)의 표면 전면(全面)에, 소정의 방법을 사용하여 절연막(12)을 퇴적시킨다. 반도체칩(11)에는, 기상성장법(CVD 법), 이온주입법, 또는 그 밖의 기술을 사용하여 트랜지스터 등의 회로소자가 이미 조입되어 있지만, 도4에 있어서는 이러한 소자를 생략하고 있다. 절연막(12)의 일례로서, BPSG(Boron Phosphorous Silicate Glass)막을 CVD 법에 의해 약 400nm의 두께로 퇴적시킨다.
절연막(12)의 소정의 위치에 개구를 형성한 후, 반도체칩(11)의 전면(全面)에, Al 또는 Al-Si 등의 금속박막을 약 600nm의 두께로 퇴적시킨다. 그 후, 포토리소그라피기술 및 금속박막에칭기술을 이용하여, 트랜지스터 등의 상호배선 및 입출력용의 패드(13)를 형성한다. 이 공정에서, 패드(13)는 예컨대 약 60×110μm 사이즈의 직사각형으로 하였지만, 상기 사이즈나 형상은 이 예에 한정되지 않으며, 상기 패드(13)를 정방형으로 형성할 수도 있다.
다음, 표면보호막(14)으로서, 예컨대 질화실리콘막을 플라즈마 CVD 법에 의해 약 600nm의 두께로 퇴적시킨다. 표면보호막(14)으로서는, 질화실리콘막 대신에, PSG(Phospho Silicate Glass)막, NSG(Non-doped Silicate Glass)막, 또는 이들의 적층막을 사용하여도 좋다.
포토리소그라피기술 및 표면보호막 에칭기술을 이용하여, 패드(13)상의 표면보호막(14)에 개구부(2)를 형성한다. 이 공정에서 사용되는 포토마스크는, 종래의 공정에서 사용된 포토마스크와 상이하다. 예컨대, 도5에 도시된 바와 같이, 패드(13)상에 격자 형태로 표면보호막(14)을 남길 수 있는 포토마스크를 사용하고 있다.
표면보호막(14)에 형성되는 개구한 부분, 즉 개구(15)의 크기는, 프로브 침(17)의 선단부의 직경에 비해 작으면 임의의 사이즈이어도 좋다. 여기에 설명된 공정에서는, 각 개구(15)를 한 변이 약 5μm인 정방형으로 하고, 표면보호막(14)에 배열된 각 개구(15) 사이의 거리는 약 5μm로 설정하였다.
이 개구부(2)에 있어서, 예컨대 상기 모든 개구(15)의 총면적은, 패드(13)의 표면 면적 약 60×110μm에 대하여 약 30×55μm로 설정하였다. 상기 모든 개구(15)의 총면적과 동일한 개구부(2)의 크기는, 패드(13)를 통과하는 전류나 전력에 따라 정하면 좋다. 또한, 각 개구부(2)의 사이즈를 서로 동일하게 해도 좋고, 또는 서로 상이하게 하여도 좋다.
다음, 포토레지스트를 마스크로 하여, 예컨대 전해도금법에 의해, Au를 사용하여 범프전극(16)을 형성한다. 이 예에서는, 전해도금법에 의해, 약 20μm의 두께의 Au를 도금하고 있다.
Au 도금의 두께, 즉 범프전극(16)의 높이는, 반도체장치(1)의 종류, 또는 상기 반도체장치(1)가 설치되는 인쇄기판의 상황에 따라 정하면 좋다. 또한, 범프전극(16)의 형성에 Au를 사용하는 경우에는, 범프전극(16)을 형성하는 Au와 패드(13)를 형성하는 Al 사이의 반응을 억제하기 위해서, 베리어 금속을 사용하는 것이 효율적이다.
또한, 범프전극(16)의 형성에 Au 대신 땜납을 사용하여도 좋다. 범프전극(16)이 형성된 후, 반도체칩(11)은 반도체장치(1)에 탑재된다. 이와 같이 반도체장치(1)를 제조한 후, 상술한 프로브 침(17)을 사용한 웨이퍼테스트를 행한다. 웨이퍼테스트에 있어서, 임의의 범프전극(16)이 결핍되거나 또는 불완전한 것으로 발견되면, 상기 반도체장치(1)는 불량으로서 거부된다.
이상 설명한 바와 같이, 본 발명에 의하면 이하의 이점이 얻어진다.
본 발명에 의하면, 수동적으로 육안에 의한 검사에 의해 행해진 반도체장치의 불완전한 범프전극의 검출을, 특별한 검사장치를 필요로 하지 않고, 자동적으로 검사를 행하는 것이 가능해진다. 따라서, 불완전한 범프전극의 검출에 필요한 시간이 단축된다. 또한, 본 발명은, 육안에 의한 검사에 있어서 발생되는 가능한 실수 등에 의해, 불량품인 반도체장치(1)가 출하되는 것을 방지할 수 있어, 반도체장치 (1)를 설치하는 인쇄기판 등의 품질 및 신뢰성의 향상에 기여한다.
본 발명의 일 양태에 의하면, 패드상의 영역의 반도체칩상에 퇴적된 표면보호막에, 하나의 폭이 프로브 침의 선단부의 직경보다 작아서 프로브 침이 통과하지 않는 개구를 1 또는 복수 형성하며, 상기 개구를 통해 패드와 범프전극이 접촉된다. 이 구성에서, 범프전극이 적정하게 형성되어 있으면, 프로브 침과 패드가 전기적으로 도통하고, 범프전극이 불완전하게 형성되어 있으면, 프로브 침이 상기 개구에 의해 차단되기 때문에 전기적으로 도통하지 않는다. 범프전극이 완전한지 아닌지에 따라 프로브는 상이한 전기적 특성을 검출하기 때문에, 웨이퍼테스트만으로도 불완전한 범프전극을 검사할 수 있다.
본 발명의 다른 양태에 의하면, 개구가 격자 형태 또는 스트라이프 형태로 배열되도록 개구부를 형성한다. 따라서, 상기 개구부의 형상이 단순화되기 때문에, 표면보호막을 가공하는 포토리소그라피 공정에 있어서 포토마스크의 수정을 용이하게 행할 수 있다. 따라서, 상기 개구부의 형성이 더욱 용이해진다.
본 발명의 또 다른 양태에 의하면, 개구부는 패드 표면의 법선방향에 대하여 경사진 개구를 갖도록 형성되어 있다. 이 구성에서, 상기 개구의 상측단과 하측단을 패드 표면의 법선방향으로 투영함으로써 형성된 중복부분의 하나의 폭은 프로브 침의 선단부의 직경보다 작게 되어 있다. 또한, 이 구조는 범프전극이 불완전하게 형성되더라도, 프로브 침이 개구부를 통과하여 프로브 침과 패드가 전기적으로 도통하는 것을 더욱 방지할 수 있다. 이와 달리, 개구가 패드 표면의 법선방향을 따라 형성되어 있는 경우에 비해, 개구를 크게 형성할 수 있다. 개구가 크기 때문에, 개구부의 형성 공정을 보다 용이하게 할 수 있다.
본 발명의 또 다른 양태에 의하면, 반도체장치를 제조하는 과정의 표면보호막의 형성공정에서, 패드상의 영역의 반도체칩상에 퇴적된 표면보호막에, 하나의 폭이 프로브 침의 선단부의 직경보다 작아서 프로브 침이 통과하지 않는 개구를 1 또는 복수 형성하며, 상기 개구를 통해 패드와 범프전극이 접촉된다. 상기 개구내에 범프전극이 적정하게 형성되지 않은 경우에는, 프로브 침이 패드와 접촉되지 않도록 표면보호막을 형성한다. 이 때문에, 범프전극이 완전하게 형성되어 있는 경우에는, 상기 범프전극을 통해 프로브 침과 패드가 전기적으로 도통하고, 범프전극이 불완전하게 형성되어 있는 경우에는, 상기 개구에 의해 차단되어 프로브 침과 패드가 전기적으로 도통하지 않는다. 범프전극이 완전한지 아닌지에 따라 프로브는 상이한 전기적 특성을 검출하기 때문에, 웨이퍼테스트만으로도 불완전한 범프전극을 검사할 수 있다.
본 발명의 또 다른 양태에 의하면, 프로브 침과 상기 반도체칩을 접촉시켜 전기적 특성을 검출함으로써 반도체장치에 탑재된 반도체칩의 양부(良否)를 검사할 때, 범프전극이 적정하게 형성되어 있지 않은 경우에 있어서는, 프로브 침의 선단과 상기 패드 사이의 전기적 접촉이, 상기 프로브 침의 선단부의 직경에 비해 폭이 작은 개구를 갖는 상기 개구부에 의해 차단되도록 표면보호막을 형성하기 때문에 불완전한 범프전극이 검출된다. 따라서, 범프전극 등의 임의의 불완전한 형성을 검출하기 위해 검사를 행할 때, 고액의 검사장치가 필요하지 않고 육안에 의한 검사를 하기 위한 노동력 등을 감소시킬 수 있기 때문에, 검사의 저비용화를 도모할 수 있다. 또한, 불완전한 범프전극을 못보고 넘기는 등의 검사 실수가 생기기 어렵기 때문에, 반도체장치의 신뢰성의 향상에 기여한다.
전체적으로, 본 발명에 의하면, 반도체장치에 부적정하게 형성된 범프전극을 특별한 장치를 사용하지 않고 간이한 수단에 의해 검출하는 것이 가능한 반도체장치, 그의 제조공정, 및 그의 검사방법을 제공할 수 있다.
도1은, 본 발명을 구체화하는 반도체장치의 개략적인 단면도이다.
도2는, 본 발명을 구체화하는 반도체장치의 개략적인 평면도이다.
도3은, 본 발명을 구체화하는 반도체장치의 개략적인 평면도로, 결핍된 범프전극을을 도시하고 있다.
도4는, 본 발명을 구체화하는 반도체장치의 개략적인 단면도이다.
도5는, 본 발명을 구체화하는 반도체장치의 개구부의 하나의 형상을 도시하는 도면이다.
도6은, 본 발명을 구체화하는 반도체장치의 개구부의 다른 형상을 도시하는 도면이다.
도7은, 도1에 도시된 개구가 패드의 표면에 대하여 45도의 각도로 경사진 반도체장치의 개략적인 단면도이다.
도8은, 도5에 도시된 개구가 패드의 표면에 대하여 45도의 각도로 경사진 것을 나타내는 도면이다.
도9는, 도6에 도시된 개구가 패드의 표면에 대하여 45도의 각도로 경사진 것을 나타내는 도면이다.
도10은, 종래의 반도체칩의 구성을 도시하는 도면이다.
도11은, 코너에 형성된 불완전한 범프전극을 갖는 종래의 반도체칩의 구성을 도시하는 도면이다.

Claims (11)

  1. 반도체칩;
    상기 반도체칩의 표면의 소정의 위치에 형성된 패드;
    상기 패드의 표면의 일부를 제외한 반도체칩 표면에 형성된 표면보호막;
    상기 패드의 상방의 표면보호막에 제공된 개구부; 및
    상기 개구부를 통해 패드와 접촉하도록 형성된 범프전극을 포함하며,
    상기 개구부는 하나 또는 복수의 개구를 포함하고,
    상기 각 개구의 패드측의 제1 개구단 및 반대측의 제2 개구단을 상기 반도체칩의 법선방향으로부터 평면투시하였을 때 중복하는 부분의 폭은 반도체장치의 전기적 특성의 측정에 사용되는 프로브 침의 선단부(先端部)의 직경보다 작은 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 개구는, 격자 형태로 배열되는 반도체장치.
  3. 제1항에 있어서, 상기 개구는, 스트라이프 형태로 배열되는 반도체장치.
  4. 제1항에 있어서, 상기 개구는, 상기 패드 표면의 법선방향을 따라 형성되는 반도체장치.
  5. 제1항에 있어서, 상기 개구는, 상기 패드 표면의 법선방향에 대하여 경사져서 형성되는 반도체장치.
  6. 반도체칩의 표면의 소정의 위치에 패드를 형성하는 공정;
    상기 패드의 표면의 일부를 제외한 상기 반도체칩의 표면에 표면보호막을 형성하는 공정; 및
    상기 패드 표면에서 표면보호막이 형성되어 있지 않은 개구부를 통해 상기 패드와 접촉하도록 범프전극을 형성하는 공정을 포함하며,
    상기 표면보호막을 형성할 때, 상기 개구부를 하나 또는 복수의 개구로 이루어지도록 형성하고, 각 개구의 패드측의 제1 개구단 및 반대측의 제2 개구단을 상기 반도체칩의 법선방향으로부터 평면투시하였을 때 중복하는 부분의 폭은 반도체장치의 전기적 특성의 측정에 사용되는 프로브 침의 선단부의 직경보다 작게 되도록 형성하는 것을 특징으로 하는 반도체장치의 제조공정.
  7. 제6항에 있어서, 상기 개구는, 격자 형태로 배열되는 반도체장치의 제조공정.
  8. 제6항에 있어서, 상기 개구는, 스트라이프 형태로 배열되는 반도체장치의 제조공정.
  9. 제6항에 있어서, 상기 개구는, 패드 표면의 법선방향을 따라 형성되는 반도체장치의 제조공정.
  10. 제6항에 있어서, 상기 개구는, 패드 표면의 법선방향에 대하여 경사져서 형성되는 반도체장치의 제조공정.
  11. 반도체칩의 표면의 소정의 위치에 형성된 패드, 상기 패드의 표면의 일부를 제외한 반도체칩의 표면에 퇴적된 표면보호막, 및 상기 패드 표면의 상기 부분의 표면보호막에 제공된 개구부를 통해 상기 패드와 접촉하도록 형성된 범프전극을 갖는 반도체장치에 대하여, 상기 패드 표면의 거의 법선방향에서 반도체장치의 전기적 특성의 측정에 사용되는 프로브 침을 상기 반도체장치와 접촉시키는 반도체장치의 검사방법으로서,
    상기 범프전극이 불완전하게 형성되어 있는 경우에는, 상기 프로브 침의 선단과 상기 패드 사이의 전기적 접촉이, 한 변이 상기 프로브 침의 선단부의 직경보다 작은 개구를 갖도록 형성된 상기 개구부에 의해 차단되도록 하여, 상기 범프전극의 불량을 검출하는 반도체장치의 검사방법.
KR10-2002-0066904A 2001-10-31 2002-10-31 반도체장치, 그의 제조공정 및 그의 검사방법 KR100499281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00334892 2001-10-31
JP2001334892A JP3910406B2 (ja) 2001-10-31 2001-10-31 半導体装置の検査方法

Publications (2)

Publication Number Publication Date
KR20030036068A KR20030036068A (ko) 2003-05-09
KR100499281B1 true KR100499281B1 (ko) 2005-07-04

Family

ID=19149952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0066904A KR100499281B1 (ko) 2001-10-31 2002-10-31 반도체장치, 그의 제조공정 및 그의 검사방법

Country Status (5)

Country Link
US (1) US6717263B2 (ko)
JP (1) JP3910406B2 (ko)
KR (1) KR100499281B1 (ko)
CN (1) CN1229858C (ko)
TW (1) TWI223431B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141403B2 (ja) 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
EP1790008A1 (en) 2004-08-31 2007-05-30 Koninklijke Philips Electronics N.V. Chip comprising at least one test contact configuration
JP2006092814A (ja) * 2004-09-22 2006-04-06 Alps Electric Co Ltd 操作装置
US7411135B2 (en) * 2004-10-12 2008-08-12 International Business Machines Corporation Contour structures to highlight inspection regions
KR100626570B1 (ko) * 2004-12-24 2006-09-25 주식회사 파이컴 감지용 프로브를 포함하는 프로브 카드 제작 방법 및 그프로브 카드, 프로브카드 검사 시스템
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
JP4452217B2 (ja) * 2005-07-04 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US8008770B2 (en) * 2005-11-02 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with bump pad
WO2007064073A1 (en) * 2005-12-02 2007-06-07 Nepes Corporation Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same
KR100804392B1 (ko) 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR100731522B1 (ko) * 2006-01-03 2007-06-25 주식회사 솔텍 인쇄회로기판 이송장치 및 이를 이용한 조립전 공정장치
TW200836275A (en) * 2007-02-16 2008-09-01 Chipmos Technologies Inc Packaging conductive structure and method for manufacturing the same
CN100580915C (zh) * 2007-02-16 2010-01-13 南茂科技股份有限公司 封装导电结构及其制造方法
KR100886714B1 (ko) 2007-10-10 2009-03-04 주식회사 하이닉스반도체 반도체 칩
KR20100060309A (ko) * 2008-11-27 2010-06-07 주식회사 동부하이텍 반도체 소자
CN101562162B (zh) * 2009-05-12 2013-01-09 南通华科知识产权服务有限公司 一种平板显示装置焊盘结构
US20130256871A1 (en) * 2012-03-29 2013-10-03 Roden R. Topacio Semiconductor chip device with fragmented solder structure pads
TWI583971B (zh) * 2015-01-16 2017-05-21 旺矽科技股份有限公司 檢測設備之操作方法
US10008461B2 (en) * 2015-06-05 2018-06-26 Micron Technology, Inc. Semiconductor structure having a patterned surface structure and semiconductor chips including such structures
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN109950270B (zh) * 2019-03-27 2021-01-08 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
CN113764247A (zh) * 2020-06-02 2021-12-07 江苏鲁汶仪器有限公司 一种用于真空腔室的顶针升降装置及等离子刻蚀系统
US11398441B2 (en) 2020-09-14 2022-07-26 Nanya Technology Corporation Semiconductor device with slanted conductive layers and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280337A (ja) * 1988-05-06 1989-11-10 Nec Corp 半導体集積回路装置
JPH02180020A (ja) * 1989-01-04 1990-07-12 Nec Corp 集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置
JP2000021939A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280337A (ja) * 1988-05-06 1989-11-10 Nec Corp 半導体集積回路装置
JPH02180020A (ja) * 1989-01-04 1990-07-12 Nec Corp 集積回路装置

Also Published As

Publication number Publication date
CN1229858C (zh) 2005-11-30
US20030080421A1 (en) 2003-05-01
JP2003142539A (ja) 2003-05-16
JP3910406B2 (ja) 2007-04-25
CN1416165A (zh) 2003-05-07
TWI223431B (en) 2004-11-01
US6717263B2 (en) 2004-04-06
TW200300599A (en) 2003-06-01
KR20030036068A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100499281B1 (ko) 반도체장치, 그의 제조공정 및 그의 검사방법
KR100385225B1 (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법
KR100823695B1 (ko) 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법
US20110204357A1 (en) Semiconductor device and penetrating electrode testing method
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
KR100904197B1 (ko) 반도체 장치 및 그 제조 방법
US6649986B1 (en) Semiconductor device with structure for die or dice crack detection
US20100283156A1 (en) Semiconductor device
JP2000021939A (ja) 突起電極付半導体チップおよびその検査方法
CN100517687C (zh) 半导体器件及其制造方法
JP2000164620A (ja) 半導体集積回路装置及び半導体集積回路装置の組立方法
US6204075B1 (en) Method of detecting defects in a wiring process
US7595557B2 (en) Semiconductor device and manufacturing method thereof
KR20050110304A (ko) 프로브 센싱용 패드, 반도체 소자가 탑재된 기판, 반도체소자 검사 방법 및 반도체 소자 테스터.
JP2002033361A (ja) 半導体ウェハ
KR100630756B1 (ko) 개선된 패드 구조를 갖는 반도체 장치
US8482002B2 (en) Semiconductor device including bonding pads and semiconductor package including the semiconductor device
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
US20080303177A1 (en) Bonding pad structure
US7999256B2 (en) Semiconductor device
US7538345B2 (en) Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied
US8492763B2 (en) Semiconductor device including an edge seal and plural pad pieces
KR100676612B1 (ko) 반도체 소자의 패드
JP2003051521A (ja) 接続孔モニタ及び半導体装置
KR20060039316A (ko) 디씨 페일을 방지할 수 있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee