KR20100060309A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20100060309A
KR20100060309A KR1020080118861A KR20080118861A KR20100060309A KR 20100060309 A KR20100060309 A KR 20100060309A KR 1020080118861 A KR1020080118861 A KR 1020080118861A KR 20080118861 A KR20080118861 A KR 20080118861A KR 20100060309 A KR20100060309 A KR 20100060309A
Authority
KR
South Korea
Prior art keywords
metal
layer
buffer layer
patterns
pad
Prior art date
Application number
KR1020080118861A
Other languages
English (en)
Inventor
김대균
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080118861A priority Critical patent/KR20100060309A/ko
Priority to US12/625,159 priority patent/US20100127401A1/en
Publication of KR20100060309A publication Critical patent/KR20100060309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

실시예에 따른 반도체 소자는 회로부; 상기 회로부 상측에 위치하고, 상기 회로부를 전기적으로 연결하기 위한 패드 금속; 및 상기 패드 금속과 회로부 사이에 배치되고, 상기 패드 금속을 전기적으로 연결하는 메탈층;을 포함하고, 상기 메탈층의 내측에는 절연층과, 상기 절연층에 패턴화되는 슬릿 형태의 메탈 패턴들로 이루어진 버퍼 레이어가 형성되는 것을 특징으로 한다.
반도체 소자

Description

반도체 소자{A semiconductor device}
본 실시예는 반도체 소자에 대한 것으로서, 내부 회로를 외부 시스템과 전기적으로 연결시키기 위한 패드를 구비한 반도체 소자에 대한 것이다.
반도체 소자는 내부에 여러가지 기능을 갖는 내부 회로를 포함하고 있다. 내부 회로는 외부 시스템과 전기적으로 연결되어야 그 기능을 제대로 발휘할 수 있다. 이와 같이, 반도체 소자의 내부 회로를 외부 시스템과 전기적으로 연결시키기 위하여 반도체 소자는 패드를 구비한다.
이러한 패드에 본딩 와이어를 통하여 금(Au)등의 도전선을 본딩함으로써, 내부 회로는 외부 시스템과 데이터를 주고 받게 된다. 이때, 반도체 소자 위의 접착 부위에 본딩 공정을 하기 위하여 알루미늄 등의 금속 피막을 형성한다. 이 접착 부위를 패드라고 하며, 보통 사각형의 구조를 갖는다.
종래의 패드 구조는, 도 1에 도시된 바와 같이, 패드 금속(50)을 적층으로 형성하여 패드 금속(50)의 하부에 어떠한 배선도 형성할 공간이 없게 됨에 따라 패드 금속(50)의 주변 면적(I/O 회로, 10)이 크게 형성된다.
이를 해결하기 위하여, 최근 반도체 칩 제조 또는 설계에 있어서 칩의 크기 를 축소하여 원가 경쟁력을 줄이고, 동일 제조 경비로 많은 칩 수를 얻고자 하는 시도가 이루어지고 있다. 이에 따라, 로직 칩의 전체 면적의 20~30%를 차지하는 패드 금속 하부에 I/O 회로를 삽입함으로써, 칩의 크기를 축소하는 방법을 채택한다.
패드 금속(50)을 회로부(I/O 회로) 상측에 형성하는 구조를 CUP(Circuit Under PAD)라 할 수 있으며, 도 2에 도시된 바와 같다.
그러나, 패드 금속(50)을 회로부(10) 상측에 배치하는 구조에 의하여 칩의 크기를 축소할 수 있게 되었으나, 종래의 구조는 패드 금속(50)으로 가해지는 어떠한 스트레스(외력)를 회로부(10)로 전달되는 것을 방지하는데는 취약한 문제점이 있다.
도 3에는 종래의 반도체 소자에서의 패드 구조가 도시되어 있으며, 패드 금속(50)과 회로부(10) 사이에는 복수의 메탈층(20,30)들과 메탈층간의 전기적인 연결을 위하여 복수의 비아 플러그(41)들이 형성되어 있다.
그리고, 상기의 메탈층(20,30)들 중에서 상기 패드 금속(50)과 직접 맞닿아 있는 최상층의 메탈층을 탑 메탈층(20)이라 할 수 있다. 상기 탑 메탈층(20)은 상기 패드 금속(50)의 하부면 전 영역에 걸쳐 닿아 있다.
이러한 종래의 구조에서는, 패드 금속(50)으로 가해진 외력 또는 스트레스가 하측의 회로부(10)로 전달되지 못하도록 하는 역할을 오로지 메탈층들 사이의 층간 절연을 위한 절연층(30)에 의존하고 있다. 특히, 패드 금속(50)과 탑 메탈층(20)간의 접촉 면적이 커서 그 외력이 쉽게 아래의 회로부(10)로 전달될 가능성이 많다.
따라서, 이러한 종래의 문제점을 해결하기 위한 방법 모색이 시급한 실정이 다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 메탈 패드로 가해진 스트레스가 하측의 회로부로 전달되는 것을 저감시킬 수 있는 반도체 소자를 제안하고자 한다.
실시예에 따른 반도체 소자는 회로부; 상기 회로부 상측에 위치하고, 상기 회로부를 전기적으로 연결하기 위한 패드 금속; 및 상기 패드 금속과 회로부 사이에 배치되고, 상기 패드 금속을 전기적으로 연결하는 메탈층;을 포함하고, 상기 메탈층의 내측에는 절연층과, 상기 절연층에 패턴화되는 슬릿 형태의 메탈 패턴들로 이루어진 버퍼 레이어가 형성되는 것을 특징으로 한다.
또한, 실시예의 반도체 소자는 하측에 위치한 회로부를 외부의 시스템과 전기적으로 연결하기 위한 패드 금속; 상기 패드 금속을 전기적으로 연결하기 위한 제 1 메탈층; 및 상기 제 1 메탈층을 전기적으로 연결하기 위한 제 2 메탈층;을 포함하고, 상기 제 1 메탈층과 제 2 메탈층 각각에는 절연층과 슬릿 형태의 메탈 패턴들으로 이루어진 제 1 버퍼 레이어 및 제 2 버퍼 레이어가 내설되어 있는 것을 특징으로 한다.
전술한 바와 같은 실시예의 반도체 소자에 의해서, 회로부를 금속 패드의 하측에 형성하여 칩 면적을 감소시키면서도, 패드에 인가되는 충격이나 스트레스가 하측의 회로부로 전달되는 것을 저감시킬 수 있는 장점이 있다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경등의 실시변형을 포함한다고 할 것이다.
그리고, 이하의 설명에서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다. 그리고, 첨부되는 도면에는 레이어 또는 각 영역을 명확하게 표현하기 위하여 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부된 도면을 참조하여 본 실시예에 대해서 설명하면 다음과 같다.
도 4는 본 실시예에 따른 반도체 소자의 구조를 설명하기 위한 도면이고, 도 5는 본 실시예의 탑 메탈층의 평면도이다.
먼저, 도 4를 참조하면, 실시예의 반도체 소자는 회로부(110) 상에 메탈 패드(150)를 형성하는 CUP 구조를 갖으며, 상기 메탈 패드(150)의 하측에는 단일의 메탈층을 형성하거나 도시된 바와 같이 2개의 메탈층을 구비할 수 있다.
다만, 실시예의 변형에 따라 메탈층을 추가적으로 더 형성시킬 수도 있겠으 나, 실시예에서는 상기 메탈 패드(150)와 일부 접촉되어 있는 탑 메탈층(120)과, 상기 탑 메탈층(120)과 회로부(110) 사이에 배치되는 하측 메탈층(130)을 포함하는 구성에 대해서 개시하여 본다.
그리고, 상기 탑 메탈층(120) 또는 하측 메탈층(130)의 일측에는 상기 회로부(110)와의 전기적인 연결을 위한 더미 패턴(140)이 형성되어 있으며, 상기 메탈 패드(150)와 회로부(110)사이에 상기 탑 메탈층(120)만을 형성하는 경우에는 상기 더미 패턴(140)은 상기 탑 메탈층(120)의 일측에 형성될 수 있다.
상기 탑 메탈층(120)과 하측 메탈층(130) 사이에는 절연을 위한 절연층이 형성되어 있으며, 절연층을 관통하여 탑 메탈층(120),하측 메탈층(130) 및 더미 패턴(140)의 전기적인 연결을 위한 비아 플러그(141)가 형성된다.
특히, 상기 탑 메탈층(120)과 하측 메탈층(130) 각각에는 외력이나 스트레스등이 상기 회로부(110)로 전달되는 것을 저감시키기 위한 버퍼 레이어(210,220)가 형성되어 있으며, 제 1 및 제 2 버퍼 레이어(210,220)에는 복수의 슬릿이 형성되어 있다.
도시된 도면과 같이, 상기 메탈 패드(150) 아래에 탑 메탈층(120)과 하측 메탈층(130)을 구성하는 경우에는, 상기 하측 메탈층(130)에 형성되어 있는 제 2 버퍼 레이어(220)의 슬릿 형상들은 제 1 버퍼 레이어(210)에 형성되어 있는 슬릿 형상을 고려하여 형성될 수 있다.
예를 들면, 상기 제 1 및 제 2 버퍼 레이어(210,220)에 의해서 완충 작용이 발생되도록 제 1 버퍼 레이어(210)에 형성된 슬릿들의 배열방향과 제 2 버퍼 레이 어(220)에 형성된 슬릿들의 배열 방향을 직교하도록 할 수 있다.
상기의 메탈층(120,130)에 형성되어 있는 버퍼 레이어(210,220)에 의하여 완충 동작이 발생하여, 상기 메탈 패드(150)등으로 인가된 외력이 회로부(110)로 전달되는 것을 저감시킬 수 있다. 상기 버퍼 레이어들에 대한 상세한 설명은 첨부되는 도면을 참조하여 후술하기로 한다.
한편, 상기 메탈 패드(150)와 접촉하고 있는 탑 메탈층(120)은 상기 버퍼 레이어(210)를 수용하기 위한 소정의 개구부를 갖고 있는데, 이로 인하여 상기 탑 메탈층(120)의 일부만이 상기 메탈 패드(150)에 직접 접촉될 수 있다.
도 5를 참조하면, 상기 탑 메탈층(120)은 제 1 버퍼 레이어(210)를 감싸는 구조를 갖도록 형성되고, 탑 메탈층(120)이 상기 메탈 패드(150)에 접촉되는 면을 종래보다 훨씬 더 감소시킬 수 있다.
즉, 상기 탑 메탈층(120)과 메탈 패드(150)의 접촉면은 띠 형상의 원 또는 사각형등으로 나타날 수 있다. 탑 메탈층(120)의 제조 공정시에 상기 제 1 버퍼 레이어(210)를 함께 패터닝 및 제조하는 경우에는, 상기 탑 메탈층(120)은 상기 메탈 패드(150)와 접촉하는 메탈 접촉부와, 상기 메탈 접촉부 내측에서 제 1 버퍼 레이어(210)를 수용하기 위한 수용부를 포함한다고도 할 수 있다.
상기 버퍼 레이어(210)는 상기 탑 메탈층(120)에 의하여 둘러싸여지며, 이는 결국 상기 탑 메탈층(120)이 갖는 개구부에 상기 버퍼 레이어(210)가 형성된다고도 할 수 있다.
상기 탑 메탈층(120)의 내측 일부분에 형성되는 제 1 버퍼 레이어(210)와, 상기 하측 메탈층(130)의 내측 일부분에 형성되는 제 2 버퍼 레이어(220)에 대해서 상세히 살펴보도록 한다.
도 6은 본 실시예에 따른 제 1 버퍼 레이어의 평면도이고, 도 7은 본 실시예에 따른 메탈 패턴들에 의해 형성되는 복수의 구조화된 패턴을 설명하기 위한 도면이고, 도 8은 본 실시예에 따른 제 2 버퍼 레이어의 평면도이고, 도 9는 본 실시예에 따른 제 1 버퍼 레이어의 형상과 제 2 버퍼 레이어의 형상을 비교하기 위한 도면이다.
먼저, 도 6에 도시된 버퍼 레이어를 탑 메탈층에 형성되는 제 1 버퍼 레이어로, 도 8 도시된 버퍼 레이러를 하측 메탈층에 형성되는 제 2 버퍼 레이어로 설명하도록 하겠으나, 제 1 버퍼 레이어와 제 2 버퍼 레이어의 패턴 형상을 서로 반대로 형성하는 것도 가능하며, 제 1 버퍼 레이어와 제 2 버퍼 레이어중 어느 하나를 빈 공간으로 형성하여 두는 것도 가능하다.
따라서, 도시된 도면에 나타나는 형상에 대해서만 실시예에 버퍼 레이어가 한정되는 것은 아니므로, 이 점 유의할 필요가 있다.
외부의 충격이나 스트레스는 버퍼 레이어를 구성하는 절연층 뿐만 아니라 절연층 내에 형성되어 있는 메탈 패턴에 의하여 완충될 수 있다. 그리고, 실시예의 반도체 소자를 제조함에 있어서는, 메탈층들을 형성하는 과정에서 도 6과 도 8 같은 패턴을 갖는 버퍼 레이어들이 메탈층 내측에 형성되도록 레이아웃을 형성하여 제조하거나, 버퍼 레이어를 미리 제조한 상태에서 상기 메탈층(120,130)을 제조한 다음, 메탈층(120,130) 내의 개구부에 제조된 버퍼 레이어들을 삽입하는 것에 의할 수도 있다.
도 6의 (a) 내지 (c)을 참조하여 보면, 제 1 버퍼 레이어의 평면 형상에 대한 다양한 예들이 도시되어 있으며, 이하의 설명에서는 제 1 버퍼 레이어에 대한 상세한 설명을 그를 평면으로 보았을 때를 기준으로 설명하여 보기로 한다.
제 1 버퍼 레이어(210)는 FSG 계열의 산화막이나 low-k 물질로 이루어진 절연층(213)과 상기 절연층(213)내에 형성되어 있는 메탈 패턴(211,212)으로 이루어진다. 메탈 패턴들(211,212)은 알루미늄이나 구리등으로 이루어지고, 메탈층(120,130) 각각을 제조하는 과정에서 이러한 버퍼 레이어가 형성될 수 있도록 메탈층의 제조 레이아웃을 변경할 수 있다.
도 6의 (a)에 도시된 제 1 버퍼 레이어의 경우는, 산화막과 같은 절연물질로 이루어진 절연층(213)과, 상기 절연층(213)의 외주부 또는 외곽부분에는 메탈 라인(211)이 상기 절연층(213)을 감싸는 형상으로 이루어지고, 상기 절연층(213) 내측에는 슬릿 형태의 메탈 패턴(212)들이 복수개 배열된다.
즉, 제 1 버퍼 레이어의 평면 형상은, 상기 제 1 버퍼 레이어의 외주부 또는 외주면을 형성하는 메탈 라인(211)과, 상기 메탈 라인(211)에 의해 형성되는 영역 내에 형성되는 절연층(213)과, 상기 절연층(213) 내에서 슬릿 형태로 복수개 배열되는 메탈 패턴(212)으로 이루어진다.
그리고, 상기 메탈 패턴(212)은 슬릿 형태의 직선 형상을 갖으며, 그의 일측 단부가 상기 메탈 라인(211)에 연결될 수 있다. 그리고, 상기 메탈 패턴(212)들의 배열에 대해서 복수의 영역으로 구분할 수 있으며, 이 경우 메탈 패턴(212)들에 의 해서 복수의 구조화된 패턴들이 형성될 수 있다.
상기 메탈 패턴(212)들의 배열에 의하여 형성되는 구조화된 패턴에 대해서는 도 7을 참조하여 본다.
도 7에는 도 6으로 예시되는 제 1 버퍼 레이어를 구성하는 메탈 패턴들에 의해 형성되는 구조화된 패턴이 도시되어 있다.
슬릿 형태를 갖는 복수의 메탈 패턴들에 의해서, 상기 절연층(213)에는 복수의 구조화된 패턴이 형성된다. 예컨대, 상기 구조화된 패턴은 상기 절연층(213)을 식각하여 메탈을 갭 필할 비아홀 또는 홈을 형성하고, 그 비아홀 또는 홈 내에 알루미늄 또는 구리등의 메탈을 증착한 다음 증착된 메탈에 대해서 평탄화함으로써 형성될 수 있다.
그리고, 상기 메탈 패턴(212)들에 의해서 형성되는 복수의 구조화된 패턴은, 버퍼 레이어를 평면으로 볼 때, 제 1 구조화된 패턴(212a)과, 상기 제 1 구조화된 패턴(212a)과 대향하도록 배열형성된 제 2 구조화된 패턴(212b)을 포함하고, 또한 상기 제 1 및 제 2 구조화된 패턴(212a,212b)이 형성된 이외의 영역의 절연층에 제 3 구조화된 패턴(212c)과, 상기 제 3 구조화된 패턴(212d)을 포함할 수 있다.
상기 제 1 내지 제 4 구조화된 패턴(212a,212b,212c,212d)들 각각은 적어도 하나 이상의 메탈 패턴(212)으로 구성되는 것이며, 각각의 구조화된 패턴(212a,212b,212c,212d)들은 서로 동일한 형태를 갖으면서 방향이 서로 다르게 배치될 수 있다.
즉, 제 1 내지 제 4 구조화된 패턴(212a,212b,212c,212d)들 각각을 구성하는 메탈 패턴의 개수나 배열등이 동일한 상태에서, 상기 절연층(213)에 형성되는 방향이 서로 다르게 배치될 수 있다. 이러한 경우, 도 6의 (a)와 같은 형태를 갖게 될 것이며, 상기 제 1 내지 제 4 구조화된 패턴(212a,212b,212c,212d)들 중에서 특정의 메탈 패턴끼리 연결되는 경우에는 도 6의 (b) 또는 (c)와 같은 형상을 갖을 수 있다.
복수의 메탈 패턴(212)들에 의해서 제 1 구조화된 패턴(212a)이 형성되고, 상기 제 1 구조화된 패턴(212a)과 소정 간격을 두고서 제 2 구조화된 패턴(212b)이 형성될 수 있다. 이때, 상기 제 2 구조화된 패턴(212b)을 구성하는 복수의 메탈 패턴(212)들은 상기 제 1 구조화된 패턴(212a)을 구성하는 메탈 패턴(212)들에 대해 대칭된 배열 상태를 갖을 수 있다.
그리고, 상기 제 3 구조화된 패턴(212c)과 제 4 구조화된 패턴(212d) 각각을 구성하는 복수의 메탈 패턴(212)들 역시 서로 대칭된 배열 상태를 갖을 수 있다.
또한, 제 1 구조화된 패턴(212a)중 어느 하나의 메탈 패턴(212)이, 제 2 구조화된 패턴(212b)중 어느 하나의 메탈 패턴과 연결되고, 제 3 구조화된 패턴(212c)중 특정의 메탈 패턴이 제 4 구조화된 패턴(212d)의 특정 메탈 패턴과 연결되는 경우에는 도 6의 (b)와 같은 평면 형상을 갖는 버퍼 레이어가 형성된다.
또한, 제 1 구조화된 패턴(212a)중 어느 하나의 메탈 패턴(212)이 제 2 내지 제 4 구조화된 패턴(212b,212c,212d)의 특정 메탈 패턴들 각각과 연결되는 경우에는 도 6의 (c)와 같은 평면 형상을 갖는 버퍼 레이어가 형성된다.
이러한 실시예의 메탈 패턴 배열들은 도시된 사항 이외에 실시예의 변경 또 는 추가등에 의하여 좀 더 다양하게 구현될 수 있을 것이다.
한편, 도 8을 참조하여, 전술한 바와 같은 복수의 구조화된 패턴을 갖는 제 1 버퍼 레이어의 하측에 배치되는 제 2 버퍼 레이어의 평면 형상에 대해서 살펴보기로 한다.
앞서 설명한 바와 같이, 제 1 버퍼 레이어와 제 2 버퍼 레이어는 각각은 탑 메탈층(120)과 하측 메탈층(130)에 내설되며, 상기 하측 메탈층(130)에 내설되는 제 2 버퍼 레이어의 메탈 패턴의 배열 및 형상은 상기 제 1 버퍼 레이어의 메탈 패턴을 고려하여 이루어진다.
즉, 상기 제 1 및 제 2 버퍼 레이어가 갖는 메탈 패턴들의 배열에 의하여, 외부로부터 인가된 충격이나 스트레스를 완화시킬 수 있도록 하기 위하여, 각각의 버퍼 레이어가 갖는 메탈 패턴들은 인접한 다른 버퍼 레이어의 패턴 배열을 고려할 수 있다.
도 8을 참조하여 보면, 실시예의 제 2 버퍼 레이어(220) 역시 산화막과 같은 절연물질로 이루어진 절연층(223)에 복수의 메탈 패턴들(221,222)이 형성된 것이며, 상기 제 2 버퍼 레이어(220)를 구성하는 메탈 패턴들(221,222)은 상기 제 1 버퍼 레이어(210)의 메탈 라인(211) 또는 메탈 패턴(212)에 대해 직교하는 방향으로 배열될 수 있다.
상세히, 제 2 버퍼 레이어(220)를 구성하는 제 1 메탈 패턴(221)은, 평면으로 볼 때, 상기 제 1 버퍼 레이어(210)의 메탈 라인(211)과 대응하는 영역에 배열 형성되고, 제 2 버퍼 레이어(220)의 제 2 메탈 패턴(222)은 상기 제 1 버퍼 레이 어(210)의 메탈 패턴(212)들과 직교하는 방향으로 배열될 수 있다.
즉, 상기 제 2 버퍼 레이어(220)의 제 1 메탈 패턴(221)들 각각은 제 2 버퍼 레이어의 외주부 또는 외곽 영역을 따라 소정 간격을 두고서 배치되고, 배치된 제 1 메탈 패턴(221)들은 상기 제 1 버퍼 레이어(210)의 메탈 라인(211)과 수직 하방에 위치할 수 있다.
다른 표현에 의하면, 상기 제 2 버퍼 레이어(220)의 제 1 메탈 패턴(221)들은 제 1 버퍼 레이어(210)의 메탈 라인(211)에 대응되는 영역의 절연층(230)에 소정 간격을 두고 배치된다.
또한, 상기 제 2 버퍼 레이어(220)의 제 2 메탈 패턴(222)들은 상기 제 1 버퍼 레이어(210)의 메탈 패턴(212)이 형성된 영역과 대응하는 영역에 배열되며, 특히, 슬릿 형태의 제 2 메탈 패턴(222) 일부가 상기 제 1 버퍼 레이어의 메탈 패턴(212)에 직교할 수 있도록 배열된다.
따라서, 상기 제 2 버퍼 레이어(220)의 제 2 메탈 패턴(222)들이 배열되는 형태에 의하여, 상기 제 2 버퍼 레이어(220) 역시 상기 제 2 메탈 패턴(222)들로 구성된 복수의 구조화된 패턴 영역을 갖고 있다. 도 8에는, 도 6의 메탈 패턴(212)들 배열과 직교할 수 있는 방향으로 각각의 제 2 메탈 패턴(222)들이 배열된 상태가 도시되어 있다.
결국, 상기 제 2 버퍼 레이어에 형성되는 제 2 메탈 패턴(222)들의 일부가, 상기 제 1 버퍼 레이어의 메탈 패턴(212)에 대해 직교하는 방향으로 배열됨에 따라, 메탈 패드에 인가된 외력 또는 스트레스가 상기 제 1 버퍼 레이어와 제 2 버퍼 레이어가 갖는 구조화된 메탈 패턴에 의하여 회로부로 전달되는 것을 완화하거나 완충할 수 있게 된다.
도 9에는 제 1 버퍼 레이어(210)와 제 2 버퍼 레이어(220)에 대해서 도시되어 있으며, 각각의 버퍼 레이어들의 구조화된 패턴들이 대응되도록 도시되어 있다.
제 1 버퍼 레이어(210)에는, 전술한 바와 같이, 슬릿 형태의 복수의 메탈 패턴(212)들에 의해 형성된 제 1 내지 제 4 구조화된 패턴이 있으며, 제 3 구조화된 패턴(212c)과 제 4 구조화된 패턴(212d)에 대해서 살펴본다.
상기 제 1 버퍼 레이어(210)에 형성된 구조화된 메탈 패턴들에 대해서, 제 2 버퍼 레이어(220)의 대응 영역에도 슬릿 형태의 메탈 패턴들에 의해 형성된 구조화된 패턴들이 형성되어 있다.
예를 들어, 상기 제 1 버퍼 레이어(210)에 형성된 제 3 구조화된 패턴(212c)을 구성하는 메탈 패턴들이 수직한 방향으로 배열되어 있는 경우에, 상기 제 3 구조화된 패턴(212c)과 대응하는 영역의 제 2 버퍼 레이어에 수평한 방향으로 메탈 패턴들이 배열된다.
즉, 상기 제 1 버퍼 레이어(210)의 제 3 구조화된 패턴(212c) 영역에 대응하는 제 2 버퍼 레이어(220)의 해당 영역을 제 5 구조화된 패턴(222c)이라 한다면, 제 5 구조화된 패턴(222c)을 구성하는 메탈 패턴(222)들은 제 3 구조화된 패턴(212c)의 메탈 패턴(212)들에 직교하는 방향으로 내설된다.
또한, 이러한 관점에서, 상기 제 1 버퍼 레이어(210)를 구성하는 제 4 구조화된 패턴(212b)을 구성하는 메탈 패턴들이 수평한 방향으로 배열된 경우라면, 제 4 구조화된 패턴(212b)에 대응하는 제 2 버퍼 레이어의 제 6 구조화된 패턴(222b)의 메탈 패턴들은 수평한 방향으로 배열되어 상호간에 직교할 수 있다.
따라서, 상기 제 1 버퍼 레이어(210)의 특정 영역에 형성된 메탈 패턴에 대해서, 상기 제 2 버퍼 레이어(220)의 대응 영역에 형성된 메탈 패턴이 직교하는 방향으로 내설될 수 있다.
다만, 제 2 버퍼 레이어(220)에 형성되는 모든 메탈 패턴들이 상기 제 1 버퍼 레이어(210)에 형성된 메탈 패턴들과 직교하는 방향으로 설치되어야만 하는 것은 아니며, 외부로부터 가해진 충격을 완화시키기 위하여 적절히 그 배치가 변경될 수 있다.
전술한 바와 같은 실시예의 반도체 소자에 의해서, 회로부를 금속 패드의 하측에 형성하여 칩 면적을 감소시키면서도, 패드에 인가되는 충격이나 스트레스가 하측의 회로부로 전달되는 것을 저감시킬 수 있는 장점이 있다.
도 1과 도 2는 반도체 소자에 있어서의 회로부와 패드를 배치하는 구성을 설명하기 위한 도면.
도 3은 종래의 반도체 소자에서의 패드 구조를 도시한 도면.
도 4는 본 실시예에 따른 반도체 소자의 구조를 설명하기 위한 도면.
도 5는 본 실시예의 탑 메탈층의 평면도.
도 6은 본 실시예에 따른 제 1 버퍼 레이어의 평면도.
도 7은 본 실시예에 따른 메탈 패턴들에 의해 형성되는 복수의 구조화된 패턴을 설명하기 위한 도면.
도 8은 본 실시예에 따른 제 2 버퍼 레이어의 평면도이고.
도 9는 본 실시예에 따른 제 1 버퍼 레이어의 형상과 제 2 버퍼 레이어의 형상을 비교하기 위한 도면.

Claims (11)

  1. 회로부;
    상기 회로부 상측에 위치하고, 상기 회로부를 전기적으로 연결하기 위한 패드 금속; 및
    상기 패드 금속과 회로부 사이에 배치되고, 상기 패드 금속을 전기적으로 연결하는 메탈층;을 포함하고,
    상기 메탈층의 내측에는 절연층과, 상기 절연층에 패턴화되는 슬릿 형태의 메탈 패턴들로 이루어진 버퍼 레이어가 형성되는 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 버퍼 레이어는 상기 메탈층의 내측에 내설되고,
    상기 버퍼 레이어는 평면 형상이 상기의 슬릿 형태의 메탈 패턴들이 기설정된 간격을 두고 배열되도록 형성되는 것을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 메탈층은 상기 패드 금속의 하부면과 접촉되는 부위와, 상기 버퍼 레이어를 수용할 수 있도록 기설정된 공간을 갖는 것을 특징으로 반도체 소자.
  4. 제 1 항에 있어서,
    상기 메탈층은 상기 패드 금속과 일부면이 접촉되는 탑 메탈층과, 상기 탑 메탈층과 상기 회로부 사이에 배치되는 하측 메탈층을 포함하고,
    상기 탑 메탈층과 하측 메탈층 각각에는 상기 버퍼 레이어가 형성되는 것을 특징으로 하는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 버퍼 레이어는 외주부에 형성된 메탈 라인과, 상기 메탈 라인의 내측에 형성되는 절연층과, 상기 절연층 내에서 패턴화되는 복수의 메탈 패턴으로 이루어지는 것을 특징으로 하는 반도체 소자.
  6. 하측에 위치한 회로부를 외부의 시스템과 전기적으로 연결하기 위한 패드 금속;
    상기 패드 금속을 전기적으로 연결하기 위한 제 1 메탈층; 및
    상기 제 1 메탈층을 전기적으로 연결하기 위한 제 2 메탈층;을 포함하고,
    상기 제 1 메탈층과 제 2 메탈층 각각에는 절연층과 슬릿 형태의 메탈 패턴들으로 이루어진 제 1 버퍼 레이어 및 제 2 버퍼 레이어가 내설되어 있는 것을 특징으로 하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 제 1 버퍼 레이어의 평면 형상은 상기 메탈 패턴들에 의해 적어도 하나 이상의 구조화된 패턴을 갖고,
    상기 제 1 버퍼 레이어의 구조화된 패턴은 상기의 슬릿 형태의 메탈 패턴들이 배열되는 방향 또는 형성된 영역에 따라 제 1 및 제 2 구조화된 패턴을 갖는 것을 특징으로 하는 반도체 소자.
  8. 제 7 항에 있어서,
    상기 제 2 버퍼 레이어의 평면 형상은 상기 메탈 패턴들에 의해 적어도 하나 이상의 구조화된 패턴을 갖고,
    상기 제 2 버퍼 레이어의 구조화된 패턴의 일부는 상기 제 1 버퍼 레이어에 형성된 메탈 패턴의 배열 방향과 직교하는 방향으로 형성되는 것을 특징으로 하는 반도체 소자.
  9. 제 7 항에 있어서,
    상기 제 1 버퍼 레이어는 외주부를 형성하는 메탈 라인과, 상기 메탈 라인의 내측에서 패터닝되는 메탈 패턴들을 갖고,
    상기 메탈 라인에 대응하는 영역의 상기 제 2 버퍼 레이어에는 슬릿 형태의 복수의 메탈 패턴들이 기설정된 간격을 갖고 이격되도록 배치되는 것을 특징으로 하는 반도체 소자.
  10. 제 6 항에 있어서,
    상기 제 1 메탈층 또는 제 2 메탈층의 일측에는 상기 회로부와의 전기적인 연결을 위한 더미 패턴이 형성되는 것을 특징으로 하는 반도체 소자.
  11. 제 6 항에 있어서,
    상기 제 1 메탈층은 상기 패드 금속과 일부면이 접촉되는 접촉부와, 상기 접촉부 상기 제 1 버퍼 레이어를 수용하는 수용부를 갖는 것을 특징으로 하는 반도체 소자.
KR1020080118861A 2008-11-27 2008-11-27 반도체 소자 KR20100060309A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080118861A KR20100060309A (ko) 2008-11-27 2008-11-27 반도체 소자
US12/625,159 US20100127401A1 (en) 2008-11-27 2009-11-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080118861A KR20100060309A (ko) 2008-11-27 2008-11-27 반도체 소자

Publications (1)

Publication Number Publication Date
KR20100060309A true KR20100060309A (ko) 2010-06-07

Family

ID=42195486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118861A KR20100060309A (ko) 2008-11-27 2008-11-27 반도체 소자

Country Status (2)

Country Link
US (1) US20100127401A1 (ko)
KR (1) KR20100060309A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
JP3910406B2 (ja) * 2001-10-31 2007-04-25 シャープ株式会社 半導体装置の検査方法
US6593221B1 (en) * 2002-08-13 2003-07-15 Micron Technology, Inc. Selective passivation of exposed silicon
US6955981B2 (en) * 2002-09-13 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure to prompt excellent bondability for low-k intermetal dielectric layers
US6642597B1 (en) * 2002-10-16 2003-11-04 Lsi Logic Corporation Inter-layer interconnection structure for large electrical connections
US7300825B2 (en) * 2004-04-30 2007-11-27 International Business Machines Corporation Customizing back end of the line interconnects
US7459792B2 (en) * 2006-06-19 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Via layout with via groups placed in interlocked arrangement

Also Published As

Publication number Publication date
US20100127401A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US7595559B2 (en) Integrated circuit chip having pass-through vias therein that extend between multiple integrated circuits on the chip
KR101959284B1 (ko) 반도체 장치 및 그 형성방법
US8373278B2 (en) Semiconductor device having stacked dice disposed on base substrate
US9362262B2 (en) Semiconductor device
KR100632656B1 (ko) 플래쉬 메모리소자의 비트라인 형성방법
CN109904144B (zh) 具有测试键结构的半导体晶元
US7741716B1 (en) Integrated circuit bond pad structures
KR20100118318A (ko) 칩온 보드 타입의 패키지
CN108155155B (zh) 半导体结构及其形成方法
KR20150112990A (ko) 반도체 장치
TWI578476B (zh) 半導體封裝
KR101119066B1 (ko) 멀티칩 패키지
KR100773097B1 (ko) 패드를 갖는 반도체 소자
EP0431490B1 (en) Semiconductor integrated circuit device having pads at periphery of semiconductor chip
CN107818965B (zh) 半导体封装件及制造再分布图案的方法
US6591410B1 (en) Six-to-one signal/power ratio bump and trace pattern for flip chip design
US7968918B2 (en) Semiconductor package
US20030234118A1 (en) Flip-chip package substrate
KR20100060309A (ko) 반도체 소자
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
JP4065876B2 (ja) パッド下の集積半導体構造
CN109411407B (zh) 一种半导体器件及其制作方法
KR100761468B1 (ko) 반도체 장치 및 그 형성 방법
JP4610008B2 (ja) 半導体装置
KR20000062884A (ko) 반도체 집적 회로 장치와 그 배선 배치 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid