JPH02180020A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH02180020A
JPH02180020A JP64000678A JP67889A JPH02180020A JP H02180020 A JPH02180020 A JP H02180020A JP 64000678 A JP64000678 A JP 64000678A JP 67889 A JP67889 A JP 67889A JP H02180020 A JPH02180020 A JP H02180020A
Authority
JP
Japan
Prior art keywords
pad
aluminum
bump
integrated circuit
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP64000678A
Other languages
English (en)
Inventor
Noboru Kawamata
川又　昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP64000678A priority Critical patent/JPH02180020A/ja
Publication of JPH02180020A publication Critical patent/JPH02180020A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特に内部回路と外部とを
接続する為のパッドの構造に関する。
〔従来の技術〕
従来、集積回路装置に用いられてきたパッドの構造と１
〜ては、第４図の断面図に示す様に、平坦な絶縁膜５の
上層にアルミ１を蒸着或はスパッタにより付着させ、パ
ターンニングする事によりパッドを形成し、パッド内部
を除く部分に保護膜をかぶせた構造となっていた。
〔発明が解決しようとする課題〕
上述した従来の集積回路装置では、パッドアルミの表面
は平坦な構造となっている。パッド上にバンプを形成す
る場合、バンプとパッドとの接着強度は接着面積に比例
するので、パッドが平坦な場合は接着強度を上げるには
パッド面積を大きくしなければならない。パッド回りに
余分な面積があれば、問題ないが、通常バンプを形成す
る集積回路装置は多くのパッドを必要とし、パッド回り
に余分な面積はない為、パッド面積を大きくするには集
積回路装置も大きくしなければならないという欠点があ
る。
〔課題を解決するための手段〕
本発明の集積回路装置は、パッドの下層部にパッドとは
異なる配線を配置している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のパッド部であってバンプ電
極形成前の平面図である。第２図はパンプ電極形成後の
第１図のＡ−Ａ’線に対応する断面図である。
多結晶シリコン２を二重の箱形に配線し、絶縁膜５をか
ぶせアルミ１によりパッドを構成し、保護膜４で開口部
３以外の部分をおおう。第２図をみて分る様に、部分的
に多結晶シリコンが存在するので、アルミ１は凹凸構造
となる。したがって、この上に形成されるバンプ電極６
の接着強度が高まる。
第３図は本発明の他の実施例のパッド部であってバンプ
電極形成前の平面図である。
多結晶シリコン２の矩形を多数配置することにより実施
例１よりも複雑な凹凸構造となる為、アルミ１の表面積
が増す。また以上の例に限らず多様な配置を行なうこと
が可能である。
〔発明の効果〕
以上説明したように本発明は、パッドの下部に細配線層
を配置することにより、パッド表面積を大きくすること
が出来、バンプ構造を形成する際、バンプとパッドの接
着強度を容易に高めることが出来る効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のパッド部のバンプ電極形成
前の平面図、第２図はバンプ電極形成後の第１図のＡ−
Ａ’線に対応する断面図、第３図は本発明の他の実施例
のパッド上面図、第４図は従来のパッド上面図である。 １・・・・・・アルミ、２・・・・・・多結晶シリコン
、３・・・・・・保護膜開口部、４・・・・・・保護膜
、訃・・・・・絶縁膜。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. パッドとは異なる配線層をパッド下に配置し、パッドに
    凹凸を設け、そのパッド上にバンプ電極が形成されてい
    ることを特徴とする集積回路装置。
JP64000678A 1989-01-04 1989-01-04 集積回路装置 Pending JPH02180020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP64000678A JPH02180020A (ja) 1989-01-04 1989-01-04 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP64000678A JPH02180020A (ja) 1989-01-04 1989-01-04 集積回路装置

Publications (1)

Publication Number Publication Date
JPH02180020A true JPH02180020A (ja) 1990-07-12

Family

ID=11480412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP64000678A Pending JPH02180020A (ja) 1989-01-04 1989-01-04 集積回路装置

Country Status (1)

Country Link
JP (1) JPH02180020A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242938A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置
KR100499281B1 (ko) * 2001-10-31 2005-07-04 샤프 가부시키가이샤 반도체장치, 그의 제조공정 및 그의 검사방법
USRE40819E1 (en) 1995-12-21 2009-07-07 Micron Technology, Inc. Semiconductor device with improved bond pads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242938A (ja) * 1990-02-21 1991-10-29 Matsushita Electron Corp 半導体装置
USRE40819E1 (en) 1995-12-21 2009-07-07 Micron Technology, Inc. Semiconductor device with improved bond pads
KR100499281B1 (ko) * 2001-10-31 2005-07-04 샤프 가부시키가이샤 반도체장치, 그의 제조공정 및 그의 검사방법

Similar Documents

Publication Publication Date Title
US5962919A (en) Bonding pad structure for integrated circuit (III)
JPH02180020A (ja) 集積回路装置
JPS63232447A (ja) 半導体装置
JPS6041728Y2 (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JP2694252B2 (ja) 半導体装置
JPH01189946A (ja) 半導体素子
JPH0546274Y2 (ja)
JPS6340347A (ja) 半導体集積回路装置
JPH01123428A (ja) 半導体装置
JPH0428245A (ja) 半導体装置
JPH0165148U (ja)
JPH02159034A (ja) 半導体集積回路上外部電極構造
JPH0262734U (ja)
JPH03180052A (ja) 半導体集積回路
JPH03203338A (ja) 半導体装置
JPS636852A (ja) 半導体装置
JPH04316337A (ja) 半導体装置
JPH02137044U (ja)
JPH0193136A (ja) 半導体装置
JPS61225836A (ja) 半導体装置の配線製造方法
JPH01179434A (ja) 半導体集積回路装置
JPH0369230U (ja)
JPS6450431U (ja)
JPH0669270A (ja) 半導体集積回路装置