JP2003258051A - 断面構造評価用素子群 - Google Patents

断面構造評価用素子群

Info

Publication number
JP2003258051A
JP2003258051A JP2002056927A JP2002056927A JP2003258051A JP 2003258051 A JP2003258051 A JP 2003258051A JP 2002056927 A JP2002056927 A JP 2002056927A JP 2002056927 A JP2002056927 A JP 2002056927A JP 2003258051 A JP2003258051 A JP 2003258051A
Authority
JP
Japan
Prior art keywords
cross
section
element group
unit cells
unit cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002056927A
Other languages
English (en)
Inventor
Fumitoshi Yasuo
文利 安尾
Akitsu Ayukawa
あきつ 鮎川
Kayoko Mori
加代子 森
Hiroko Okazaki
裕子 岡▲崎▼
Ryoichi Masuda
亮一 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002056927A priority Critical patent/JP2003258051A/ja
Publication of JP2003258051A publication Critical patent/JP2003258051A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 同一構造の複数のユニットセルが配列された
構造の集積回路において、目的とする断面構造を簡便か
つ短時間に解析できる断面構造評価用素子群を提供す
る。 【解決手段】 複数のユニットセルを、評価対象となる
断面が異なる複数のグループGA〜GEに分ける。上記
グループGA〜GE毎に、評価対象となる断面が3個以
上のユニットセルを含むようにユニットセルを配列させ
る。そして、上記複数のグループGA〜GEの評価対象
となる断面が同一平面(F−F線を含む平面)上に存在す
るように、複数のグループGA〜GEの位置をずらして
配置する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、集積回路の断面
構造を評価するのに使用される断面構造評価用素子群に
関する。
【0002】
【従来の技術】従来の第1の断面構造評価用素子群(以
下、単にTEG(Test Elemnt Group)という)としては、
LSIメモリーセル内のトランジスタなど特定の構造断
面解析を行うことを目的としたものがある。このTEG
は、断面構造が求める形状および寸法であり、奥行き方
向(観察断面に対して直角方向)に数百μm〜数mmの均
一な構造を有し、断面を劈開または機械研磨により露出
させて観察する。図5(A)に具体的なTEG23の平面
図を示している。図5(A)に示すように、ゲート長L,ゲ
ート電極間隔Sのトランジスタ断面構造を解析するた
め、Si基板21上に幅Lのゲート電極22を間隔Sに
て互いに平行に配置した構造を作成している。劈開また
は機械研磨で容易に断面を得るためには、そのTEG2
3のゲート幅(奥行き方向のゲート電極21の長さ)Yは
数百μm以上必要である。上記TEG23の観察断面
(Vb−Vb線から見た観察断面)で劈開または機械研磨に
より得られる断面構造が図5(B)である。
【0003】次に、従来の第2のTEGとしては、特定
の断面構造解析を目的としたものがある。このTEGで
は、目的とする構造が劈開または機械研磨で任意の断面
が得られにくい微小なパターン(コンタクトetc)の場
合、微小パターンを観察断面の方向に対して斜め方向に
配列し、長さ方向(観察断面に対して直角方向)に数百μ
m〜数mmの均一な構造を有するTEGを作成し、劈開
または機械研磨により、断面のいずれかの部分に目的と
する断面が現われるように加工して観察する。図6(A)
に具体的なTEG26の平面図を示している。図6(A)
に示すように、一定のサイズのコンタクト構造を解析す
るため、Si基板24上に直径Rのコンタクト25を観
察断面に対して直角方向に一定間隔d毎にずらして配置
した構造を作成する。観察断面を容易に得るためには、
そのTEG26の観察断面に対して直角方向の長さYは
数百μm以上が必要である。上記TEG26の観察断面
(VIb−VIb線から見た観察断面)で劈開して得られる断面
構造を図6(B)に示している。
【0004】また、従来の第3のTEGを用いたLSI
断面構造評価方法としては、断面解析を行う目的の構造
がユニットセル構造であり、広い領域に多数形成された
ユニットセル部分を劈開および機械研磨により目的とし
た面が露出した部分を観察装置内で探しながら観察する
手法がある。
【0005】また、従来の第4のTEGを用いたLSI
断面構造評価方法としては、断面解析を行う目的の場所
がユニットセル構造であり、FIB(Focused Ion Bea
m;収束イオンビーム)を用いて必要とされる目的断面を
それぞれ加工して観察する手法がある。図7に示すよう
に、必要とする観察部分71,72,73をFIBにより
エッチングして観察を行う。
【0006】
【発明が解決しようとする課題】ところで、上記従来の
第1,第2のTEGでは、目的とする断面構造に応じて
TEG構造を1つずつ用意しておく必要がある。観察の
ときも、それぞれの試料を準備する必要があり、試料の
作製および観察に時間がかかるという問題がある。ま
た、ユニットセルとして形成された場合とは周辺の状況
が異なるため、一般的なプロセス開発評価は行えるが、
ユニットセル特有の問題点や特定の構造での評価は困難
である。
【0007】また、上記従来の第3のTEGを用いたL
SI断面構造評価方法では、広い観察視野の中から目的
の構造を有する箇所を探し当てる必要がある。ユニット
セルサイズによっては、目的の箇所が得られる確率が低
くなり、多数の試料を準備する必要がある。このような
観察視野がX方向とY方向の場合は、少なくとも2個以
上の試料を準備する必要がある。
【0008】上記従来の第4のTEGを用いたLSI断
面構造評価方法では、目的とした観察箇所が確実に得ら
れるものの観察視野が狭く、複数の視野を観察するには
多くの加工時間が必要となる。観察視野がX方向とY方
向の場合は、少なくとも2個以上の試料を準備する必要
がある。また、イオンビームを用いて試料表面を加工す
るため、SCM(Scanning Capacitance Microscope;走
査型容量顕微鏡)等の走査プローブ型顕微鏡用の試料と
しては適切ではない。
【0009】そこで、この発明の目的は、同一構造の複
数のユニットセルが配列された構造の集積回路におい
て、目的とする断面構造を簡便かつ短時間に解析できる
断面構造評価用素子群を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、この発明の断面構造評価用素子群は、基板上に同一
構造の複数のユニットセルが配列された構造の集積回路
の断面構造を評価するための断面構造評価用素子群であ
って、上記複数のユニットセルのうちの少なくとも1つ
のユニットセルの断面とそのユニットセルに隣接するユ
ニットセルの異なる断面が同一平面上に存在するよう
に、上記複数のユニットセルのうちの少なくとも1つの
ユニットセルの位置をずらして形成したことを特徴とし
ている。
【0011】上記構成の断面構造評価用素子群を劈開,
機械研磨またはFIB加工を用いて目的とした断面評価
用試料を作製することによって、一度に目的とした観察
断面を容易かつ短時間に作成できる。
【0012】また、一実施形態の断面構造評価用素子群
は、上記複数のユニットセルを、評価対象となる断面が
異なる複数のグループに分けて、上記グループ毎に、上
記評価対象となる断面が3個以上のユニットセルを含む
ようにユニットセルを配列させ、上記複数のグループの
評価対象となる断面が1つの直線上に並ぶように、上記
複数のグループの位置をずらして配置したことを特徴と
している。
【0013】上記実施形態の断面構造評価用素子群によ
れば、3個以上のユニットセルが評価対象断面(観察断
面)に含まれるように配置された中の両端のユニットセ
ルを除く部分での観察することによって、TEGのユニ
ットセル構造と実際のデバイスのユニットセル構造を同
等に評価することができる。
【0014】また、この発明の断面構造評価用素子群
は、基板上に同一構造の複数のユニットセルが配列され
た構造の集積回路の断面構造を評価するための断面構造
評価用素子群であって、上記複数のユニットセルのうち
の少なくとも1つのユニットセルの断面とそのユニット
セルに隣接するユニットセルの異なる断面が同一平面上
に存在するように、上記複数のユニットセルのうちの少
なくとも1つのユニットセルを上記基板平面に沿って9
0度回転させて形成したことを特徴としている。
【0015】上記構成の断面構造評価用素子群を劈開,
機械研磨またはFIB加工を用いて目的とした断面評価
用試料を作製することによって、一度に目的とした観察
断面を容易かつ短時間に作成できる。
【0016】また、この発明の断面構造評価用素子群の
配置方法は、上記断面構造評価用素子群を、基板上の利
用されていない領域に配置することを特徴としている。
【0017】上記実施形態の断面構造評価用素子群によ
れば、実デバイス上で使用されていないボンディングパ
ッド間等の基板上のスペース部分に上記断面構造評価用
素子群を設けることによって、少ない試料で目的とする
観察断面を容易に得ることができる。
【0018】また、この発明の断面構造評価方法は、上
記断面構造評価用素子群を切断することにより得られた
1つの断面でユニットセルの複数の異なる断面について
断面構造の評価を行うことを特徴としている。
【0019】上記断面構造評価方法によれば、上記断面
構造評価用素子群の1つの切断面でユニットセルの複数
の異なる断面について断面構造の評価を行うので、同一
構造の複数のユニットセルが配列された構造の集積回路
において、目的とする断面構造を簡便かつ短時間に解析
できる。
【0020】
【発明の実施の形態】以下、この発明の断面構造評価用
素子群を図示の実施の形態により詳細に説明する。な
お、この実施の形態では、SRAM(スタティク・ラン
ダム・アクセス・メモリー)のユニットセル構造につい
て詳細に説明し、断面構造評価用素子群は単にTEGと
いう。
【0021】図1は一般的なSRAMのユニットセル構
造を示しており、1はSi基板4に形成された素子分離
領域、2はゲート電極、3はコンタクトである。また、
図2(A)〜(E)は、図1のSRAMのユニットセル構造の
評価対象断面である観察断面(A−A線から見た観察断
面〜E−E線から見た観察断面)を示している。図2(A)
〜(E)において、5は絶縁膜であり、図1では図を見や
すくするために絶縁膜5を省いている。
【0022】この発明において、TEGのユニットセル
構造と実際のデバイスのユニットセル構造を同等に評価
するためには、隣接するユニットセルとの関係を通常の
ユニットセルと同様にするために3個以上のユニットセ
ルが観察断面に含まれるように配置され、その3個以上
のユニットセルの両端側を除く部分での観察が必要とな
る。
【0023】そこで、この発明の実施の形態のTEGで
は、図3に示すように、複数のグループGA〜GE(図
3では5つのグループ)毎に、図1に示したA−A線か
ら見た観察断面,B−B線から見た観察断面,C−C線か
ら見た観察断面のラインを同一とするユニットセル配置
にする。また、90度回転した観察視野は通常のユニッ
トセルの場合、もう一断面の試料を作成する必要がある
が、図1に示したD−D線から見た観察断面,E−E線
から見た観察断面を、図3に示すように、A−A線,B
−B線,C−C線のそれぞれから見た観察断面と同一の
ライン上に配置することで、すなわち、A−A線から見
た観察断面〜E−E線から見た観察断面が同一平面上に
存在するように配置することで、F−F線から見た1つ
の観察断面で図2(A)〜(E)の全ての断面を得ることが可
能となる。
【0024】また、図4はこのTEGを用いて研磨によ
り断面観察用試料を作成する方法について説明する図で
ある。
【0025】まず、図4(A)に示すように、TEGを含
む領域を切りだした2つの部分を、熱硬化樹脂15を用
いて対向する面を貼り合わせて、試料14を作成する。
【0026】次に、貼り合わされた試料14を、図4
(B)に示すように、円板形状の機械研磨治具16に熱可
塑樹脂17を用いて貼り付ける。
【0027】次に、図4(C)に示すように、上記機械研
磨盤18上に研磨シート19を引き、その研磨シート1
9上に固定治具20を用いて機械研磨治具16を固定
し、機械研磨治具16と機械研磨盤18を夫々回転させ
て、試料14の断面を研磨する。このとき、必要に応じ
て研磨シート19を細かい粒度のものに交換し、目的の
断面が得られるまで研磨する。
【0028】そして、研磨終了後は、上記機械研磨治具
16をヒーター(図示せず)で暖めて、試料14を外す。
【0029】そうして得られた試料14を、目的に応じ
た断面構造解析(電子顕微鏡、走査型プローブ顕微鏡等)
に使用する。
【0030】このように、上記構成のTEGを劈開,機
械研磨(またはFIB加工)を用いて目的とした断面評価
用試料を作製することによって、一度に目的とした観察
断面を容易かつ短時間に作成することができる。
【0031】また、上記複数のユニットセルを複数のグ
ループGA〜GEに分けて、グループGA〜GE毎に、
評価対象となる断面が3個以上のユニットセルを含むよ
うにユニットセルを配列させ、複数のグループGA〜G
Eの評価対象となる断面が1つの直線(図3に示すF−
F線)上に並ぶように、複数のグループGA〜GEの位
置をずらして配置して、各グループGA〜GEの評価対
象断面(観察断面)に含まれる3個以上のユニットセルの
うちの両端のユニットセルを除く部分で観察することに
よって、TEGのユニットセル構造と実際のデバイスの
ユニットセル構造を同等に評価することができる。
【0032】また、実デバイスの不良解析では、解析に
使用できる試料数が少ないことが多いが、この発明のT
EGを、実デバイス上で使用されていないボンディング
パッド間等の基板上のスペース部分に構成しておくこと
で、少ない試料で目的とする観察断面を容易に得ること
ができる。
【0033】また、上記TEGの1つの切断面(図3に
示すF−F線から見た断面)でユニットセルの複数の異
なる断面について断面構造の評価を行うことによって、
同一構造の複数のユニットセルが配列された構造の集積
回路において、目的とする断面構造を簡便かつ短時間に
解析することができる。
【0034】上記実施の形態では、集積回路としてSR
AMのユニットセル構造の断面構造を評価するためのT
EGについて説明したが、集積回路はこれに限らず、基
板上に同一構造の複数のユニットセルが配列された構造
の集積回路であれば、どのような集積回路にもこの発明
を適用できる。
【0035】
【発明の効果】以上より明らかなように、この発明の断
面構造評価用素子群によれば、簡便かつ短時間で目的と
した断面構造評価を行うことが可能となる。また、この
TEGを実デバイスに組み込むことで、従来方法では多
数の試料が必要であった断面解析を一試料で行うことが
可能となる。
【0036】また、この発明の断面構造評価用素子群を
実デバイスの中に配置しておくことによって、デバイス
の不良解析に使用することが可能となる。
【図面の簡単な説明】
【図1】 図1は一般的なSRAMのユニットセル構造
を示す平面図である。
【図2】 図2は上記SRAMのユニットセル構造の評
価対象断面を示す図である。
【図3】 図3はこの発明の実施の一形態のTEGの要
部の模式図である。
【図4】 図4は上記TEGを用いて研磨による断面観
察用試料の作製方法について説明する図である。
【図5】 図5(A)は従来の第1のTEGの平面図であ
り、図5(B)は図5(A)のVb−Vb線から見た断面図であ
る。
【図6】 図6(A)は従来の第1のTEGの平面図であ
り、図6(B)は図6(A)のVIb−VIb線から見た断面図であ
る。
【図7】 図7はFIBを用いて目的断面を加工して観
察する方法を説明する図である。
【符号の説明】 1…素子分離領域、 2…ゲート電極、 3…コンタクト、 4…Si基板、 5…絶縁膜、 10…TEG、 14…試料、 15…熱硬化樹脂、 16…機械研磨治具、 17…熱可塑樹脂、 18…機械研磨盤、 19…研磨シート、 20…固定治具、 21…Si基板、 22…ゲート電極、 23…TEG、 24…Si基板、 25…コンタクト、 26…TEG。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 加代子 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 岡▲崎▼ 裕子 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 増田 亮一 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 4M106 AA10 AB20 CA51 5F083 BS00 ZA20

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に同一構造の複数のユニットセル
    が配列された構造の集積回路の断面構造を評価するため
    の断面構造評価用素子群であって、 上記複数のユニットセルのうちの少なくとも1つのユニ
    ットセルの断面とそのユニットセルに隣接するユニット
    セルの異なる断面が同一平面上に存在するように、上記
    複数のユニットセルのうちの少なくとも1つのユニット
    セルの位置をずらして形成したことを特徴とする断面構
    造評価用素子群。
  2. 【請求項2】 請求項1に記載の断面構造評価用素子群
    において、 上記複数のユニットセルを、評価対象となる断面が異な
    る複数のグループに分けて、上記グループ毎に、上記評
    価対象となる断面が3個以上のユニットセルを含むよう
    にユニットセルを配列させ、 上記複数のグループの評価対象となる断面が1つの直線
    上に並ぶように、上記複数のグループの位置をずらして
    配置したことを特徴とする断面構造評価用素子群。
  3. 【請求項3】 基板上に同一構造の複数のユニットセル
    が配列された構造の集積回路の断面構造を評価するため
    の断面構造評価用素子群であって、 上記複数のユニットセルのうちの少なくとも1つのユニ
    ットセルの断面とそのユニットセルに隣接するユニット
    セルの異なる断面が同一平面上に存在するように、上記
    複数のユニットセルのうちの少なくとも1つのユニット
    セルを上記基板平面に沿って90度回転させて形成した
    ことを特徴とする断面構造評価用素子群。
  4. 【請求項4】 請求項1乃至3のいずれか1つに記載の
    断面構造評価用素子群を、基板上の利用されていない領
    域に配置することを特徴とする断面構造評価用素子群の
    配置方法。
  5. 【請求項5】 請求項1乃至3のいずれか1つに記載の
    断面構造評価用素子群を切断することにより得られた1
    つの断面でユニットセルの複数の異なる断面について断
    面構造の評価を行うことを特徴とする断面構造評価方
    法。
JP2002056927A 2002-03-04 2002-03-04 断面構造評価用素子群 Pending JP2003258051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002056927A JP2003258051A (ja) 2002-03-04 2002-03-04 断面構造評価用素子群

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002056927A JP2003258051A (ja) 2002-03-04 2002-03-04 断面構造評価用素子群

Publications (1)

Publication Number Publication Date
JP2003258051A true JP2003258051A (ja) 2003-09-12

Family

ID=28667318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002056927A Pending JP2003258051A (ja) 2002-03-04 2002-03-04 断面構造評価用素子群

Country Status (1)

Country Link
JP (1) JP2003258051A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098023A1 (ja) * 2005-03-16 2006-09-21 Fujitsu Limited 半導体装置及びその製造方法
US10186460B2 (en) 2016-12-16 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098023A1 (ja) * 2005-03-16 2006-09-21 Fujitsu Limited 半導体装置及びその製造方法
JPWO2006098023A1 (ja) * 2005-03-16 2008-08-21 富士通株式会社 半導体装置及びその製造方法
JP4746609B2 (ja) * 2005-03-16 2011-08-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8334533B2 (en) 2005-03-16 2012-12-18 Fujitsu Semiconductor Limited Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
US8673657B2 (en) 2005-03-16 2014-03-18 Fujitsu Semiconductor Limited Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
US10186460B2 (en) 2016-12-16 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor devices

Similar Documents

Publication Publication Date Title
JP4377300B2 (ja) 半導体ウエハおよび半導体装置の製造方法
US8546155B2 (en) Via chains for defect localization
CN103808540B (zh) 透射电子显微镜样品的制作方法
CN101625302A (zh) 制备透射电子显微镜样品的方法
CN112204374B (zh) 透射型电子显微镜样品的制作方法
JP2003258051A (ja) 断面構造評価用素子群
KR100889921B1 (ko) 투과 전자현미경용 시편 제조방법
KR100850274B1 (ko) 반도체 칩 테스트를 위한 프로브 카드 및 이를 이용한반도체 칩 테스트 방법
KR100253320B1 (ko) 웨이퍼 테스트용 티이엠 평면시편 및 그 제조방법
CN109698138B (zh) 半导体失效定位测试单元及其失效定位方法
JP2005051230A (ja) 半導体素子及びその半導体素子上の所定位置を探す方法
JPH1084020A (ja) 加工方法および半導体検査方法
JP2586684B2 (ja) 透過型電子顕微鏡用試料作製方法
KR20060078915A (ko) 투과전자현미경 분석시료 제조 방법
KR100655180B1 (ko) 시편 및 그 제조 방법
JP2019196984A (ja) プローブピンガイド構造及びプローブカード
KR100214551B1 (ko) 반도체의 시편 제작 방법
KR100588639B1 (ko) 웨이퍼 테스트용 투과 전자 현미경 시편 제작 방법
KR20060110334A (ko) 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼
KR100928508B1 (ko) 반도체 시편 고정용 그리드 및 그 제조 방법
KR20060076106A (ko) 투과 전자현미경 분석용 시편 제조방법
KR100595136B1 (ko) 집속 이온 빔을 이용한 투과 전자 현미경 시편 제조 방법
CN104155319A (zh) 利用fib切割以实现纳米级样品立体观测的方法
KR20030029402A (ko) 웨이퍼 분석용 티이엠 시편 제조방법
KR100552590B1 (ko) 시편 홀더