CN106783802A - 一种芯片中特定电路测试用微型衬垫结构及其制作方法 - Google Patents

一种芯片中特定电路测试用微型衬垫结构及其制作方法 Download PDF

Info

Publication number
CN106783802A
CN106783802A CN201611042082.1A CN201611042082A CN106783802A CN 106783802 A CN106783802 A CN 106783802A CN 201611042082 A CN201611042082 A CN 201611042082A CN 106783802 A CN106783802 A CN 106783802A
Authority
CN
China
Prior art keywords
aluminium
passivation layer
dielectric layer
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611042082.1A
Other languages
English (en)
Inventor
顾珍
田志
殷冠华
陈昊瑜
姬峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611042082.1A priority Critical patent/CN106783802A/zh
Publication of CN106783802A publication Critical patent/CN106783802A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种芯片中特定电路测试用微型衬垫结构，其从下到上依次包括：顶部金属层、形成有铝衬垫层的第一通孔层间介质层和第二通孔层间介质层、具有铝衬垫开口的第一钝化层介质层以及具有钝化层开口区的第二钝化层介质层和第一钝化层介质层；其中，铝衬垫在第一钝化层介质层中具有铝延长部，钝化层开口位于铝延长部，且钝化层开口的底部同铝衬垫相接触，以使钝化层开口与铝衬垫开口区错开。本发明是将铝衬垫的铝延长到外部，在这个延长的铝上面制作钝化层的开口，保证钝化层的开口与铝衬垫开口的区域错开，从而可以防止钝化层开口时，由于微型衬垫的铝开口凹陷导致的氧化层残留的风险，且提高了微型衬垫的最终平整的表面和探测的可行性。

Description

一种芯片中特定电路测试用微型衬垫结构及其制作方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种优化的芯片中特定电路测试用微型衬垫(pad)结构。
背景技术
任何一块集成电路(IC)都是为完成一定的电特性功能而设计的单片模块，由于实际的制作过程所带来的以及材料本身或多或少都有的缺陷，因而无论怎样完美的产品都会产生不良的个体，因而测试也就成为集成电路制造中不可缺少的工程之一。集成电路测试就是运用各种方法，检测那些在制造过程中由于物理缺陷而引起的不符合要求的样品。
集成电路测试离不开衬垫和微型衬垫，通常，衬垫是用于常规的测试，而微型衬垫是为实际测试中的一些特殊测试需求设计的，衬垫和微型衬垫不同结构是根据不同用途设计的。
请参阅图1，图1为现有技术中在芯片上所包含的衬垫和微型衬垫示意图。如图所示，在进行产品的开发中，在芯片(chip)问题追踪中需要对单独的器件和具有特殊功能的小电路进行检查，即需要微型衬垫(pad)来将这些器件和电路连接出来。
微型衬垫的制作流程如下：
步骤S01：在形成顶部金属层并平坦化后，依次进行通孔(RV)层间介质层1生长和通孔(RV)层间介质层2生长(如图2所示，图2完成步骤S01后的结构剖面示意图)。
步骤S02：在层间介质层2表面涂覆光刻胶(RV-PH)，并图形化(如图3所示，图3完成步骤S02后的结构剖面示意图)。
步骤S03：进行通孔蚀刻(RV-ET)；其中，通孔的底部暴露出顶部金属层，(如图4所示，图4完成步骤S03后的结构剖面示意图)。
步骤S04：生长一层铝层；如图5所示，图5完成步骤S04后的结构剖面示意图)。
步骤S05：铝层蚀刻(AL ET)；如图6所示，图6完成步骤S05后的结构剖面示意图)。
步骤S06：生长钝化层介质层1和钝化层介质层2；如图7所示，图7完成步骤S06后的结构剖面示意图)。
步骤S07：钝化层介质层1和钝化层介质层2光刻显影(Cover PH)；如图8所示，图8完成步骤S07后的结构剖面示意图)。
步骤S08：钝化层介质层1和钝化层介质层2钝化层光刻蚀刻(Cover-ETCH)；其中，最终的钝化层开口区、铝衬垫，和铝衬垫开口区是重叠的；如图9所示，图9完成步骤S08后的结构剖面示意图)。
请参阅图10，图10为现有技术中兼容普通衬垫工艺制造的微型衬垫结构示意图。如图所示，现有技术是直接将最终的钝化层、铝衬垫，和铝衬垫开口区进行重叠，这种结构对于大的尺寸是合理的。
然而，对于更小尺寸(<4um*4um)的情况，本领域技术人员清楚，铝会延铝开口RV生长，小尺寸微型衬垫(pad)不平坦现象严重，后续钝化层的开口蚀刻工艺无法保证蚀刻完全，中间会有的氧化层的残留，可能造成测试失效(如图11所示)。
发明内容
为了克服以上问题，本发明旨在提供一种改进的微型衬垫(pad)结构来解决由于微型衬垫(pad)导致的钝化层的氧化物残留，将微型衬垫(pad)的铝延长到外部，在这个延长的铝上面制作钝化层的开口，保证钝化层的开口与铝衬垫(pad)开口的区域错开。从而可以防止钝化层开口时，微型衬垫(pad)的铝开口凹陷导致的氧化层残留的风险，提高微型衬垫(pad)的最终平整的表面和探测的可行性。
为实现上述目的，本发明的技术方案如下：
一种芯片中特定电路测试用微型衬垫结构，其从下到上依次包括：顶部金属层、形成有铝衬垫层的第一通孔层间介质层和第二通孔层间介质层、具有铝衬垫开口的第一钝化层介质层以及具有钝化层开口区的第二钝化层介质层和第一钝化层介质层；其中，所述铝衬垫在所述的第一钝化层介质层中具有铝延长部，所述钝化层开口位于所述铝延长部，且所述钝化层开口的底部同所述铝衬垫相接触，以使所述钝化层开口与所述铝衬垫开口区错开。
为实现上述目的，本发明还提供另一种技术方案如下：
一种芯片中特定电路测试用微型衬垫结构的制作方法，其包括：
步骤S1：在形成顶部金属层并平坦化后，依次进行第一通孔层间介质层生长和第二通孔层间介质层生长；
步骤S2：在第二通孔层间介质层表面涂覆光刻胶，并图形化；
步骤S3：进行通孔的蚀刻；其中，所述通孔的底部暴露出顶部金属层；
步骤S4：生长一层铝层，通过光刻刻蚀形成铝衬垫；
步骤S5：生长第一钝化层介质层；其中，所述第一钝化层介质层完全平坦覆盖于所述铝衬垫的上方；
步骤S6：在所述第一钝化层介质层上生长第二钝化层介质层；
步骤S7：在所述第二钝化层介质层和所述第一钝化层介质层中形成铝衬垫开口；其中，所述铝衬垫具有铝延长部，所述钝化层开口位于所述铝延长部，且所述钝化层开口的底部同所述铝衬垫相接触，以使所述钝化层开口与所述铝衬垫开口区错开。
从上述技术方案可以看出，本发明是将铝衬垫的铝延长到外部，在这个延长的铝上面制作钝化层的开口，保证钝化层的开口与铝衬垫开口的区域错开，从而可以防止钝化层开口时，由于微型衬垫的铝开口凹陷导致的氧化层残留的风险，且提高了微型衬垫的最终平整的表面和探测的可行性。
附图说明
图1为现有技术中在芯片上所包含的衬垫和微型衬垫示意图
图2为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S01后的结构剖面示意图
图3为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S02后的结构剖面示意图
图4为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S03后的结构剖面示意图
图5为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S04后的结构剖面示意图
图6为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S05后的结构剖面示意图
图7为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S06后的结构剖面示意图
图8为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S07后的结构剖面示意图
图9为现有技术中制作特定电路测试用微型衬垫结构在完成步骤S08后的结构剖面示意图
图10为现有技术中兼容普通衬垫工艺制造的微型衬垫结构示意图
图11为现有技术中制作特定电路测试用微型衬垫结构在完成后的实际结构剖面
图12为本发明实施例中制作特定电路测试用微型衬垫结构在完成后的结构剖面示意图
图13为本发明实施例中制作特定电路测试用微型衬垫结构完成后的实际结构剖面
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
以下结合附图，通过具体实施例对本发明的特定电路测试用微型衬垫结构及其制作的工艺方法作进一步详细说明。
下面结合附图对本发明的具体实施方式进行详细的说明。
在本发明的实施例中，本发明设计一种改进的微型衬垫结构来适用更小尺寸(<4um*4um)的情况。请参阅图12，图12为本发明实施例中制作特定电路测试用微型衬垫结构的结构剖面示意图。
如图所示，与现有技术结构相同的是：
该特定电路测试用微型衬垫结构从下到上依次包括：顶部金属层、形成有铝衬垫层的第一通孔层间介质层和第二通孔层间介质层、具有铝衬垫开口的第一钝化层介质层以及具有钝化层开口区的第二钝化层介质层和第一钝化层介质层。
与现有技术结构不同的是：
铝衬垫在第一钝化层介质层中具有铝延长部，钝化层开口位于铝延长部，且所述钝化层开口的底部同所述铝衬垫相接触，以使所述钝化层开口与所述铝衬垫开口区错开。也就是说，将衬垫的铝延长到外部，在这个延长的铝上面制作钝化层的开口，保证钝化层的开口与铝衬垫开口的区域错开。
上述结构可以克服现有技术在工艺过程中带来的后续钝化层的开口蚀刻工艺无法保证蚀刻完全，中间会有的氧化层的残留，可能造成测试失效。而本发明的结构由于钝化层开口与与铝衬垫开口的区域错开，微型衬垫的铝开口凹陷导致的氧化层残留风险不再存在，从而可以提高微型衬垫的最终平整的表面和探测的可行性。
在本发明的实施例中，上述结构的制作方法可以兼容现有技术的工艺方法，只是在制作的步骤有些许不同，也减少了清除微型衬垫的铝开口凹陷导致的氧化层残留的步骤。
下面对特定电路测试用微型衬垫结构的制作方法进行详细叙述，该方法可以包括：
步骤S1：在形成顶部金属层并平坦化后，依次进行第一通孔层间介质层生长和第二通孔层间介质层生长；
步骤S2：在第二通孔层间介质层表面涂覆光刻胶，并图形化；
步骤S3：进行通孔的蚀刻；其中，所述通孔的底部暴露出顶部金属层；
步骤S4：生长一层铝层，通过光刻刻蚀形成铝衬垫；其中，所述铝衬垫具有铝延长部；
步骤S5：生长第一钝化层介质层；其中，第一钝化层介质层完全平坦覆盖于所述铝衬垫的上方；
步骤S6：在第一钝化层介质层上生长第二钝化层介质层；
步骤S7：在第二钝化层介质层和所述第一钝化层介质层中形成铝衬垫开口；其中，钝化层开口的底部同铝衬垫相接触，以使钝化层开口与铝衬垫开口区错开。
从上述步骤可以看出，步骤S1-步骤S3同现有技术的制作步骤可以相同，也可以不同，在此不再赘述。
需要特别说明的是，步骤S4中生长一层铝层，是通过光刻刻蚀形成铝衬垫；其中，该铝衬垫具有铝延长部。该铝衬垫具有铝延长部，是说明与现有技术中形成的铝衬垫有区别，其在现有技术中形成的铝衬垫一端具有一段延长部，该延部是在后续步骤S7中用于同钝化层开口的底部相接触的。
请参阅图13，图13为本发明实施例中制作特定电路测试用微型衬垫结构完成后的实际结构剖面。如图所示，与现有技术相比，本发明的钝化层开口与铝衬垫开口区错开，在提高产品合格率的同时，达到了工艺简单可控和适合批量生产的目的。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (2)

1.一种芯片中特定电路测试用微型衬垫结构，其特征在于，从下到上依次包括：顶部金属层、形成有铝衬垫层的第一通孔层间介质层和第二通孔层间介质层、具有铝衬垫开口的第一钝化层介质层以及具有钝化层开口区的第二钝化层介质层和第一钝化层介质层；其中，所述铝衬垫在所述的第一钝化层介质层中具有铝延长部，所述钝化层开口位于所述铝延长部，且所述钝化层开口的底部同所述铝衬垫相接触，以使所述钝化层开口与所述铝衬垫开口区错开。
2.一种权利要求1中所述芯片中特定电路测试用微型衬垫结构的制作方法，其特征在于，包括：
步骤S1：在形成顶部金属层并平坦化后，依次进行第一通孔层间介质层生长和第二通孔层间介质层生长；
步骤S2：在第二通孔层间介质层表面涂覆光刻胶，并图形化；
步骤S3：进行通孔的蚀刻；其中，所述通孔的底部暴露出顶部金属层；
步骤S4：生长一层铝层，通过光刻刻蚀形成铝衬垫；其中，所述铝衬垫具有铝延长部；
步骤S5：生长第一钝化层介质层；其中，所述第一钝化层介质层完全平坦覆盖于所述铝衬垫的上方；
步骤S6：在所述第一钝化层介质层上生长第二钝化层介质层；
步骤S7：在所述第二钝化层介质层和所述第一钝化层介质层中形成铝衬垫开口；其中，所述钝化层开口位于所述铝延长部，且所述钝化层开口的底部同所述铝衬垫相接触，以使所述钝化层开口与所述铝衬垫开口区错开。
CN201611042082.1A 2016-11-22 2016-11-22 一种芯片中特定电路测试用微型衬垫结构及其制作方法 Pending CN106783802A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611042082.1A CN106783802A (zh) 2016-11-22 2016-11-22 一种芯片中特定电路测试用微型衬垫结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611042082.1A CN106783802A (zh) 2016-11-22 2016-11-22 一种芯片中特定电路测试用微型衬垫结构及其制作方法

Publications (1)

Publication Number Publication Date
CN106783802A true CN106783802A (zh) 2017-05-31

Family

ID=58974650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611042082.1A Pending CN106783802A (zh) 2016-11-22 2016-11-22 一种芯片中特定电路测试用微型衬垫结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106783802A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260842A1 (en) * 2004-05-18 2005-11-24 Erdem Kaltalioglu Final passivation scheme for integrated circuits
US20060060845A1 (en) * 2004-09-20 2006-03-23 Narahari Ramanuja Bond pad redistribution layer for thru semiconductor vias and probe touchdown
KR20060076391A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성방법
US20070224798A1 (en) * 2005-01-25 2007-09-27 Nec Electronics Corporation Semiconductor device and medium of fabricating the same
CN100426497C (zh) * 2005-02-08 2008-10-15 恩益禧电子股份有限公司 半导体装置及其制造方法
CN101290897A (zh) * 2007-04-18 2008-10-22 联华电子股份有限公司 接触垫以及制作接触垫的方法
CN103311224A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 接触测试结构和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260842A1 (en) * 2004-05-18 2005-11-24 Erdem Kaltalioglu Final passivation scheme for integrated circuits
US20060060845A1 (en) * 2004-09-20 2006-03-23 Narahari Ramanuja Bond pad redistribution layer for thru semiconductor vias and probe touchdown
KR20060076391A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성방법
US20070224798A1 (en) * 2005-01-25 2007-09-27 Nec Electronics Corporation Semiconductor device and medium of fabricating the same
CN100426497C (zh) * 2005-02-08 2008-10-15 恩益禧电子股份有限公司 半导体装置及其制造方法
CN101290897A (zh) * 2007-04-18 2008-10-22 联华电子股份有限公司 接触垫以及制作接触垫的方法
CN103311224A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 接触测试结构和方法

Similar Documents

Publication Publication Date Title
JP6175701B2 (ja) ３ｄ積層マルチチップモジュールの製造方法
CN103681661A (zh) 晶圆中的划线
US20220384376A1 (en) Package structure of semiconductor device with improved bonding between the substrates
US8415813B2 (en) Identification of dies on a semiconductor wafer
CN102738121B (zh) 一种套刻偏差检查标记及其制作方法
CN105990295A (zh) 一种焊盘结构及其制造方法
US20200357881A1 (en) Fingered capacitor with low-k and ultra-low-k dielectric layers
CN106783802A (zh) 一种芯片中特定电路测试用微型衬垫结构及其制作方法
TW201519391A (zh) 半導體元件及其製造方法
CN106257657B (zh) 用以增加通孔刻蚀率的光图案法
CN203553140U (zh) 晶圆级芯片tsv封装结构
US8951833B2 (en) Defect free deep trench method for semiconductor chip
US20120286402A1 (en) Protuberant structure and method for making the same
CN102364674B (zh) 接触孔刻蚀方法、集成电路制造方法以及集成电路
US9761486B2 (en) Method of chip packaging
CN108054137B (zh) 金属互连结构及其制作方法
CN102437020A (zh) 晶圆控片及其形成方法
US20100270672A1 (en) Semiconductor device
CN102479758B (zh) 用于减少蚀刻残留物的结构
CN112289771B (zh) 图案的制作方法和图案布局
US11688651B2 (en) Semiconductor structure, manufacturing method thereof and method for detecting short thereof
CN108417558A (zh) 熔丝结构及其形成方法
US11469095B2 (en) Etching method
US8415175B2 (en) Identification of dies on a semiconductor wafer
CN110021573B (zh) 一种集成电路保护结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication