JP2009059819A

JP2009059819A - 半導体装置及びその製造方法

Info

Publication number: JP2009059819A
Application number: JP2007224625A
Authority: JP
Inventors: Katsuhiko Kitagawa; 勝彦北川
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-08-30
Filing date: 2007-08-30
Publication date: 2009-03-19

Abstract

【課題】信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ２ａ内の回路素子に接続され、当該半導体チップ２ａ上の側面部近傍に形成されたパッド電極４と、前記パッド電極４上に形成された支持体７と、前記半導体チップ２ａの側面部及び裏面部に形成された絶縁膜９と、前記パッド電極４の裏面に接続され、前記絶縁膜９に接するようにして前記半導体チップ２ａの側面部から裏面部に延在する配線層１０と、前記配線層１０を含めた半導体チップ２ａの裏面を被覆するように形成された第１の保護膜１１と、前記第１の保護膜１１に形成された開口部１２を介して前記配線層１０に接続された導電端子１３と、前記第１の保護膜１１と前記導電端子１３との隙間Ｓを埋設する第２の保護膜１４とを有することを特徴とする。
【選択図】図９

Description

本発明は、半導体装置及びその製造方法に関し、特にＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）型の半導体装置及びその製造方法に関するものである。

近年、新たなパッケージ技術としてＣＳＰが注目されている。ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、ＣＳＰの一種としてＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）型の半導体装置が知られている。ＢＧＡ型の半導体装置は、ハンダ等の金属材料から成るボール状の導電端子がパッケージの一方の面上に複数配列されたものである。

また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。

図１０は、従来のＢＧＡ型であって、支持体を備える半導体装置の概略を示す断面図である。シリコン（Ｓｉ）等から成る半導体基板１００の表面には、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）型イメージセンサやＣＭＯＳ型イメージセンサ等の素子から成る半導体集積回路１０１が形成され、更に、半導体集積回路１０１と電気的に接続されたパッド電極１０２が絶縁膜１０３を介して形成されている。パッド電極１０２は、シリコン窒化膜等から成るパッシベーション膜１０４で被覆されている。

半導体基板１００の表面上には、ガラス基板から成る支持体１０５がエポキシ樹脂等から成る接着層１０６を介して貼り合わされている。支持体１０５は、製造工程の中で薄型化される半導体基板１００を強固に保持するため、及び支持体１０５自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板１００の厚みが１００μｍ程度とすると、支持体１０５の厚みは４００μｍ程度である。

半導体基板１００の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜１０７が形成されている。絶縁膜１０７上には、パッド電極１０２と電気的に接続された配線層１０８が、半導体基板１００の側面及び裏面に沿って形成されている。また、絶縁膜１０７及び配線層１０８を被覆して、ソルダーレジスト等から成る保護膜１０９が形成されている。保護膜１０９の所定領域には開口部が形成され、この開口部を通して配線層１０８と電気的に接続されたボール状の導電端子１１０が形成されている。

このような半導体装置は、個々の半導体装置の境界である所定のダイシングラインＤＬに沿って支持体１０５及び保護膜１０９等をダイシングブレードで個別に切り分ける工程（いわゆるダイシング工程）を経ることによって製造されていた。

上述した技術は、例えば以下の特許文献に記載されている。
特開２００６−９３３６７号公報

上記半導体装置では、導電端子１１０の接続は保護膜１０９の開口部を介して配線層１０８上のメッキ表面で接続されるため、回路基板への実装後のストレスがこの接続点にかかり易い。特に、最近では、導電端子の直径が小さくなる傾向になり、その影響が顕著である。

また、温度幅の大きいＴＣＴ（ＴｅｍｐｅｒａｔｕｒｅＣｙｃｌｅＴｅｓｔ）試験においては、局所的なストレスが加わり、絶縁膜１０７やシリコンチップが破壊され、実装信頼性強度を確保できないという問題があった。

そこで本発明は、上記課題を解決し、信頼性の高い半導体装置を提供することを目的とする。

本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体チップ内の回路素子に接続され、当該半導体チップ上に形成されたパッドと、前記パッドを含む前記半導体チップ上に形成された支持体と、前記半導体チップの側面部及び裏面部に形成された絶縁膜と、前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線と、前記配線を含めた半導体チップの裏面を被覆するように形成された第１の保護膜と、前記第１の保護膜に形成された開口部を介して前記配線に接続された導電端子と、前記第１の保護膜と前記導電端子との隙間を埋設するように形成された第２の保護膜とを有することを特徴とする。

また、前記第１の保護膜がレジスト膜または無機絶縁膜から成り、前記第２の保護膜が樹脂膜から成ることを特徴とするものである。

更に、本発明の半導体装置の製造方法は、パッドが形成された半導体基板を用意し、前記パッドを含む前記半導体基板上に支持体を形成する工程と、前記半導体基板をその裏面側から一部除去して前記パッドを露出するための開口部を形成する工程と、前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、前記配線を含めた半導体チップの裏面を被覆するように第１の保護膜を形成する工程と、前記第１の保護膜に形成された開口部を介して前記配線に接続された導電端子を形成する工程と、前記第１の保護膜と前記導電端子との隙間を埋設するように第２の保護膜を形成する工程とを有することを特徴とする。

また、本発明の半導体装置の製造方法は、第１の絶縁膜を介してパッドが形成された半導体基板を用意し、前記パッドを含む前記半導体基板上に支持体を形成する工程と、前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、前記第１及び第２の絶縁膜を一部除去して前記パッドを露出させる工程と、前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、前記配線を含めた半導体チップの裏面を被覆するように第１の保護膜を形成する工程と、前記第１の保護膜に形成された開口部を介して前記配線に接続された導電端子を形成する工程と、前記第１の保護膜と前記導電端子との隙間を埋設するように第２の保護膜を形成する工程とを有することを特徴とする。

そして、前記第２の保護膜を形成する工程が、前記半導体基板の裏面全体に前記第２の保護膜を形成した後、当該第２の保護膜を異方性エッチングして前記導電端子の側壁部に残膜させる工程から成ることを特徴とするものである。

本発明によれば、導電端子と第１の保護膜との界面を第２の保護膜で被覆することにより、導電端子の形成時に発生する第１の保護膜の浮き上がりを防止でき、信頼性の高い半導体装置を提供することができる。

また、樹脂補強によるＢＧＡ接続部の面積拡大によりストレスを分散することができ、実装工程に対する信頼性を向上させることができる。

次に、本発明の一実施形態について図面を参照しながら説明する。図１乃至図９は、それぞれ製造工程順に示した断面図または平面図である。なお、以下に説明する製造工程は、ウエハ状の半導体基板を用いて行われるものであり、所定のダイシングラインＤＬを境界として多数の半導体装置がマトリクス状に多数形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。

まず、図１に示すように、その表面に半導体集積回路１（例えば、ＣＣＤセンサー，ＣＭＯＳセンサー，照度センサー等の受光素子や発光素子、トランジスタ等の半導体素子が集積されて構成されたドライバ回路やロジック回路、それらと接続された配線等）が形成されたシリコン（Ｓｉ）等から成るウエハ状の半導体基板２を準備する。半導体基板２は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板２の表面上に絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。

次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は、半導体集積回路１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。そして、後述する導電端子１３からパッド電極４を介して電源電圧や接地電圧あるいは種々の信号が半導体集積回路１や半導体基板２等に供給される。なお、パッド電極４の配置位置に限定はなく、半導体集積回路１上に配置することもできる。

次に、半導体基板２の表面側にパッド電極４の一部上あるいは全部を被覆するパッシベーション膜５（例えば、ＣＶＤ法により形成されたシリコン酸化膜、シリコン窒化膜等）を形成する。図１では、パッド電極４の一部上を被覆するようにしてパッシベーション膜５が形成されている。

次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂やポリイミド（例えば感光性ポリイミド）、レジスト、アクリル等から成る接着層６を介してウエハ状の支持体７を貼り合わせる。なお、半導体集積回路１が受光素子や発光素子を含む場合、接着層６は半導体集積回路１から放射される光、あるいは半導体集積回路１に入射される光の通り道になるため、透明であって光を透過させる性状の良好な材料から成ることが好ましい。

ここで、前記支持体７は、例えばガラスを用いている。なお、ガラス以外にも石英、セラミック、金属等の剛性の基板から成るものでもよい。そして、前記支持体７は、半導体基板２を支持すると共にその素子表面を保護する機能を有するものであり、その膜厚は例えば約４００μｍ程度である。なお、半導体集積回路１が受光素子や発光素子を含む場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。更に、本発明の半導体装置が照度センサー用途では、図示した説明は省略するが、特定波長の光をカットするために支持体７としてのガラス面に干渉型のＩＲカットコートが形成されている。

次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２を所定の厚さ（例えば１００μｍ程度）まで薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。

次に、図２に示すように、半導体基板２のうちパッド電極４に対応する所定の領域のみを、半導体基板２の裏面側から選択的にエッチングし、絶縁膜３を一部露出させる。以下、この露出部分を開口部８とする。これによりウエハ状の半導体基板２は、図３Ａ，Ｂに示すような島状に分割される。

当該半導体基板２の選択的なエッチングについて、図３Ａ，Ｂを参照して説明する。図３Ａ，Ｂは、半導体基板２側から見た概略平面図であり、図２は図３Ａ，ＢのＸ−Ｘ線に沿った断面図に対応するものである。

図３Ａに示すように、半導体基板２を支持体７の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図３Ｂに示すように、パッド電極４が形成された領域のみをエッチングすることで、半導体基板２の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板２と支持体７の重畳する面積が大きく、支持体７の外周近くまで半導体基板２が残る。そのため、半導体基板２に対する支持体７の支持強度を向上させる観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板２と支持体７の熱膨張率の差異による支持体７の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図３Ａ，Ｂで示した平面形状とは別の形状に半導体基板２をデザインすることも可能である。なお、以後は半導体基板２を図３Ａで示したようにエッチングした場合の製造工程を説明する。

また、本実施形態では半導体基板２の横幅が表面側に近付くほど広がるように、半導体基板２の側壁が斜めにエッチングされているが、半導体基板２の幅が一定であり、その側壁が支持体７の主面に対して垂直となるようにエッチングすることもできる。

次に、開口部８内を含め、半導体基板２の側面及び裏面上にプラズマＣＶＤ法等によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜９を形成する。次に、不図示のレジスト層をマスクとして、絶縁膜３及び絶縁膜９を図４に示すように選択的にエッチングする。このエッチングにより、パッド電極４の一部上からダイシングラインＤＬに至る領域にかけて形成された絶縁膜３及び絶縁膜９が選択的に除去され、開口部８の底部においてパッド電極４の少なくとも一部が露出される。

次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層１０となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を例えば１μｍの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該金属層を選択的にエッチングする。このエッチングによって当該金属層は、図５に示すように、パッド電極４と接続され、半導体基板２の側面及び裏面上に形成された配線層１０となる。

次に、配線層１０を被覆する不図示の電極接続層（例えば、ニッケル層と金層の積層）を形成する。電極接続層を形成するのは、アルミニウム等から成る配線層１０と、ハンダ等から成る導電端子１３は接合しにくいという理由や、導電端子１３の材料が配線層１０側に流入してくることを防止するという理由による。

そして、図６に示すように前記配線層１０を被覆するように半導体基板２の裏面側に、例えばソルダーレジスト膜または無機絶縁膜等から成る第１の保護膜１１を形成する。なお、前記無機絶縁膜としては、例えばシリコン酸化膜やシリコン窒化膜等が用いられる。また、前記第１の保護膜１１の形成後に、前記電極接続層を形成することも可能である。

次に、第１の保護膜１１の開口部から露出した前記電極接続層上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせることで、図７に示すようにボール状の導電端子１３を形成する。なお、導電端子１３の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス（塗布）法等で形成することもできる。このようにして、パッド電極４は配線層１０を介して導電端子１３と電気的に接続される。

このとき、前記導電端子１３と第１の保護膜１１との界面には隙間Ｓができ、配線層１０上の電極接続層が露出した状態となっている。

そこで、図８に示すように前記半導体チップ２ａの裏面側を第２の保護膜１４Ａで被覆する。

ここで、前記第２の保護膜１４Ａの形成は、例えば以下のように行う。まず、例えばディスペンス法を用いて、前記半導体チップ２ａの裏面側を樹脂封止する。

また、前記第２の保護膜１４Ａの材料として、ポリイミド系樹脂、ソルダーレジスト膜等の有機系材料を用いてもよい。なお、ディスペンス法に限らず、スクリーン印刷法により前記第２の保護膜１４Ａを塗布するものであってもよい。

そして、前記第２の保護膜１４Ａを異方性エッチングすることで、図９に示すように前記導電端子１３の側壁部にのみ残膜させて、第２の保護膜１４とする。なお、前記第２の保護膜１４は、前記異方性エッチングにより前記導電端子１３の頭部が露出するように形成されればよい。

このように本発明では、前記導電端子１３と第１の保護膜１１との界面にできた隙間Ｓを第２の保護膜１４で埋設することにより、前記配線層１０上にメッキされた金層と第１の保護膜１１との密着力が弱く、前記導電端子の形成時に前記第１の保護膜１１下にハンダが染み込むことで発生する第１の保護膜１１の浮き上がりを防止することができ、信頼性の高い半導体装置を提供できる。

以下、ダイシングラインＤＬに沿って前記ウエハ及び支持体７等をダイシングすることで、チップサイズパッケージ型の半導体装置２０が完成する。そして、前記半導体装置２０は、前記導電端子１３を介して不図示の回路基板等に実装される。

このとき、第２の保護膜１４を用いた樹脂補強によるＢＧＡ接続部の面積拡大により、ストレスを分散することができ、実装工程に対する信頼性を向上させることができる。

また、上記実施形態では、前記導電端子１３が前記配線層１０を介して半導体基板の裏面上に形成されていたが、本発明は、保護膜と導電端子との界面に隙間を有するものに適用するもので、例えば前記配線層１０を介することなく、半導体基板や保護膜に形成した開口部を介してパッド電極４に直接、導電端子を接続するようにして、当該導電端子を半導体基板の側面に隣接するように配置するものに適用してもよい。

更に、例えば前記半導体基板２の裏面からパッド電極４が露出するように開口部を設け、当該開口部を介して貫通電極を形成し、当該貫通電極上に保護膜を介して導電端子を構成する半導体装置に、本発明を適用するものでもよい。

本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する平面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。従来の半導体装置を説明する断面図である。

符号の説明

１半導体集積回路２半導体基板２ａ半導体チップ３絶縁膜４パッド電極５パッシベーション膜６接着層７支持体８開口部９絶縁膜１０配線層１１第１の保護膜１２開口部１３導電端子１４，１４ａ第２の保護膜２０半導体装置ＤＬダイシングライン

Claims

半導体チップ内の回路素子に接続され、当該半導体チップ上に形成されたパッドと、
前記パッドを含む前記半導体チップ上に形成された支持体と、
前記半導体チップの側面部及び裏面部に形成された絶縁膜と、
前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線と、
前記配線を含めた半導体チップの裏面を被覆するように形成された第１の保護膜と、
前記第１の保護膜に形成された開口部を介して前記配線に接続された導電端子と、
前記第１の保護膜と前記導電端子との隙間を埋設するように形成された第２の保護膜とを有することを特徴とする半導体装置。
前記第１の保護膜がレジスト膜または無機絶縁膜から成り、前記第２の保護膜が樹脂膜から成ることを特徴とする請求項１に記載の半導体装置。
パッドが形成された半導体基板を用意し、
前記パッドを含む前記半導体基板上に支持体を形成する工程と、
前記半導体基板をその裏面側から一部除去して前記パッドを露出するための開口部を形成する工程と、
前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、
前記配線を含めた半導体チップの裏面を被覆するように第１の保護膜を形成する工程と、
前記第１の保護膜に形成された開口部を介して前記配線に接続された導電端子を形成する工程と、
前記第１の保護膜と前記導電端子との隙間を埋設するように第２の保護膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
第１の絶縁膜を介してパッドが形成された半導体基板を用意し、
前記パッドを含む前記半導体基板上に支持体を形成する工程と、
前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、
前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、
前記第１及び第２の絶縁膜を一部除去して前記パッドを露出させる工程と、
前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、
前記配線を含めた半導体チップの裏面を被覆するように第１の保護膜を形成する工程と、
前記第１の保護膜に形成された開口部を介して前記配線に接続された導電端子を形成する工程と、
前記第１の保護膜と前記導電端子との隙間を埋設するように第２の保護膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
前記第２の保護膜を形成する工程が、前記半導体基板の裏面全体に前記第２の保護膜を形成した後、当該第２の保護膜を異方性エッチングして前記導電端子の側壁部に残膜させる工程から成ることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。