JP4825542B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4825542B2 JP4825542B2 JP2006047152A JP2006047152A JP4825542B2 JP 4825542 B2 JP4825542 B2 JP 4825542B2 JP 2006047152 A JP2006047152 A JP 2006047152A JP 2006047152 A JP2006047152 A JP 2006047152A JP 4825542 B2 JP4825542 B2 JP 4825542B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photoelectric conversion
- region
- pad
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 166
- 238000000926 separation method Methods 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 70
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 239000000463 material Substances 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 9
- 239000006059 cover glass Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、半導体基板上方に光電変換層を１層積層した構成の固体撮像素子の製造方法に関する。
ＣＣＤ型やＣＭＯＳ型のイメージセンサに代表される単板式カラー固体撮像素子では、光電変換する受光部の配列上に３種または４種の色フィルタをモザイク状に配置している。これにより、各受光部から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。
しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の２／３が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各受光部で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。
そこで、斯かる問題を克服するために、信号読出回路が形成された半導体基板の上に３層の光電変換層を積層する構造の撮像素子が研究・開発されている（例えば、下記の特許文献１，２）。この撮像素子は、例えば、光入射面から順次、青（Ｂ），緑（Ｇ），赤（Ｒ）の光に対して信号電荷（電子，正孔）を発生する光電変換層を重ねた受光部構造を備え、しかも各受光部毎に、各光電変換層で光発生した信号電荷を独立に読み出すことができる信号読み出し回路が設けられる。
斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は１００％に近く、しかも各受光部でＲ，Ｇ，Ｂの３色の色信号が得られるため、高感度で、高解像度（偽色が目立たない）の良好な画像が生成できる。
特許文献１、２記載のような撮像素子を具体的に実現するためには、半導体基板上方に形成される光電変換部を例えば次のような構成にする。即ち、半導体基板上方に積層された第一電極と、第一電極上に形成された光電変換層と、光電変換層上に形成された第二電極とを含む光電変換部が、半導体基板上方の同一平面上に多数配列されており、第一電極が多数の光電変換部毎に分割されており、光電変換層及び第二電極が多数の光電変換部で共通となっている構成である。
このような多数の光電変換部を有する固体撮像素子には、単板式の固体撮像素子と同様に、この固体撮像素子に電源を接続するための電極パッドを設けておく必要がある。単板式の固体撮像素子では、半導体基板上に電極パッドを形成した後、半導体基板上に積層物（カラーフィルタやマイクロレンズ等）を形成する度に電極パッド上にフォトリソグラフィ法によって開口を形成し、電極パッドを露出させている。
上記多数の光電変換部を有する固体撮像素子においても、電極パッドを露出させる必要がある。しかし、有機材料からなる光電変換層は熱や水分に弱いため、単板式の固体撮像素子と同じように、半導体基板上に積層物（第一電極、光電変換層、第二電極等）を形成する度に電極パッド上にフォトリソグラフィによって開口を形成する工程を採用すると、光電変換層の性能が劣化してしまう。又、上記多数の光電変換部を有する固体撮像素子では、第二電極を形成する際に、第二電極と電極パッドとを接続するための配線を形成する必要がある。第二電極自体は各光電変換部で共通の１枚構成であるため、フォトリソグラフィ等は不要であるが、第二電極と電極パッドとを接続するための配線については、フォトリソグラフィ法によるパターニングが必要となってしまう。このように、上記多数の光電変換部を有する固体撮像素子では、光電変換層を形成した後に、フォトリソグラフィ法を用いずに、電極パッドを露出させたり、第二電極と電極パッドとの配線を形成したりすることが、光電変換層の性能劣化を防止する上で重要となる。
本発明は、上記事情に鑑みてなされたものであり、半導体基板上に光電変換層を１層積層した構成の固体撮像素子の製造方法であって、光電変換層の性能劣化を防ぐことが可能な製造方法を提供することを目的とする。
本発明の固体撮像素子の製造方法は、基板上方に積層された第一電極と、前記第一電極上に形成された光電変換層と、前記光電変換層上に形成された第二電極とを含む光電変換部が、前記基板上方の同一平面上に多数配列された固体撮像素子の製造方法であって、
前記第一電極は、前記多数の光電変換部毎に分割されており、前記第二電極は、前記多数の光電変換部で共通であって、前記固体撮像素子は、平面視において、前記光電変換部が形成される光電変換領域と、前記固体撮像素子に電源を接続するための多数の電極パッドが形成されるパッド領域と、前記光電変換領域と前記パッド領域と間の境界領域とを含み、前記多数の電極パッドは、前記第二の電極に電源を接続するための電極パッドである第二電極用パッドと、それ以外の他の電極パッドとからなり、前記基板上方に、前記第一電極を形成する第一電極形成工程と、前記基板上に、少なくとも一部を露出させた前記各電極パッドを形成する電極パッド形成工程と、前記境界領域の前記基板上に、前記第二電極用パッドと電気的に接続される第三電極であって、少なくとも一部を露出させた第三電極を形成する第三電極形成工程と、前記境界領域の前記第三電極及び前記基板上に、前記光電変換領域と前記パッド領域とを分離する分離部材を、平面視において前記分離部材と前記光電変換領域との間に前記第三電極の露出面が存在するように形成する分離部材形成工程と、前記第三電極の露出面と前記多数の電極パッドの露出面を少なくとも覆う第一のマスクを介して前記第一電極上に前記光電変換層を形成する光電変換層形成工程とを含み、前記光電変換層を形成した後、前記多数の電極パッドの露出面を少なくとも覆う第二のマスクを介して、前記光電変換層上と、前記光電変換領域と前記分離部材との間にある前記第三電極の露出面の少なくとも一部上とに前記第二電極を形成する第二電極形成工程を含む。
前記第一電極は、前記多数の光電変換部毎に分割されており、前記第二電極は、前記多数の光電変換部で共通であって、前記固体撮像素子は、平面視において、前記光電変換部が形成される光電変換領域と、前記固体撮像素子に電源を接続するための多数の電極パッドが形成されるパッド領域と、前記光電変換領域と前記パッド領域と間の境界領域とを含み、前記多数の電極パッドは、前記第二の電極に電源を接続するための電極パッドである第二電極用パッドと、それ以外の他の電極パッドとからなり、前記基板上方に、前記第一電極を形成する第一電極形成工程と、前記基板上に、少なくとも一部を露出させた前記各電極パッドを形成する電極パッド形成工程と、前記境界領域の前記基板上に、前記第二電極用パッドと電気的に接続される第三電極であって、少なくとも一部を露出させた第三電極を形成する第三電極形成工程と、前記境界領域の前記第三電極及び前記基板上に、前記光電変換領域と前記パッド領域とを分離する分離部材を、平面視において前記分離部材と前記光電変換領域との間に前記第三電極の露出面が存在するように形成する分離部材形成工程と、前記第三電極の露出面と前記多数の電極パッドの露出面を少なくとも覆う第一のマスクを介して前記第一電極上に前記光電変換層を形成する光電変換層形成工程とを含み、前記光電変換層を形成した後、前記多数の電極パッドの露出面を少なくとも覆う第二のマスクを介して、前記光電変換層上と、前記光電変換領域と前記分離部材との間にある前記第三電極の露出面の少なくとも一部上とに前記第二電極を形成する第二電極形成工程を含む。
本発明の固体撮像素子の製造方法は、前記パッド領域は、前記光電変換領域を挟んで対向する第一のパッド領域と第二のパッド領域を含み、前記境界領域は、前記光電変換領域と前記第一のパッド領域との間の第一の境界領域と、前記光電変換領域と前記第二のパッド領域との間の第二の境界領域とを含み、前記電極パッド形成工程では、前記第一のパッド領域と前記第二のパッド領域の各々に前記第二電極用パッドを形成し、前記第三電極形成工程では、前記第一の境界領域と前記第二の境界領域の各々に前記第三電極を形成し、前記分離部材形成工程では、前記第一の境界領域の前記第三電極及び前記基板上に前記光電変換領域と前記第一のパッド領域とを分離する第一の分離部材を形成し、前記第二の境界領域の前記第三電極及び前記基板上に、前記光電変換領域と前記第二のパッド領域とを分離する第二の分離部材を形成する。
また、本発明の固体撮像素子の製造方法は、前記第一の分離部材と前記第二の分離部材上に、前記第一の分離部材及び前記第二の分離部材よりも前記光電変換領域側の領域を保護する透明な保護部材を配置する保護部材形成工程を含む。
また、本発明の固体撮像素子の製造方法は、前記第一の分離部材と前記第二の分離部材上に、前記第一の分離部材及び前記第二の分離部材よりも前記光電変換領域側の領域を保護する透明な保護部材を配置する保護部材形成工程を含む。
本発明の固体撮像素子の製造方法は、前記各工程によって多数の前記固体撮像素子を同一のウェハに形成する工程と、前記ウェハをダイシングして前記多数の固体撮像素子をそれぞれ分離する分離工程とを含む。
本発明の固体撮像素子の製造方法は、前記分離部材として金属を用いる。
本発明の固体撮像素子は、基板上方に積層された第一電極と、前記第一電極上に形成された光電変換層と、前記光電変換層上に形成された第二電極とを含む光電変換部が、前記基板上方の同一平面上に多数配列された固体撮像素子であって、前記第一電極は、前記多数の光電変換部毎に分割されており、前記第二電極は、前記多数の光電変換部で共通であって、前記固体撮像素子は、平面視において、前記光電変換部が形成される光電変換領域と、前記固体撮像素子に電源を接続するための多数の電極パッドが形成されるパッド領域と、前記光電変換領域と前記パッド領域との間の境界領域とを含み、前記パッド領域は、前記光電変換領域を挟んで対向する第一のパッド領域と第二のパッド領域を含み、前記境界領域は、前記光電変換領域と前記第一のパッド領域との間の第一の境界領域と、前記光電変換領域と前記第二のパッド領域との間の第二の境界領域とを含み、前記第一のパッド領域と前記第二のパッド領域には、それぞれ前記第二の電極に電源を接続するための電極パッドである第二電極用パッドが形成され、前記第一の境界領域の前記基板上に形成された、前記第一のパッド領域に形成された前記第二電極用パッドと電気的に接続される第三電極と、前記第二の境界領域の前記基板上に形成された、前記第二のパッド領域に形成された前記第二電極用パッドと電気的に接続される第四電極と、前記第一の境界領域の前記第三電極及び前記基板上に形成された、前記光電変換領域と前記第一のパッド領域とを分離する第一の分離部材であって、平面視において前記第一の分離部材と前記光電変換領域との間に前記第三電極が存在するように形成された第一の分離部材と、前記第二の境界領域の前記第四電極及び前記基板上に形成された、前記光電変換領域と前記第二のパッド領域とを分離する第二の分離部材であって、平面視において前記第二の分離部材と前記光電変換領域との間に前記第四電極が存在するように形成された第二の分離部材と、前記第一の分離部材上と前記第二の分離部材上に配置され、前記第一の分離部材と前記第二の分離部材とで挟まれる部分を保護する透明な保護部材とを備え、前記第二電極は、前記光電変換領域の前記第一の境界領域側の端部から、前記第一の分離部材と前記光電変換領域との間の前記第三電極まで延びて形成され、且つ、前記光電変換領域の前記第二の境界領域側の端部から、前記第二の分離部材と前記光電変換領域との間の前記第四電極まで延びて形成されおり、前記第一の分離部材と前記第二の分離部材は、前記各電極パッド、前記第三の電極、及び前記第四の電極の形成後に形成され、かつ、前記光電変換層及び前記第二電極の形成前に形成されたものである。
本発明の固体撮像素子は、前記第二電極は、前記光電変換領域の前記第一の境界領域側の端部から、前記第一の分離部材と前記光電変換領域との間の前記第三電極及び前記第一の分離部材まで延びて形成され、且つ、前記光電変換領域の前記第二の境界領域側の端部から、前記第二の分離部材と前記光電変換領域との間の前記第四電極及び前記第二の分離部材まで延びて形成されている。
本発明によれば、半導体基板上に光電変換層を１層積層した構成の固体撮像素子の製造方法であって、光電変換層の性能劣化を防ぐことが可能な製造方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態を説明するための固体撮像素子の１部分の概略構成を示す断面模式図である。
本実施形態で説明する固体撮像素子１００は、基板となるｐ型シリコン基板１上方に積層されたＩＴＯ等からなる透明な第一電極１１と、第一電極１１上に形成された入射光のうちのＧの波長を検出する光電変換層１２と、光電変換層１２上に形成されたＩＴＯ等からなる透明な第二電極１３とを含む光電変換部が、ｐ型シリコン基板１上方の同一平面上に多数配列された構成となっている。第二電極１３上には、第二電極１３表面を保護するための透明な絶縁材料等からなる保護層２５が形成されている。
本実施形態で説明する固体撮像素子１００は、基板となるｐ型シリコン基板１上方に積層されたＩＴＯ等からなる透明な第一電極１１と、第一電極１１上に形成された入射光のうちのＧの波長を検出する光電変換層１２と、光電変換層１２上に形成されたＩＴＯ等からなる透明な第二電極１３とを含む光電変換部が、ｐ型シリコン基板１上方の同一平面上に多数配列された構成となっている。第二電極１３上には、第二電極１３表面を保護するための透明な絶縁材料等からなる保護層２５が形成されている。
第一電極１１は、電極９と電極１０の２層構造であるが、単層構造であっても良い。第一電極１１は、多数の光電変換部毎に分割されている。光電変換層１２及び第二電極１３は、多数の光電変換部で共通の１枚構成となっている。尚、光電変換層１２は、多数の光電変換部毎に分割されていても良い。
光電変換層１２の構造は、単層構造でも多層構造でもよく、主に緑に感度がある有機半導体材料、有機色素を含む有機材料で形成される。
ｐ型シリコン基板１内には、多数の光電変換部のそれぞれに対応して、高濃度のｎ型不純物領域２（以下ｎ＋領域２という）が形成されている。ｎ＋領域２上には、ｎ＋領域２と第一電極１１とを電気的に接続するためのアルミニウムやタングステン等の金属からなるコンタクト部７が形成され、コンタクト部７上には第一電極１１とコンタクト部７との密着性を確保するためのＴｉＮやＡｌＣｕからなる密着層８が形成され、この上に第一電極１１が形成されている。第一電極１１及び第二電極１３に電圧が印加されると、光電変換層１２で発生した電荷が第一電極１１に移動する。この電荷は、第一電極１１からコンタクト部７を通ってｎ＋領域２に移動し、ここに蓄積される。コンタクト部７及び密着層８はそれぞれシリコン基板１上に形成されたＳｉ３Ｎ４等からなる透明な絶縁層６内に埋設されている。
各光電変換部の下方のｐ型シリコン基板１内には、その表面側から順に、ｎ型不純物領域３（以下、ｎ領域３という）と、ｐ型不純物領域４（以下ｐ領域４という）と、ｎ型不純物領域５（以下、ｎ領域５という）とが形成されている。ｎ領域３とｐ領域４で形成されるｐｎ接合は、シリコン基板１の表面部に近いため、そこに到達する光は光吸収係数が大きい青色（Ｂ）光の成分が支配的になり、入射光のうちのＢの波長を検出するＢ光電変換素子（フォトダイオード）を構成する。ｎ領域５とｐ型シリコン基板１で形成されるｐｎ接合は、シリコン基板１の深部にあるため、そこに到達する光は光吸収係数が小さい赤色（Ｒ）光の成分が支配的になり、入射光のうちのＲの波長を検出するＲ光電変換素子（フォトダイオード）を構成する。Ｂ光電変換素子で発生した電荷はｎ領域３に蓄積され、Ｒ光電変換素子で発生した電荷はｎ領域５に蓄積される。
ｐ型シリコン基板１内には、ｎ＋領域２、ｎ領域３、及びｎ領域５にそれぞれ蓄積された電荷に応じた信号を読み出すためのＣＣＤやＭＯＳ回路からなる信号読み出し部（図示せず）が形成されている。
このような構成により、固体撮像素子１００は、シリコン基板１上方の光電変換部でＧ光を検出し、シリコン基板１内の光電変換素子でＲ光とＢ光を検出することができ、カラー画像を生成することができる。尚、シリコン基板１上方の光電変換部とシリコン基板１内の光電変換素子で検出する光の波長は、上述した組み合わせに限らず、様々な組み合わせを採用することができる。
図２は、本発明の実施形態を説明するための固体撮像素子の平面模式図である。
固体撮像素子１００は、平面視において、上述した光電変換部が形成される光電変換領域１４と、固体撮像素子１００に電源を接続するための多数の電極パッドがそれぞれ形成されるパッド領域１７，１９と、光電変換領域１４とパッド領域１７との間の境界領域１６と、光電変換領域１４とパッド領域１９との間の境界領域１８とを含む。パッド領域１７とパッド領域１９とに形成される多数の電極パッドには、それぞれ光電変換領域１４にある第二電極１３に電源を接続するための電極パッドである第二電極用パッドが１つ含まれる。光電変換領域１４は、平面視における光電変換層１２の面積と同一である。境界領域とは、平面視において、光電変換層１２の端部と電極パッド２０の光電変換領域側の端部との間の領域のことである。
固体撮像素子１００は、平面視において、上述した光電変換部が形成される光電変換領域１４と、固体撮像素子１００に電源を接続するための多数の電極パッドがそれぞれ形成されるパッド領域１７，１９と、光電変換領域１４とパッド領域１７との間の境界領域１６と、光電変換領域１４とパッド領域１９との間の境界領域１８とを含む。パッド領域１７とパッド領域１９とに形成される多数の電極パッドには、それぞれ光電変換領域１４にある第二電極１３に電源を接続するための電極パッドである第二電極用パッドが１つ含まれる。光電変換領域１４は、平面視における光電変換層１２の面積と同一である。境界領域とは、平面視において、光電変換層１２の端部と電極パッド２０の光電変換領域側の端部との間の領域のことである。
次に、以上のように説明した固体撮像素子１００の製造方法を説明する。この製造方法は、多数の固体撮像素子１００を１枚のシリコンウェハ上に同時に形成した後、シリコンウェハをダイシングして固体撮像素子１００を分離することで、１チップ化された固体撮像素子１００を得る方法である。図１に示したシリコン基板１がシリコンウェハに相当するため、以下では、このシリコンウェハをシリコンウェハ１として説明する。
図３〜図８は、固体撮像素子１００の各製造工程後の状態を示す図である。図３〜図６において、（ａ）はシリコンウェハの１つの固体撮像素子が形成される部分を１チップとしたときの２チップ分の平面模式図、（ｂ）は（ａ）に示すＡ−Ａ線断面模式図、（ｃ）は（ｂ）に示す断面模式図の境界領域１６付近の拡大図である。図７，８では、平面模式図は省略し、（ａ）をＡ−Ａ線断面模式図とし、（ｂ）を（ａ）に示す断面模式図の境界領域１６付近の拡大図としている。
図３〜図８は、固体撮像素子１００の各製造工程後の状態を示す図である。図３〜図６において、（ａ）はシリコンウェハの１つの固体撮像素子が形成される部分を１チップとしたときの２チップ分の平面模式図、（ｂ）は（ａ）に示すＡ−Ａ線断面模式図、（ｃ）は（ｂ）に示す断面模式図の境界領域１６付近の拡大図である。図７，８では、平面模式図は省略し、（ａ）をＡ−Ａ線断面模式図とし、（ｂ）を（ａ）に示す断面模式図の境界領域１６付近の拡大図としている。
まず、シリコンウェハ１にｎ＋領域２、ｎ領域３，５、ｐ領域４、及び信号読み出し部を公知のプロセスによって形成する。次に、シリコンウェハ１上にアルミニウム等の金属材料を例えばスパッタ法によって成膜し、これを例えばフォトリソグラフィ法によってパターニングして、ｎ＋領域２上にコンタクト部７を形成すると共に、電極パッド領域１７、１９のシリコンウェハ１上にそれぞれ多数の電極パッド２０（図３において一番上に位置する電極パッド２０を第二電極用パッド２０とする）を形成する。又、このパターニングによって、境界領域１６，１８のシリコンウェハ１上に、それぞれ、そこに隣接するパッド領域に形成される第二電極用パッド２０と電気的に接続される第三電極２１も形成する。尚、この第三電極２１は、第二電極用パッド２０と一体化した構成であっても、第二電極用パッド２０と配線で接続された構成であっても、いずれでも良い。
次に、ＴｉＮやＡｌＣｕ等の材料を例えばスパッタ法によって成膜し、これを例えばフォトリソグラフィ法によってパターニングして、コンタクト部７上に密着層８を形成する。次に、Ｓｉ３Ｎ４等の絶縁材料を成膜し、これを密着層８の表面が露出するまで、例えばＣＭＰ法によって平坦化して絶縁層６を形成する。次に、電極パッド２０及び第三電極２１上の絶縁層６を例えばフォトリソグラフィ法によって選択的に除去して、電極パッド２０及び第三電極２１を露出させる。このときの状態を示す図が図３である。
次に、境界領域１６，１８の第三電極２１及びシリコンウェハ１上に、パッド領域１７，１９の各々と光電変換領域１４とを分離する分離部材２２を、図４に示すように、平面視において分離部材２２と光電変換領域１４との間に第三電極２１の露出面が存在するように形成する。分離部材２２は、図１に示す保護層２５よりも高い位置に来る程度の高さがあれば良い。分離部材２２は、ある程度の高さで形成できるような材料であれば良く、レジスト材料や金属材料等を用いることができる。分離部材２２は、例えばフォトリソグラフィ法によって形成する。
次に、ＩＴＯ等の材料を例えば蒸着によって成膜し、これを例えばフォトリソグラフィ法によってパターニングして、図４に示すように、絶縁層６上に第一電極１１を形成する。分離部材２２の材料としてＩＴＯを用いれば、第一電極１１と分離部材２２を同時に形成することが可能である。ここまでの工程では、光電変換層１２をまだ形成していないため、フォトリソグラフィ法を自由に利用することができる。
次に、Ｓｉ３Ｎ４等の絶縁材料を成膜し、これを第一電極１１の表面が露出するまで、例えばＣＭＰ法によって平坦化して絶縁層２４を形成する。次に、分離部材２２上に、光電変換領域１４上方にのみ開口が形成された金属等からなる第一のマスク２３を配置し、この上から有機の光電変換材料を蒸着することで、第一のマスク２３を介して第一電極１１上に光電変換層１２を形成する。光電変換層１２形成後の状態を示す図が図５である。
次に、第一のマスク２３を取り外し、分離部材２２上に、光電変換領域１４と、平面視において分離部材２２と光電変換領域１４との間にある第三電極２１の露出面との上方に開口の形成された第二のマスク２６を配置し、この上からＩＴＯ等の透明電極材料を蒸着することで、第二のマスク２６を介して、光電変換層１２上と、平面視において分離部材２２よりも光電変換領域１４側にはみ出ている第三電極２１の露出面上とに第二電極１３を形成する。これにより、第二電極１３と第二電極用パッド２０とを、第三電極２１を介して電気的に接続することができる。次に、第二のマスク２６の上から透明樹脂材料等を蒸着することで、第二のマスク２６を介して、第二電極１３上に保護層２５を形成する。保護層２５形成後の状態を示す図が図６である。
次に、シリコンウェハ１と同サイズのガラス基板２８の表面に、シリコンウェハ１の各チップに対応する位置にカバーガラス２７を仮止めする。次に、保護層２５上に接着剤２９を塗布し、分離部材２２と接着剤２９上にカバーガラス２７を配置して、カバーガラス２７と保護層２５を接着する（図７）。カバーガラス２７は、その平面視でのサイズが、１チップに形成される保護層２５の平面視でのサイズと、その保護層２５の両脇に形成される一対の分離部材２２の平面視でのサイズとの和に等しい。カバーガラス２７は、１つの固体撮像素子１００において、分離部材２２よりも光電変換領域１４側の領域を保護するための透明な保護部材として機能する。
次に、ガラス基板２８を除去し、チップ間の境界をダイシングラインとしてダイシングを行って、１チップ化された固体撮像素子１００を得る（図８）。
１チップ化された固体撮像素子１００は、公知の技術により、回路基板上に実装される。実装方法としては、１チップ化された固体撮像素子１００をパッケージ化して回路基板上に固定した後、固定した固体撮像素子１００と回路基板との電気的接続をとる方法がある。又、１チップ化された固体撮像素子１００は既にカバーガラスが設けられているため、パッケージをせずに、ベアチップとして回路基板に実装する方法もある。又、固体撮像素子１００と回路基板との電気的接続をとる方法としては、露出している電極パッドに表面から配線を接続する方法と、シリコン基板１の素子形成面とは反対面から電極パッド２０まで通じる貫通孔を形成し、この貫通孔に配線を形成して貫通配線とし、この貫通配線によって回路基板と電気的に接続する方法等がある。
以上のように、本実施形態で説明した製造方法は、電極パッド２０と第三電極２１とをフォトリソグラフィ法によって露出させた後、その露出部分を第一のマスク２３によって覆い、この第一のマスク２３を介して光電変換層１２を形成するようにしている。このため、光電変換層１２形成後は、上述したように、第二のマスク２６を使って第二電極１３を形成することで、第二電極１３と第二電極用パッド２０との電気的接続を、フォトリソグラフィ法を用いることなく実現することができる。つまり、光電変換層１２形成後にフォトリソグラフィ法を用いずとも、製品を作り上げることができ、光電変換層１２の性能劣化を防止することが可能となる。
尚、以上の説明では、第一のマスク２３を光電変換領域１４上方にのみ開口が形成されたものとしたが、第一のマスク２３は、多数の電極パッド２０と第三電極２１の露出面に光電変換材料が蒸着されてしまうのを防ぐことができ、且つ、光電変換領域１４に光電変換材料を蒸着することができれば良い。このため、第一のマスク２３は、光電変換領域１４以外の領域のうち、第三電極２１の露出面及び多数の電極パッド２０の露出面を少なくとも覆うものであれば良い。
又、以上の説明では、第二のマスク２６を、光電変換領域１４と、分離部材２２と光電変換領域１４との間にある第三電極２１の露出面との上方に開口の形成されたものとしたが、第二のマスク２６は、多数の電極パッド２０の露出面に第二電極１３の材料が蒸着されてしまうのを防ぐことができ、且つ、光電変換領域１４と、分離部材２２と光電変換領域１４との間にある第三電極２１の露出面の少なくとも一部とに第二電極１３の材料を蒸着することができれば良い。このため、第二のマスク２６は、光電変換領域１４と、分離部材２２と光電変換領域１４との間にある第三電極２１の露出面の少なくとも一部とを除く領域のうち、多数の電極パッド２０の露出面を少なくとも覆うものであれば良い。
又、以上の説明では、第一のマスク２３と第二のマスク２６とを固定するために、分離部材２２を形成しているが、分離部材２２を用いてマスクを固定しなくても良い。この場合、光電変換層１２の材料、第二電極１３の材料、及び保護層２５の材料を蒸着する装置側に、第一のマスク２３と第二のマスク２６とを固定する機構を設けておけば良い。但し、分離部材２２を用いないで第二電極１３の材料を蒸着すると、この材料が多数の電極パッド２０にも流れてしまい、ショートする可能性がある。本実施形態のように、分離部材２２を設けた場合には、このような事態を確実に防ぐことができるという利点がある。
又、本実施形態のように、分離部材２２を設けた場合には、光電変換部をカバーガラス２７と共に封止してしまうことが可能であり、固体撮像素子１００をチップ化した後のパッケージ工程が不要になるというメリットもある。
又、分離部材２２の材料として金属を用いれば、第二電極１３が、第三電極２１と接触不良を起こしていた場合でも、分離部材２２を介して第二電極用パッド２０と電気的に接続することができ、歩留まりを向上させることができる。
又、上述した貫通配線を用いて回路基板と電極パッド２０との接続を実現する場合には、上記製造方法において第二のマスク２６は用いなくても良い。この場合は、図９（ａ）に示すように、第三電極２１及び電極パッド２０上に絶縁層６を形成した後、絶縁層６の第三電極２１上にのみ開口を形成して、第三電極２１の少なくとも一部を露出させ、この第三電極２１上に分離部材２２を形成する。分離部材２２は、平面視において、分離部材２２から光電変換領域１４側に第三電極２１の露出面が存在するように形成する。次に、図９（ｂ）に示すように、絶縁層２４を形成した後、光電変換領域１４以外の領域のうち第三電極２１の露出面を少なくとも覆う第一のマスク２３’を介して光電変換層１２を形成する。次に、第一のマスク２３’を外して、図９（ｃ）に示すように、シリコンウェハ１全面に第二電極１３を形成する。このとき、電極パッド２０上にも第二電極１３が形成されることになるが、電極パッド２０は露出していないため、ショートすることはない。このようにすることで、第二のマスク２６の使用を省略することができ、第二のマスク２６の作成や位置合わせにかかる時間や費用を削減することができる。
又、貫通配線を用いる場合には、上記製造方法において分離部材２２を省略することも可能である。この場合は、図１０（ａ）に示すように、第三電極２１及び電極パッド２０上に絶縁層６を形成した後、絶縁層６の第三電極２１上にのみ開口を形成して、第三電極２１の少なくとも一部を露出させる。次に、図１０（ｂ）に示すように、絶縁層２４を形成した後、蒸着装置側に、光電変換領域１４以外の領域のうち第三電極２１の露出面を少なくとも覆う第一のマスク２３’’を配置し、これを介して光電変換層１２を形成する。次に、第一のマスク２３’’を外して、図１０（ｃ）に示すように、シリコンウェハ１全面に第二電極１３を形成する。このとき、電極パッド２０上にも第二電極１３が形成されることになるが、電極パッド２０は露出していないため、ショートすることはない。このようにすることで、第二のマスク２６と分離部材２２の使用を省略することができ、分離部材２２及び第二のマスク２６の作成や位置合わせにかかる時間や費用を削減することができる。
又、分離部材２２を用いない場合には、第三電極２１の形成も省略することができる。この場合は、絶縁層６に開口を形成する際に、第二電極用パッド２０上にのみに開口を形成し、第二電極用パッド２０の少なくとも一部を露出させておく。そして、光電変換領域１４以外の領域のうち第二電極用パッド２０の露出面を少なくとも覆うマスクを介して、光電変換層１２を形成し、その後、マスクを外して、シリコンウェハ１全面に第二電極１３を形成すれば良い。
又、分離部材２２と第三電極２１を用いずに、更に、貫通配線も用いない場合も考えられる。この場合は、絶縁層６に開口を形成して、多数の電極パッド２０の各々の少なくとも一部を露出させておく。次に、光電変換領域１４以外の領域のうち多数の電極パッド２０の露出面を少なくとも覆う第一のマスクを介して光電変換層１２を形成する。光電変換層１２を形成した後、光電変換領域１４と、第二電極用パッド２０の少なくとも一部とを除く領域のうち、第二電極用パッド２０以外の多数の電極パッド２０の露出面を少なくとも覆う第二のマスクを介して、光電変換層１２上と第二電極用パッド２０の露出面の少なくとも一部上とに第二電極１３を形成すれば良い。
又、以上の説明では、光電変換層１２の下方のシリコン基板１内に、Ｂ光電変換素子とＲ光電変換素子とが形成されるものとしたが、上述した製造方法による効果は、シリコン基板１上方に光電変換部を１層積層した構成の固体撮像素子であれば得ることができる。例えば、図１において、ｎ領域３，５とｐ領域４を無くした構成であっても良い。
１ ｐ型シリコン基板
１１ 第一電極
１２ 光電変換層
１３ 第二電極
２０ 電極パッド
２１ 第三電極
２２ 分離部材
２３ 第一のマスク
２６ 第二のマスク
２７ カバーガラス
１１ 第一電極
１２ 光電変換層
１３ 第二電極
２０ 電極パッド
２１ 第三電極
２２ 分離部材
２３ 第一のマスク
２６ 第二のマスク
２７ カバーガラス
Claims (5)
- 基板上方に積層された第一電極と、前記第一電極上に形成された光電変換層と、前記光電変換層上に形成された第二電極とを含む光電変換部が、前記基板上方の同一平面上に多数配列された固体撮像素子の製造方法であって、
前記第一電極は、前記多数の光電変換部毎に分割されており、
前記第二電極は、前記多数の光電変換部で共通であって、
前記固体撮像素子は、平面視において、前記光電変換部が形成される光電変換領域と、前記固体撮像素子に電源を接続するための多数の電極パッドが形成されるパッド領域と、前記光電変換領域と前記パッド領域と間の境界領域とを含み、
前記多数の電極パッドは、前記第二の電極に電源を接続するための電極パッドである第二電極用パッドと、それ以外の他の電極パッドとからなり、
前記基板上方に、前記第一電極を形成する第一電極形成工程と、
前記基板上に、少なくとも一部を露出させた前記各電極パッドを形成する電極パッド形成工程と、
前記境界領域の前記基板上に、前記第二電極用パッドと電気的に接続される第三電極であって、少なくとも一部を露出させた第三電極を形成する第三電極形成工程と、
前記境界領域の前記第三電極及び前記基板上に、前記光電変換領域と前記パッド領域とを分離する分離部材を、平面視において前記分離部材と前記光電変換領域との間に前記第三電極の露出面が存在するように形成する分離部材形成工程と、
前記第三電極の露出面と前記多数の電極パッドの露出面を少なくとも覆う第一のマスクを介して前記第一電極上に前記光電変換層を形成する光電変換層形成工程とを含み、
前記光電変換層を形成した後、前記多数の電極パッドの露出面を少なくとも覆う第二のマスクを介して、前記光電変換層上と、前記光電変換領域と前記分離部材との間にある前記第三電極の露出面の少なくとも一部上とに前記第二電極を形成する第二電極形成工程を含む固体撮像素子の製造方法。 - 請求項１記載の固体撮像素子の製造方法であって、
前記パッド領域は、前記光電変換領域を挟んで対向する第一のパッド領域と第二のパッド領域を含み、
前記境界領域は、前記光電変換領域と前記第一のパッド領域との間の第一の境界領域と、前記光電変換領域と前記第二のパッド領域との間の第二の境界領域とを含み、
前記電極パッド形成工程では、前記第一のパッド領域と前記第二のパッド領域の各々に前記第二電極用パッドを形成し、
前記第三電極形成工程では、前記第一の境界領域と前記第二の境界領域の各々に前記第三電極を形成し、
前記分離部材形成工程では、前記第一の境界領域の前記第三電極及び前記基板上に前記光電変換領域と前記第一のパッド領域とを分離する第一の分離部材を形成し、前記第二の境界領域の前記第三電極及び前記基板上に、前記光電変換領域と前記第二のパッド領域とを分離する第二の分離部材を形成する固体撮像素子の製造方法。 - 請求項２記載の固体撮像素子の製造方法であって、
前記第一の分離部材と前記第二の分離部材上に、前記第一の分離部材及び前記第二の分離部材よりも前記光電変換領域側の領域を保護する透明な保護部材を配置する保護部材形成工程を含む固体撮像素子の製造方法。 - 請求項３記載の固体撮像素子の製造方法であって、
前記各工程によって多数の前記固体撮像素子を同一のウェハに形成する工程と、
前記ウェハをダイシングして前記多数の固体撮像素子をそれぞれ分離する分離工程とを含む固体撮像素子の製造方法。 - 請求項１〜４のいずれか記載の固体撮像素子の製造方法であって、
前記分離部材として金属を用いる固体撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006047152A JP4825542B2 (ja) | 2006-02-23 | 2006-02-23 | 固体撮像素子の製造方法 |
| US11/709,782 US7445947B2 (en) | 2006-02-23 | 2007-02-23 | Method of manufacturing solid-state imaging device and solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006047152A JP4825542B2 (ja) | 2006-02-23 | 2006-02-23 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007227657A JP2007227657A (ja) | 2007-09-06 |
| JP4825542B2 true JP4825542B2 (ja) | 2011-11-30 |
Family
ID=38444560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006047152A Active JP4825542B2 (ja) | 2006-02-23 | 2006-02-23 | 固体撮像素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7445947B2 (ja) |
| JP (1) | JP4825542B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7999340B2 (en) * | 2007-03-07 | 2011-08-16 | Altasens, Inc. | Apparatus and method for forming optical black pixels with uniformly low dark current |
| US20090179294A1 (en) * | 2007-12-27 | 2009-07-16 | Jeong-Yel Jang | Image sensor and method for manufacturing the same |
| JP5175620B2 (ja) * | 2008-05-29 | 2013-04-03 | シャープ株式会社 | 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 |
| JP4625872B1 (ja) * | 2009-11-19 | 2011-02-02 | 富士フイルム株式会社 | 固体撮像素子及び撮像装置 |
| JP5520646B2 (ja) * | 2010-03-17 | 2014-06-11 | 富士フイルム株式会社 | マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及び撮像装置 |
| JP2011198853A (ja) * | 2010-03-17 | 2011-10-06 | Fujifilm Corp | マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及びその製造方法並びに撮像装置 |
| JP2012074418A (ja) * | 2010-09-27 | 2012-04-12 | Fujifilm Corp | 固体撮像素子及び撮像装置 |
| US8466000B2 (en) | 2011-04-14 | 2013-06-18 | United Microelectronics Corp. | Backside-illuminated image sensor and fabricating method thereof |
| US20130010165A1 (en) | 2011-07-05 | 2013-01-10 | United Microelectronics Corp. | Optical micro structure, method for fabricating the same and applications thereof |
| US9312292B2 (en) | 2011-10-26 | 2016-04-12 | United Microelectronics Corp. | Back side illumination image sensor and manufacturing method thereof |
| US8318579B1 (en) | 2011-12-01 | 2012-11-27 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| US8815102B2 (en) | 2012-03-23 | 2014-08-26 | United Microelectronics Corporation | Method for fabricating patterned dichroic film |
| US9401441B2 (en) | 2012-06-14 | 2016-07-26 | United Microelectronics Corporation | Back-illuminated image sensor with dishing depression surface |
| US8779344B2 (en) | 2012-07-11 | 2014-07-15 | United Microelectronics Corp. | Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically |
| US8828779B2 (en) | 2012-11-01 | 2014-09-09 | United Microelectronics Corp. | Backside illumination (BSI) CMOS image sensor process |
| US8779484B2 (en) | 2012-11-29 | 2014-07-15 | United Microelectronics Corp. | Image sensor and process thereof |
| US9279923B2 (en) | 2013-03-26 | 2016-03-08 | United Microelectronics Corporation | Color filter layer and method of fabricating the same |
| US9537040B2 (en) | 2013-05-09 | 2017-01-03 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor image sensor and manufacturing method thereof |
| US9129876B2 (en) | 2013-05-28 | 2015-09-08 | United Microelectronics Corp. | Image sensor and process thereof |
| US9054106B2 (en) | 2013-11-13 | 2015-06-09 | United Microelectronics Corp. | Semiconductor structure and method for manufacturing the same |
| US9841319B2 (en) | 2013-11-19 | 2017-12-12 | United Microelectronics Corp. | Light detecting device |
| JP6598436B2 (ja) * | 2014-08-08 | 2019-10-30 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
| JP6791584B2 (ja) * | 2017-02-01 | 2020-11-25 | 株式会社ディスコ | 加工方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928063B2 (ja) * | 1979-09-25 | 1984-07-10 | 松下電器産業株式会社 | 固体撮像素子の製造方法 |
| JP3813217B2 (ja) * | 1995-03-13 | 2006-08-23 | パイオニア株式会社 | 有機エレクトロルミネッセンスディスプレイパネルの製造方法 |
| JP2002502120A (ja) | 1998-02-02 | 2002-01-22 | ユニアックス コーポレイション | 有機半導体製画像センサ |
| JP2002083946A (ja) | 2000-09-07 | 2002-03-22 | Nippon Hoso Kyokai <Nhk> | イメージセンサ |
| US7268369B2 (en) * | 2004-07-06 | 2007-09-11 | Fujifilm Corporation | Functional device and method for producing the same |
-
2006
- 2006-02-23 JP JP2006047152A patent/JP4825542B2/ja active Active
-
2007
- 2007-02-23 US US11/709,782 patent/US7445947B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7445947B2 (en) | 2008-11-04 |
| US20070202696A1 (en) | 2007-08-30 |
| JP2007227657A (ja) | 2007-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4825542B2 (ja) | 固体撮像素子の製造方法 | |
| US9749553B2 (en) | Imaging systems with stacked image sensors | |
| CN107086225B (zh) | 固态图像传感装置和电子设备 | |
| JP5468133B2 (ja) | 固体撮像装置 | |
| JP4538353B2 (ja) | 光電変換膜積層型カラー固体撮像素子 | |
| TW201535695A (zh) | 固態影像感測裝置 | |
| US20050212045A1 (en) | Photo-detecting device | |
| KR101334099B1 (ko) | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 | |
| US10170511B1 (en) | Solid-state imaging devices having a microlens layer with dummy structures | |
| CN101034711A (zh) | 成像传感器及其形成方法 | |
| US20120199925A1 (en) | Bsi image sensor package with embedded absorber for even reception of different wavelengths | |
| JP2009130239A (ja) | カラー撮像装置 | |
| JP4174247B2 (ja) | 固体撮像素子の製造方法 | |
| JP2012533168A (ja) | 光検出デバイスおよび光検出デバイスの製造方法 | |
| JP2005353626A (ja) | 光電変換膜積層型固体撮像素子及びその製造方法 | |
| JP2016152265A (ja) | 固体撮像素子 | |
| JP2006120773A (ja) | 光電変換膜積層型単板式カラー固体撮像装置 | |
| JP4681853B2 (ja) | 積層型固体撮像装置 | |
| JP4264249B2 (ja) | Ｍｏｓ型イメージセンサ及びデジタルカメラ | |
| JP4503452B2 (ja) | 固体撮像装置の製造方法 | |
| KR102296736B1 (ko) | 적층형 촬상 소자 | |
| JP4961393B2 (ja) | 固体撮像装置および固体撮像素子の製造方法 | |
| JP2007287977A (ja) | 固体撮像素子の製造方法、固体撮像素子 | |
| JP2005347709A (ja) | 固体撮像素子 | |
| US20220231064A1 (en) | Image sensor with multiple color filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4825542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |