JP4625872B1 - 固体撮像素子及び撮像装置 - Google Patents

Abstract

【課題】基板上に設けられた光電変換膜に均一な電圧を印加することができる固体撮像素子及び撮像装置を提供する。
【解決手段】固体撮像素子３０は、上部電極１６と下部電極１４との間に電界を生じさせるための電圧を上部電極１６に供給する配線部２４と、を備え、下部電極１４と光電変換膜１５と上部電極１６とを含む光電変換素子Ｐが配列されている領域をセンサ領域Ｓとしたとき、センサ領域１以外の領域を周辺領域とし、周辺領域には、配線部２４と上部電極１６とを接続する接続部２２を複数有し、接続部２２がそれぞれセンサ領域Ｓに対称に設けられ、センサ領域Ｓが光電変換膜１５の中央に位置する。
【選択図】図１

Description

本発明は、固体撮像素子及び撮像装置に関する。

現在、入射光に応じて電荷を生成する有機材料などを含む光電変換膜を半導体基板上方に設けた光電変換膜積層型の固体撮像素子の構成が提案されている。この構成では、光電変換効率の高い光電変換膜をＣＭＯＳ等の読み出し回路上部に配置することで、撮像素子の薄型化、高い開口率、高感度化を図ることができる点で優れている。このような固体撮像素子は、携帯モジュール等の小型カメラに適した特長を持つ点で優れている。

光電変換膜によるＣＭＯＳイメージセンサは、光電変換膜に印加する電圧（対向電圧、バイアス電圧）によって、光電変換で生成される信号電荷の量を変化させ、ホワイトバランスを制御できる特徴がある（例えば、下記特許文献１及び２参照）。光電変換膜に印加する電圧は、一般に高電圧が必要であり、比較的小型化が容易であるため、ＩＣとしてセンサと一体化しやすいチャージポンプ方式等の昇圧回路で発生させた高電圧を印加する。

特開２００６−９４２６３号公報 特開２００５−３５３６２６号公報

上記構成の撮像素子において、光電変換膜で信号電荷を生成するためには、光電変換膜の上部に上部電極を設け、また、光電変換膜の下部に下部電極を設け、上部電極に電圧供給手段を接続し、上部電極と下部電極との間に挟まれた光電変換膜に電圧を印加可能な構成とする。このとき、電圧供給手段と上部電極とを接続する部位が、一箇所しか設けられていない場合や、接続する部位が複数あるときに各部位からセンサ領域までの距離がそれぞれ異なる場合がある。すると、センサ領域を構成する各画素の光電変換膜に印加する電圧に偏りが生じ、画素間で生成される信号電荷の量が異なることに起因して、画像ムラ等が発生し、画質が劣化する可能性がある。

上記のような問題の解決としては、各画素の光電変換膜に均一に電圧を印加するように、印加電圧用の配線、回路、ビアプラグ等を設けることが考えられる。しかし、画素の微細化を図る点から鑑みると、各画素に対応するように回路や配線を形成することは非常に困難である。

上記特許文献２には、基板上に積層された複数の光電変換膜を有し、それぞれの光電変換膜に均一に電圧を印加するために、上部電極膜接続用に上部電極膜周辺部にフラット状の配線を設ける構成が開示されている。しかし、画素領域周囲に、電圧供給用の電極を設ける構成とすると、パンクロ（可視波長域全般型）の光電変換膜などを半導体基板上に一括で塗布することができず、製造工程が煩雑になり、歩留まり低下、コストの増大につながる。

このように、基板上に光電変換膜を積層する固体撮像素子においては、光電変換膜に電圧を印加する電極の配置について更なる改善の余地があった。

本発明は、基板上に設けられた光電変換膜に均一な電圧を印加することができる固体撮像素子及び撮像装置を提供することにある。

本発明は、複数の画素を有する固体撮像素子であって、
前記画素ごとに設けられた下部電極と、
前記複数の画素で共有される光電変換膜と、
前記光電変化膜上に積層された上部電極と、
前記上部電極と前記下部電極との間に電界を生じさせるための電圧を前記上部電極に供給する配線部と、を備え、
前記下部電極と前記光電変換膜と前記上部電極とを含む光電変換素子が配列されている領域をセンサ領域としたとき、前記センサ領域以外の領域を周辺領域とし、前記周辺領域には、前記配線部と前記上部電極とを接続する接続部を複数有し、前記接続部がそれぞれ前記センサ領域に対称に設けられ、前記センサ領域が前記光電変換膜の中央に位置する固体撮像素子である。

この固体撮像素子は、それぞれの接続部からセンサ領域までの距離がほぼ等しいうえ、また、センサ領域が光電変換膜の中央に位置するため、上部電極と下部電極の間に電界を印加したとき、光電変換膜に均一な電圧を印加することができる。したがって、画像ムラ等による画質の劣化を防止することができる。

本発明によれば、基板上に設けられた光電変換膜に均一な電圧を印加することができる固体撮像素子及び撮像装置を提供できる。

固体撮像素子の平面図である。 固体撮像素子の１つの画素の断面模式図である。 図２の等価回路を示す図である。 固体撮像素子の平面模式図である。 固体撮像素子を搭載する撮像装置を示した図である。 ６Ａから６Ｃは固体撮像素子を作る手順を示す平面図である。 固体撮像素子の他の例を示す平面図である。 固体撮像素子の駆動の例を示すブロック図である。 固体撮像素子をパッケージに搭載した状態を示す図である。

図１は、固体撮像素子の平面図である。図２は、固体撮像素子の１つの画素の断面模式図である。図３は、図２の等価回路を示す図である。

図１に示す固体撮像素子３０は、半導体基板であるｐ型シリコン基板１（以下、基板１という。）を有する。基板１は、平面視が略矩形状に形成されている。基板１の平面視における中央部には、センサ領域Ｓが設けられている。

センサ領域Ｓは、図２に示す画素が、基板１上に二次元状に複数配置された領域である。基板１において、センサ領域Ｓ以外の領域を周辺領域とする。周辺領域には、センサ領域Ｓから信号を読み出す配線と、センサ領域に電圧を供給する配線等が形成される。固体撮像素子３０は、基板１上にセンサ領域Ｓと周辺領域とが一体のチップ状に形成されたものである。

基板１には、センサ領域Ｓを覆うように光電変換膜１５が形成されている。また、光電変換膜１５上に、透明な上部電極１６が設けられている。

基板１上には、配線部２４と、該配線部２４と上部電極１６とが電気接続する部位である複数の接続部２２とが形成されている。図１では、各接続部２２を斜線で示している。

図２に示すように、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐを備える。

光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換膜１５と、光電変換膜１５上に形成された上部電極１６とを含む構成となっている。下部電極１４は、光電変換素子Ｐごとに設けられている。光電変換膜１５は、単一の膜であり、全ての光電変換素子Ｐで共有される。上部電極１６は、光電変換膜１５の上に積層された単一の層である。１つの光電変換素子Ｐが１つの画素として機能する。

上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換膜１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ（酸化インジウムスズ）等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあってもよい。

下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウム等）で構成される。

光電変換膜１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された膜である。光電変換膜１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換膜１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。

図３は、一画素の回路を示しており、画素は、光電変換素子Ｐと、フローティングディフュージョンＦＤと、出力トランジスタ５ａと、選択トランジスタ５ｂと、リセットトランジスタ５ｃを備えている。出力トランジスタ５ａと、選択トランジスタ５ｂと、リセットトランジスタ５ｃが、図５に示すＭＯＳ回路５を構成している。出力トランジスタ５ａと、選択トランジスタ５ｂと、リセットトランジスタ５ｃは、それぞれｎチャネルＭＯＳトランジスタで構成されている。

フローティングディフュージョンＦＤは、画素電極１４と電気的に接続されており、その電位が画素電極１４の電位に応じて変化する。図４の例では、露光期間中、対向電極１６に正の電圧ＶＰＸを印加し、フローティングディフュージョンＦＤの電位が、露光開始と共に上昇するようにしている。

リセットトランジスタ５ｃは、フローティングディフュージョンＦＤの電位を所定電位にリセットするためのものである。リセットトランジスタ５ｃは、そのソース端子がフローティングディフュージョンＦＤに電気的に接続され、そのドレイン端子にはリセットドレイン電圧ＶＲＤが供給されている。リセットトランジスタ５ｃのゲート端子に印加されるリセットパルスがハイレベルになると、リセットトランジスタ５ｃがオンし、フローティングディフュージョンＦＤの電位がリセットドレイン電圧ＶＲＤにリセットされる。

出力トランジスタ５ａは、フローティングディフュージョンＦＤの電位を電圧信号に変換して出力するものである。言い換えると、出力トランジスタ５ａは、画素電極１４で捕集された電荷の電荷量に応じた信号を出力する。出力トランジスタ５ａは、そのゲート端子がフローティングディフュージョンＦＤに電気的に接続され、そのドレイン端子にはＭＯＳ回路５の電源電圧ＶＤＤが供給されている。また、そのソース端子が選択トランジスタ５ｂのドレイン端子に接続されている。

選択トランジスタ５ｂは、出力トランジスタ５ａの出力信号を信号線Ｓに選択的に出力するためのものである。選択トランジスタ５ｂは、そのソース端子が信号線Ｓに接続されている。選択トランジスタ５ｂのゲート端子に印加される選択パルスがハイレベルになると、選択トランジスタ５ｂはオンし、出力トランジスタ５ａで変換された電圧信号が信号線Ｓに出力される。

上部電極１６には、光電変換膜１５に電圧を印加するため、外部の電圧供給手段より電圧が供給される。外部から供給された電圧は昇圧回路を介して昇圧され、昇圧された電圧が配線部を経由して上部電極１６に供給される。上部電極１６に電圧が供給されると、上部電極１６と下部電極１４との間に電界が発生し、両者に挟まれた光電変換膜１５で信号電荷が生成される。

図４は、固体撮像素子の平面模式図である。
固体撮像素子３０は、行方向とこれに直交する列方向に正方格子状に配列された複数の画素３０３と、画素３０３からの信号の読み出しを制御するための走査回路３０１と、各画素３０３から出力される信号を処理する信号処理部３０２と、各部を制御する制御部３０７とを備える。画素３０３は、図２に示した構成となっている。

走査回路３０１は、リセット信号線３０４を介して各画素３０３のリセットトランジスタのリセットゲート９と接続されており、このリセット信号線３０４から各画素３０３へのリセットパルスの印加を行う。また、走査回路３０１は、行選択信号線３０５を介して各画素３０３の行選択トランジスタ５ｂのゲートと接続されており、この行選択信号線３０５から各画素３０３への行選択パルスの印加を行う。

信号処理部３０２は、各画素３０３の行選択トランジスタ５ｂの出力と出力信号線３０６を介して接続されており、行選択トランジスタ５ｂから出力された信号は、この出力信号線３０６を介して信号処理部３０２に入力される。信号処理部３０２では、１ライン分の信号処理しか行わないため、走査回路３０１は、画素３０３からの信号を１ラインずつ順次出力させるローリング読み出し制御を行う。

また、固体撮像素子３０は、昇圧動作により入力電圧を昇圧させ、各画素３０３の光電変換素子Ｐに電源電圧を供給する昇圧回路５０と、昇圧回路５０の電源電圧に含まれる電源ノイズを抑制するためのローパスフィルタ４０とを備えている。ローパスフィルタ４０と、昇圧回路５０とは、基板１の周辺領域に設けられる。

図５は、固体撮像素子を搭載する撮像装置を示した図である。
この撮像装置は、図４に示す固体撮像素子３０と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、撮像装置全体を統括制御するシステム制御部３６とを備える。なお、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１つのＩＣ）の中に組み込まれていてもよい。

次に、周辺領域の配線部及び接続部の構成について説明する。
図２に示すように、基板１の周辺領域には、基板１上方の絶縁層１０上に、接続部２２が設けられている。また、絶縁層１０内には外部から電圧Ｖが入力される配線部２４が設けられている。接続部２２と配線部２４はそれぞれ、導電性材料からなる平行平板で構成されている。接続部２２と配線部２４は、絶縁層１０内でビア２３を介して互いに電気接続される。接続部２２上には、上部電極１６の一部が設けられ、接続部２２と上部電極１６との電気接続が確保されている。

配線部２２は、周辺領域において、最上部ではなく基板１上方の配線層１０内で多層配線構造として設けられていてもよい。こうすることで、最上部の配線としても使用している下部電極１４材料よりも、低い抵抗率の配線層を使用し、抵抗を下げて電圧降下を減少させることができ、配線の自由度も得ることができる。

また、配線部２２をビア等を介して基板１上の絶縁層１０内に形成することで、内部電源からも電圧を供給することができる。

光電変換層積層型の固体撮像素子では、周辺領域の半導体基板上方には、他の電極や配線などを設ける必要がない構成である。このため、周辺領域に接続部２２と配線部２４とを設けることで、固体撮像素子３０の他の構成部材の設計に影響を及ぼすことなく、同じ基板１上に一体のチップとして作りこむことが可能である。

接続部２２と配線部２４は、光電変換素子Ｐや該光電変換素子Ｐの電荷を読み出す回路の配線層と同じ導電性材料を用いて、同一の工程で形成されていてもよい。
例えば、接続部２２は、光電変換素子Ｐの下部電極１４と同じ導電性材料によって構成されていてもよい。このとき、接続部２２と下部電極１４は、基板１の表面からの位置が同じになる。

接続部２２は、半導体基板の周辺領域の最上部に位置する所定の金属材料（トップメタル）を利用して構成することができる。この金属材料としては、上部電極１６を構成するＩＴＯなどと酸化することなく接続可能な材料として、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ａｕ（金）、ＴｉＮ（窒化チタン）、ＩＴＯを使用することができる。ＴｉＮやＩＴＯのように高い抵抗率の材料を用いることが好ましい。

図６Ａから図６Ｃは、固体撮像素子を作る手順を示す平面図である。
図６Ａ示すように、基板１上に、センサ領域Ｓを形成し、また、周辺領域に接続部２２と配線層２４を形成する。このとき、周辺領域に２つの接続部２２が形成されている。配線部２４は、基板１の平面視において、基板１の周縁部から接続部２２が形成される部位と重なる位置まで延びるように帯状に形成される。また、２つの接続部２２がそれぞれセンサ領域Ｓに、平面視において対称となる位置に形成されている。言い換えると、センサ領域Ｓが、２つの接続部２２同士の間の中央に、各接続部２２からの距離が等しくなるように形成されている。

その後、図６Ｂに示すように、センサ領域Ｓを覆うように光電変換膜１５が塗布される。光電変換膜１５は、平面視において略矩形状に形成される。ここで、センサ領域Ｓが光電変換膜１５の中央に位置するように、該光電変換膜１５を塗布する領域が位置決めされる。

この例のように、基板１の平面視において、２つの接続部２２がセンサ領域Ｓを囲むような形状で形成されているため、これら２つの接続部２２が光電変換膜１５の配置のアライメントとなり、光電変換膜１５の位置決めが行いやすい。また、２つの接続部２２が光電変換膜１５を設ける領域以外に位置するため、光電変換膜１５を塗布することができる。

図６Ｃに示すように、光電変換膜１５上に上部電極１６が形成され、該上部電極１６の一部が該光電変換膜１５の一部と重なる。上部電極１６は、基板１の平面視において略矩形状を有する。なお、基板１の平面視において、上部電極１６の中央にセンサ領域が位置している。

２つの接続部２２は、上部電極１６の対向する２つの短辺にほぼ重なる部位に形成されている。上部電極１６の配置によっては、２つの接続部２２は上部電極１６の対向する２つの長辺に相当する部位に設けてもよい。

上述した構成によれば、固体撮像素子３０は、それぞれの接続部２２からセンサ領域Ｓまでの距離がほぼ等しいうえ、また、センサ領域Ｓが光電変換膜１５の中央に位置するため、上部電極１６と下部電極１４の間に電界を印加したとき、光電変換膜１５に均一な電圧を印加することができる。したがって、画像ムラ等による画質の劣化を防止することができる

２つの接続部２２の形状は、センサ領域Ｓに対して互いに対称で且つ同一の形状であれば特に限定されない。また、次に説明するように接続部２２の位置や数は適宜変形することができる。

図７は、固体撮像素子の他の例を示す平面図である。この例では、基板１の平面視において、上部電極１６の四隅に相当する部位にそれぞれＬ字状の接続部２２が形成されている。この例においても、先に説明した固体撮像素子と同様に、４つの接続部２２がそれぞれセンサ領域Ｓに対称に設けられる。この例のように接続部２２によって上部電極１６の４隅から電圧を供給する構成とすることで、外部電源から高電圧を供給する場合には、チップ４隅の配線部２４から上部電極１６の四隅に供給することができ、高い電源電圧の配線が他の信号線にショート、リーク等の影響を与えないように他の信号線と離れるように配線できる。また、各隅に配置されている接続部２２をＬ字状とすることで、この接続部２２を製造時のアライメントマークとして用いることができる。接続部２２の形状は特に限定されない。

図８は、固体撮像素子の駆動の例を示すブロック図である。
昇圧回路５０は、昇圧動作によって入力電圧を昇圧させて駆動電圧を生成し、ローパスフィルタ４０に出力する。ローパスフィルタ４０は、駆動電圧に含まれる電源ノイズを遮断し、駆動電圧を配線部及び上部電極を介して光電変換膜に供給する。光電変換膜は、上部電極及び下部電極に電界を印加した状態において外部から光が入射すると、該光電変換膜の内部で電荷が生成され、該電荷が下部電極１４を介して読出回路に読み出されて出力信号として出力される。

また、固体撮像素子には、ローパスフィルタ４０の出力に接続し、昇圧回路５０から出力された電源電圧を検出する電圧検出手段として機能する電圧検出部６０が設けられている。また、電圧検出部６０で検出された電圧が所定範囲内になるように昇圧回路５０のクロック周波数を設定し、設定したクロック周波数となるように昇圧回路５０に入力されるクロック周波数を制御する制御部７０とを備えている。

図９は、固体撮像素子をパッケージに搭載した状態を示す図である。
固体撮像素子３０に外部から電圧を印加する場合には、固体撮像素子３０を半導体チップとしてパッケージ１００に搭載して用いる。パッケージ１００は、固体撮像素子の４辺の外周部に配置された複数の電極に対応して並べられた複数の電極が配置された配線基板を有している。固体撮像素子３０の外周部の各電極と配線基板の各電極とがワイヤＷで電気的に接続されている。なお、図９では、固体撮像素子３０の外周部の一部の構成のみを示している。固体撮像素子３０は、パッケージ１００側からワイヤＷを経由して、外周部の電極から電圧が供給される。このような構成によれば、高い電圧を外部からパッケージに供給することが可能であり、このとき、パッケージの電極は、できるだけ４隅を使用し、隣接する電極同士の間隔を適宜空けてあることによって、他の電源や、ＧＮＤや、低電圧の信号にショートすることがないように構成される。

本発明は次の事項を開示するものである。
（１）複数の画素を有する固体撮像素子であって、
前記画素ごとに設けられた下部電極と、
前記複数の画素で共有される光電変換膜と、
前記光電変化膜上に積層された上部電極と、
前記上部電極と前記下部電極との間に電界を生じさせるための電圧を前記上部電極に供給する配線部と、を備え、
前記下部電極と前記光電変換膜と前記上部電極とを含む光電変換素子が配列されている領域をセンサ領域としたとき、前記センサ領域以外の領域を周辺領域とし、前記周辺領域には、前記配線部と前記上部電極とを接続する接続部を複数有し、前記接続部がそれぞれ前記センサ領域に対称に設けられ、前記センサ領域が前記光電変換膜の中央に位置する固体撮像素子。
（２）上記（１）に記載の固体撮像素子であって、
前記接続部が２つであって、各接続部が前記上部電極の対向するそれぞれの辺に相当する部位に設けられる固体撮像素子。
（３）上記（１）に記載の固体撮像素子であって、
前記接続部が４つであって、各接続部が前記上部電極の４隅に相当する部位に設けられる固体撮像素子。
（４）上記（１）から（３）のいずれか１つに記載の固体撮像素子であって、
前記配線部に電圧を出力する昇圧手段と、
前記昇圧手段から出力される電圧を検出する電圧検出手段と、
前記電圧検出手段で検出された電圧が所定範囲内となるように前記昇圧手段のクロック周波数を設定し、前記クロック周波数を制御する制御部とを備える固体撮像素子。
（５）上記（１）から（４）のいずれか１つに記載の固体撮像素子であって、
前記配線部が、前記周辺領域において多層構造を有するように設けられている固体撮像素子。
（６）上記（１）から（５）のいずれか１つに記載の固体撮像素子であって、
前記接続部が抵抗率１×１０^−７Ωｍ以上の材料からなる固体撮像素子。
（７）上記（１）から（６）のいずれか１つに記載の固体撮像素子であって、
前記接続部が窒化チタン又は酸化インジウムスズからなる固体撮像素子。
（８）上記（１）から（７）のいずれか１つに記載の固体撮像素子であって、
前記接続部が前記下部電極と同じ導電性材料で構成される固体撮像素子。
（９）上記（１）から（８）いずれか１つに記載の固体撮像素子であって、
前記上部電極がＩＴＯで構成されている固体撮像素子。
（１０）上記（１）から（９）のいずれか１つに記載の固体撮像素子であって、
前記光電変換膜は、有機の光電変換材料を含む固体撮像素子。
（１１）上記（１）から（１０）のいずれか１つに記載の固体撮像素子であって、
前記下部電極の電位に応じてその電位が変化するフローティングディフュージョンと、前記フローティングディフュージョンの前記電位を電圧信号に変換して出力する出力トランジスタとを備える固体撮像素子。
（１２）上記（１）から（１１）のいずれか１つに記載の固体撮像素子であって、
前記複数の接続部はそれぞれ、平面視においてＬ字状である固体撮像素子。
（１３）上記（１）から（１２）のいずれか１つに記載の固体撮像素子であって、
前記複数の接続部は、前記センサ領域を囲むような形状で形成されている固体撮像素子。
（１４）上記（１）から１３のいずれか１つに記載の固体撮像素子を備えた撮像装置。

１ 基板
１５ 光電変換膜
１６ 上部電極
２２ 接続部
２４ 配線部
３０ 固体撮像素子

Claims (14)

1. 複数の画素を有する固体撮像素子であって、
   前記画素ごとに設けられた下部電極と、
   前記複数の画素で共有される光電変換膜と、
   前記光電変化膜上に積層された上部電極と、
   前記上部電極と前記下部電極との間に電界を生じさせるための電圧を前記上部電極に供給する配線部と、を備え、
   前記下部電極と前記光電変換膜と前記上部電極とを含む光電変換素子が配列されている領域をセンサ領域としたとき、前記センサ領域以外の領域を周辺領域とし、前記周辺領域には、前記配線部と前記上部電極とを接続する接続部を複数有し、前記接続部がそれぞれ前記センサ領域に対称に設けられ、前記センサ領域が前記光電変換膜の中央に位置する固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、
   前記接続部が２つであって、各接続部が前記上部電極の対向するそれぞれの辺に相当する部位に設けられる固体撮像素子。
3. 請求項１に記載の固体撮像素子であって、
   前記接続部が４つであって、各接続部が前記上部電極の４隅に相当する部位に設けられる固体撮像素子。
4. 請求項１から３のいずれか１項に記載の固体撮像素子であって、
   前記配線部に電圧を出力する昇圧手段と、
   前記昇圧手段から出力される電圧を検出する電圧検出手段と、
   前記電圧検出手段で検出された電圧が所定範囲内となるように前記昇圧手段のクロック周波数を設定し、前記クロック周波数を制御する制御部とを備える固体撮像素子。
5. 請求項１から４のいずれか１項に記載の固体撮像素子であって、
   前記配線部が、前記周辺領域において多層構造を有するように設けられている固体撮像素子。
6. 請求項１から５のいずれか１項に記載の固体撮像素子であって、
   前記接続部が抵抗率１×１０^−７Ωｍ以上の材料からなる固体撮像素子。
7. 請求項１から６のいずれか１項に記載の固体撮像素子であって、
   前記接続部が窒化チタン又は酸化インジウムスズからなる固体撮像素子。
8. 請求項１から７のいずれか１項に記載の固体撮像素子であって、
   前記接続部が前記下部電極と同じ導電性材料で構成される固体撮像素子。
9. 請求項１から８のいずれか１項に記載の固体撮像素子であって、
   前記上部電極がＩＴＯで構成されている固体撮像素子。
10. 請求項１から９のいずれか１項に記載の固体撮像素子であって、
    前記光電変換膜は、有機の光電変換材料を含む固体撮像素子。
11. 請求項１から１０のいずれか１項に記載の固体撮像素子であって、
    前記下部電極の電位に応じてその電位が変化するフローティングディフュージョンと、前記フローティングディフュージョンの前記電位を電圧信号に変換して出力する出力トランジスタとを備える固体撮像素子。
12. 請求項１から１１のいずれか１項に記載の固体撮像素子であって、
    前記複数の接続部はそれぞれ、平面視においてＬ字状である固体撮像素子。
13. 請求項１から１２のいずれか１項に記載の固体撮像素子であって、
    前記複数の接続部は、前記センサ領域を囲むような形状で形成されている固体撮像素子。
14. 請求項１から１３のいずれか１項に記載の固体撮像素子を備えた撮像装置。

Images