JPS62195137A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62195137A JPS62195137A JP61036809A JP3680986A JPS62195137A JP S62195137 A JPS62195137 A JP S62195137A JP 61036809 A JP61036809 A JP 61036809A JP 3680986 A JP3680986 A JP 3680986A JP S62195137 A JPS62195137 A JP S62195137A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring plate
- ceramic plates
- plates
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 abstract description 24
- 230000008646 thermal stress Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract 1
- 239000012790 adhesive layer Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 5
- 206010040844 Skin exfoliation Diseases 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基体を印刷配線板上に熱膨張係数の差
の小さい絶縁板を介して実装した半導体装置に関する。
の小さい絶縁板を介して実装した半導体装置に関する。
第２図に示すように印刷配線板１に半導体素子の基板２
を搭載する場合、例えばシリコン単結晶で３．６ Ｘｌ
０−６／’Ｃ１印刷配線板の基板材料であるガラス繊維
入りエポキシ樹脂で１０〜３０ Ｘ １０−’ ／ ℃
の熱膨張係数の差に基づく熱応力が半導体素子に加わら
ないようにするため、第３図に示すように半導体基板３
を、例えば６．０〜６．５ ｘｌＯ−６／℃（７）中間
の熱膨張係数をもつアルミナなどのセラミック板３にバ
ンプ電極４を用いて固着し、印刷配線板１にこのセラミ
ック板をはんだなどの接着層５により接着して印刷配線
板１の膨張、収縮をセラミック板３で緩和し、半導体基
板２への影響を少なくする方法が知られている。ところ
が、メモリチップの例のように最近の半導体素子寸法の
大形化により、セラミック板３と印刷配線板１との接着
面積が大きくなり、印刷配線板からセラミック板へ加わ
る熱応力が大きくなる。このためはんだからなる接着層
５において剥離が生ずるという欠点があった。
を搭載する場合、例えばシリコン単結晶で３．６ Ｘｌ
０−６／’Ｃ１印刷配線板の基板材料であるガラス繊維
入りエポキシ樹脂で１０〜３０ Ｘ １０−’ ／ ℃
の熱膨張係数の差に基づく熱応力が半導体素子に加わら
ないようにするため、第３図に示すように半導体基板３
を、例えば６．０〜６．５ ｘｌＯ−６／℃（７）中間
の熱膨張係数をもつアルミナなどのセラミック板３にバ
ンプ電極４を用いて固着し、印刷配線板１にこのセラミ
ック板をはんだなどの接着層５により接着して印刷配線
板１の膨張、収縮をセラミック板３で緩和し、半導体基
板２への影響を少なくする方法が知られている。ところ
が、メモリチップの例のように最近の半導体素子寸法の
大形化により、セラミック板３と印刷配線板１との接着
面積が大きくなり、印刷配線板からセラミック板へ加わ
る熱応力が大きくなる。このためはんだからなる接着層
５において剥離が生ずるという欠点があった。
本発明は、半導体素子が大形になっても熱応力の影響を
受けることが少な（また絶縁板と印刷配線板との間の接
着層に剥離のおこるおそれのない信鯨性の高い半導体装
置を提供することを目的とする。
受けることが少な（また絶縁板と印刷配線板との間の接
着層に剥離のおこるおそれのない信鯨性の高い半導体装
置を提供することを目的とする。
第１図は本発明の一実施例を示し、以下の各図同様第３
図と共通の部分には同一の符号が付されている。図から
分かるようにセラミック板３の下面の印刷配線板１との
接着は、中央領域のみに設けられた接着層５によって行
われる。このような接着層５は、例えばセラミック板３
の下面の中央部のみにメタライズを施し、はんだを用い
て印刷配線板１の上面の導体部に接着することにより形
成される。このような構成において、セラミック板３と
印刷配線板１の接着面積は第３図の場合に一部して小さ
くなり、印刷配線板１の基板とセラミツク板３との熱膨
張係数の差により接着層５に生ずる熱応力が減少する。 半導体基板２と印刷配線板１上の配線との接続は、半導
体基板２のバンプ電極４を下側にして図示しないセラミ
ック板３上面の配線導体に融着し、セラミック板の側面
を経て下面に導かれた配線導体上のバンプ電極６を印刷
配線板１上の配線に融着させることによって行う。バン
プ電極５および６の融着は同時に行ってもよ（、またバ
ンプ電極の材料の融点を変えることによりいずれか一方
を先に行ってもよい。あるいはバンプ電極６を設けない
で接着層５には絶縁性の接着剤を用い、セラミック板３
下面の接着層５の縁まで配線導体を延長し、印刷配線板
１上の配線とＨＬＩｇｌ性接着剤で接続する方式でもよ
い。 第４図、第５図はそれぞれ異なる実施例を示し、いずれ
も下面に突出部を有するセラミック板３１゜３２を用い
て、突出部の頂面において接着層５により、接着してい
る。突出部はセラミック板３１では長方形、セラミック
板３２では台形の断面を持って板１から受ける半導体基
板２への応力の影響をさらに小さくすることができる。 なお印刷配線板の上には、封止された半導体素子を含む
他の電子部品を搭載することができるのはもちろんであ
る。 【発明の効果］ 本発明によれば、半導体基体を支持するセラミック板な
どの絶縁板と印刷配線板とを全面でなく中央部のみで接
着して接着面積を小さくしたので接着層における熱応力
が減少し、絶縁板と印刷配線板との間に剥がれの生ずる
ことがなく、また半導体基体に応力の加わることによる
影響の少ない信転性の高い半導体装置を得ることができ
る。
図と共通の部分には同一の符号が付されている。図から
分かるようにセラミック板３の下面の印刷配線板１との
接着は、中央領域のみに設けられた接着層５によって行
われる。このような接着層５は、例えばセラミック板３
の下面の中央部のみにメタライズを施し、はんだを用い
て印刷配線板１の上面の導体部に接着することにより形
成される。このような構成において、セラミック板３と
印刷配線板１の接着面積は第３図の場合に一部して小さ
くなり、印刷配線板１の基板とセラミツク板３との熱膨
張係数の差により接着層５に生ずる熱応力が減少する。 半導体基板２と印刷配線板１上の配線との接続は、半導
体基板２のバンプ電極４を下側にして図示しないセラミ
ック板３上面の配線導体に融着し、セラミック板の側面
を経て下面に導かれた配線導体上のバンプ電極６を印刷
配線板１上の配線に融着させることによって行う。バン
プ電極５および６の融着は同時に行ってもよ（、またバ
ンプ電極の材料の融点を変えることによりいずれか一方
を先に行ってもよい。あるいはバンプ電極６を設けない
で接着層５には絶縁性の接着剤を用い、セラミック板３
下面の接着層５の縁まで配線導体を延長し、印刷配線板
１上の配線とＨＬＩｇｌ性接着剤で接続する方式でもよ
い。 第４図、第５図はそれぞれ異なる実施例を示し、いずれ
も下面に突出部を有するセラミック板３１゜３２を用い
て、突出部の頂面において接着層５により、接着してい
る。突出部はセラミック板３１では長方形、セラミック
板３２では台形の断面を持って板１から受ける半導体基
板２への応力の影響をさらに小さくすることができる。 なお印刷配線板の上には、封止された半導体素子を含む
他の電子部品を搭載することができるのはもちろんであ
る。 【発明の効果］ 本発明によれば、半導体基体を支持するセラミック板な
どの絶縁板と印刷配線板とを全面でなく中央部のみで接
着して接着面積を小さくしたので接着層における熱応力
が減少し、絶縁板と印刷配線板との間に剥がれの生ずる
ことがなく、また半導体基体に応力の加わることによる
影響の少ない信転性の高い半導体装置を得ることができ
る。
第１図は本発明の一実施例の断面図、第２図は本発明の
対象の半導体装置の斜視図、第３図は従来例の断面図、
第４図、第５図はそれぞれ本発明の異なる実施例を示す
断面図である。 １：印刷配線板、２：半導体基板、３：セラミ第２図 第３図 第５図
対象の半導体装置の斜視図、第３図は従来例の断面図、
第４図、第５図はそれぞれ本発明の異なる実施例を示す
断面図である。 １：印刷配線板、２：半導体基板、３：セラミ第２図 第３図 第５図
Claims (1)
- １）半導体基板が印刷配線板上に熱膨張係数の近い絶縁
板を介して実装されるものにおいて、絶縁板が中央の一
部領域のみにおいて印刷配線板と接着されたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036809A JPS62195137A (ja) | 1986-02-21 | 1986-02-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036809A JPS62195137A (ja) | 1986-02-21 | 1986-02-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62195137A true JPS62195137A (ja) | 1987-08-27 |
Family
ID=12480101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036809A Pending JPS62195137A (ja) | 1986-02-21 | 1986-02-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62195137A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109565U (ja) * | 1991-03-08 | 1992-09-22 | 富士通テン株式会社 | 複合基板構造 |
| JPH08124967A (ja) * | 1994-10-21 | 1996-05-17 | Nec Corp | 半導体装置 |
| CN106255313A (zh) * | 2016-08-30 | 2016-12-21 | 无锡市同步电子制造有限公司 | 一种电路板用散热冷板的制备和粘接方法 |
| JPWO2014188493A1 (ja) * | 2013-05-20 | 2017-02-23 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
-
1986
- 1986-02-21 JP JP61036809A patent/JPS62195137A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109565U (ja) * | 1991-03-08 | 1992-09-22 | 富士通テン株式会社 | 複合基板構造 |
| JPH08124967A (ja) * | 1994-10-21 | 1996-05-17 | Nec Corp | 半導体装置 |
| JPWO2014188493A1 (ja) * | 2013-05-20 | 2017-02-23 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| CN106255313A (zh) * | 2016-08-30 | 2016-12-21 | 无锡市同步电子制造有限公司 | 一种电路板用散热冷板的制备和粘接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| US5962925A (en) | Mounting structure of electronic component having bumps | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| US5973927A (en) | Mounting structure for an integrated circuit | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPS62195137A (ja) | 半導体装置 | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2636602B2 (ja) | 半導体装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 | |
| JPS586951B2 (ja) | 電子回路装置 | |
| JPS6360533B2 (ja) | ||
| JPH10125730A (ja) | 実装構造体およびその製造方法 | |
| JPH0294535A (ja) | 混成集積回路 | |
| JPH10107405A (ja) | 電気部品の配線基板への実装構造 | |
| JPH1013001A (ja) | 配線基板 | |
| JPH1187402A (ja) | 実装構造体とその製造方法 | |
| JPH05152506A (ja) | 半導体集積回路装置 | |
| JPH0794670A (ja) | 混成集積回路装置 | |
| JPH0235747A (ja) | 混成集積回路装置 | |
| JPH08241913A (ja) | 半導体パッケージ材料および半導体パッケージ | |
| JPH07170035A (ja) | 回路基板 | |
| JPH05129744A (ja) | 混成集積回路装置 | |
| JPS634635A (ja) | 半導体素子 |