KR101292635B1 - 전자부품 실장 시스템 및 전자부품 실장방법 - Google Patents

전자부품 실장 시스템 및 전자부품 실장방법 Download PDF

Info

Publication number
KR101292635B1
KR101292635B1 KR1020097004020A KR20097004020A KR101292635B1 KR 101292635 B1 KR101292635 B1 KR 101292635B1 KR 1020097004020 A KR1020097004020 A KR 1020097004020A KR 20097004020 A KR20097004020 A KR 20097004020A KR 101292635 B1 KR101292635 B1 KR 101292635B1
Authority
KR
South Korea
Prior art keywords
solder
paste
electronic component
height
mounting
Prior art date
Application number
KR1020097004020A
Other languages
English (en)
Other versions
KR20090051059A (ko
Inventor
카주오 오카모토
쇼이치 니시
타케시 모리타
마사노리 히요시
카주히코 토모야수
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090051059A publication Critical patent/KR20090051059A/ko
Application granted granted Critical
Publication of KR101292635B1 publication Critical patent/KR101292635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

전극에 인쇄된 땜납 페이스트의 높이를 계측하는 높이 계측장치와 전자부품 탑재장치를 구비한 실장 시스템에 있어서, 전극에 인쇄된 땜납 페이스트의 높이를 계측한 계측결과에 기초하여 땜납 페이스트의 높이가 정상인지 아닌지를 판정하고, 또한 이 판정결과에 기초하여 땜납 범프로의 땜납 페이스트의 전사의 요부를 판정하고 전사 필요로 판정되었다면 탑재헤드에 유지된 전자부품에 페이스트를 전사한다. 이것에 의해, 인쇄불량에 기인하는 땜납량의 부족이 생긴 기판을 대상으로 하는 경우에 있어서 땜납량의 적정에 추가하여 실장 품질을 확보할 수 있다.

Description

전자부품 실장 시스템 및 전자부품 실장방법{ELECTRONIC COMPONENT MOUNTING SYSTEM AND ELECTRONIC COMPONENT MOUNTING METHOD}
본 발명은 전자부품을 기판에 실장하여 실장기판을 제조하는 전자부품 실장 시스템 및 전자부품 실장방법에 관한 것이다.
전자부품을 기판에 땜납접합에 의해 실장하여 실장기판을 제조하는 전자부품 실장 시스템은 땜납 인쇄장치, 전자부품 탑재장치, 리플로우 장치 등 복수의 전자부품 실장용 장치를 연결하여 구성되어 있다. 이러한 전자부품 실장 시스템에 있어서, 품질관리를 높은 신뢰성으로 행하는 것을 목적으로 하여 각 장치의 사이에 검사장치를 배치한 구성의 검사기능을 갖는 전자부품 실장시스템이 도입되고 있다(예를 들면, 특허문헌1 참조).
이 특허문헌에 나타낸 예에서는 인쇄장치와 전자부품 탑재장치의 사이에 인쇄검사장치를 배치하고, 인쇄검사장치에서 인쇄장치에 의한 인쇄상태에 위치 어긋남 등의 어떤 비정상 사태가 있는 것이 검출되었다면, 그것을 시정하기 위한 피드백 정보를 인쇄장치에 전달하고 또한, 후공정의 전자부품 탑재장치에는 비정상 사태의 영향을 시정하고 나서 탑재동작을 실행하기 위한 피드포워드 정보가 전달된다. 이것에 의해, 실장기판 제조과정에서의 고도의 품질관리가 실현된다.
[특허문헌 1] 특개2002-134899호 공보
그런데, 최근 전자부품의 소형화에 의해, 실장되는 전자부품의 사이즈도 미소화되고, 이들 미소부품의 실장시에는 기판에 인쇄된 땜납의 양을 정밀하게 제어하는 것이 요구된다. 따라서, 기판의 전극에 땜납을 인쇄하는 스크린 인쇄과정에서는 전극의 미세화에 따라 인쇄난이도가 증대되고, 인쇄후의 땜납의 형상불량 등에 의해 땜납량의 편차가 생기기 쉽다. 그리고, 이 상태 그대로 기판에 전자부품이 탑재되면, 리플로우 공정에서 전자부품이 기판에 정상적으로 땜납 접합되지 않은 접합불량이 생기는 정도가 높아진다. 이와 같이, 종래의 전자부품 실장 시스템에서는 스크린 인쇄공정에서의 인쇄불량에 의해 땜납량의 부족이 생긴 후의 기판에 대해서는 유효한 리커버리책이 없어 실장품질의 저하나 불량율의 증대를 초래하는 문제점이 있었다.
따라서, 본 발명은 인쇄불량에 기인하는 땜납량의 부족이 생긴 기판을 대상으로 하는 경우에 실장품질을 확보할 수 있는 전자부품 실장시스템 및 전자부품 실장방법을 제공하는 것을 목적으로 한다.
본 발명의 전자부품 실장 시스템은 복수의 전자부품 실장용 장치를 연결하여 구성되고 하면에 땜납 범프가 형성된 전자부품을 기판에 실장하여 실장기판을 제조하는 전자부품 실장 시스템으로서, 상기 기판에 상기 땜납 범프에 대응하여 형성된 전극에 땜납 페이스트를 인쇄하는 인쇄장치; 상기 전극에 인쇄된 땜납 페이스트의 높이를 계측하고 이 계측결과에 기초하여 상기 땜납 페이스트의 높이가 정상인지 아닌지를 상기 전극마다 개별적으로 판정하는 페이스트 높이 계측장치; 부품공급부로부터 전자부품을 취출하여 기판유지부에 유지된 기판에 이송탑재하는 탑재헤드와, 상기 탑재헤드를 상기 부품공급부와 상기 기판 유지부 사이에서 이동시키는 헤드 이동 수단과, 상기 탑재헤드의 이동경로에 배설되고 상기 탑재헤드에 유지된 전자부품을 땜납 페이스트의 도막이 형성된 도막 형성면에 대하여 하강시킴으로써 상기 땜납 범프에 땜납 페이스트를 전사하기 위한 페이스트 전사 유닛을 구비한 전자부품 탑재장치; 및 상기 페이스트 높이 계측장치에 의한 상기 높이의 부정의 판정결과에 기초하여 상기 페이스트 전사 유닛에 의한 땜납 페이스트의 전사의 요부를 판정하는 페이스트 전사 판정부를 구비한다.
본 발명의 전자부품 실장방법은 복수의 전자부품 실장용 장치를 연결하여 구성되고 하면에 땜납 범프가 형성된 전자부품을 기판에 실장하여 실장기판을 제조하는 전자부품 실장방법으로서, 상기 기판에 상기 땜납 범프에 대응하여 형성된 전극에 땜납 페이스트를 인쇄하는 인쇄공정; 상기 전극에 인쇄된 땜납 페이스트의 높이를 계측하고 이 계측결과에 기초하여 상기 땜납 페이스트의 높이가 정상인지 아닌지를 상기 전극마다 개별적으로 판정하는 페이스트 높이 계측공정; 및 땜납 페이스트의 도막을 도막형성면에 형성하고, 상기 탑재헤드에 유지된 전자부품을 땜납 페이스트의 도막이 형성된 도막형성면에 대하여 하강시킴으로써 상기 복수의 땜납 범프에 땜납 페이스트를 전사하기 위한 페이스트 전사 유닛을 구비한 전자부품 탑재장치에 의해 상기 페이스트 높이 계측공정후의 상기 기판에 전자부품을 탑재하는 부품탑재공정을 포함하고, 상기 부품 탑재공정에 앞서, 상기 땜납 높이 계측공정에서의 상기 높이가 정상인지 아닌지의 판정결과에 기초하여 상기 페이스트 전사 유닛에 의한 땜납 페이스트의 전사의 요부를 페이스트 전사판정부에 의해 판정하고, 전사 필요로 판정되었다면 상기 탑재헤드에 유지된 전자부품을 상기 도막 형성면에 대하여 하강시키는 페이스트 전사동작을 실행한다.
본 발명에 따르면, 전극에 인쇄된 땜납 페이스트의 높이를 계측한 계측결과에 기초하여 땜납 페이스트의 높이가 정상인지 아닌지를 판정하고, 또한 이 판정결과에 기초하여 땜납 범프로의 땜납 페이스트의 전사의 요부를 판정하고, 전사필요로 판정되었다면 탑재헤드에 유지된 전자부품에 페이스트를 전사함으로써, 인쇄불량에 기인하는 땜납량의 부족이 생긴 기판을 대상으로 하는 경우에 땜납량을 적정하게 추가하여 실장 품질을 확보할 수 있다.
도 1은 본 발명의 일실시예의 전자부품 실장시스템의 구성을 나타낸 블록도.
도 2는 본 발명의 일실시예의 전자부품 실장시스템에서의 땜납인쇄의 설명도.
도 3은 본 발명의 일실시예의 전자부품 탑재장치의 평면도.
도 4는 본 발명의 일실시예의 전자부품 탑재장치에서의 페이스트 전사유닛의 구조설명도.
도 5a 내지 도 5d는 본 발명의 일실시예의 전자부품 탑재장치에서의 페이스트 전사유닛의 동작설명도.
도 6은 본 발명의 일실시예의 인쇄검사장치의 제어계의 구성을 나타낸 블록 도.
도 7은 본 발명의 일실시예의 전자부품 탑재장치의 제어계의 구성을 나타낸 블록도.
도 8은 본 발명의 일실시예의 전자부품 실장방법을 나타낸 흐름도.
도 9a 내지 도 9c는 본 발명의 일실시예의 전자부품 실장방법의 공정설명도.
도 10a 내지 도 10c는 본 발명의 일실시예의 전자부품 실장방법의 공정설명도.
도 11a 내지 도 11c는 본 발명의 일실시예의 전자부품 실장방법의 공정설명도.
다음, 본 발명의 실시예를 도면을 참조하여 설명한다.
먼저, 도 1을 참조하여 전자부품 실장 시스템에 대하여 설명한다. 도 1에서 전자부품 실장 시스템은 전자부품 실장용 장치인 인쇄장치(M1), 인쇄검사장치(M2), 전자부품 탑재장치(M3), 리플로우 장치(M4)의 각 장치를 연결하여 구성되는 전자부품 실장라인(1)을 통신 네트워크(2)에 의해 접속하고, 전체를 관리 컴퓨터(3)에 의해 제어하는 구성으로 되어 있다. 본 실시예에서는 이들 복수의 전자부품 실장용 장치에 의해, 하면에 외부접속용의 복수의 땜납 펌프가 형성된 전자부품을 기판에 땜납접합에 의해 실장하여 실장기판을 제조한다. 또한, 관리 컴퓨터(3)를 사용하지 않고 각 전자부품 실장용 장치를 통신 네트워크(2)에 의해 접속하는 구성도 무방하다.
인쇄장치(M1)는 실장대상의 기판에 전자부품의 땜납펌프의 배열에 대응하여 형성된 전극에, 전자부품 접합용의 땜납 페이스트를 스크린 인쇄한다. 인쇄검사장치(M2)는 땜납 인쇄후의 기판을 촬상하여 인쇄된 땜납 페이스트의 평면위치를 인식함으로써 인쇄상태를 검사한다. 전자부품 탑재장치(M3)는 땜납 페이스트가 인쇄된 기판에 탑재헤드에 의해 전자부품을 탑재한다. 리플로우 장치(M4)는 전자부품이 탑재된 기판을 가열함으로써, 땜납펌프 및 땜납 페이스트를 가열용융시켜 전자부품을 기판에 땜납 접합한다.
도 2는 인쇄장치(M1)에서 행해지는 땜납인쇄를 나타낸다. 인쇄장치(M1)는 스크린 마스크(6) 및 스퀴지 기구(8)를 구비하고 있고, 스크린 마스크(6)의 하방에는 기판유지부(도시생략)에 의해 전자부품이 실장되는 기판(5)이 위치결정되어 유지된다. 기판(5)의 상면에는 실장 대상의 전자부품이 접속되는 전극(5a)이 설치되어 있다. 스크린 마스크(6)의 상방에는 2개의 인쇄 스퀴지(9)를 승강기구(10)에 의해 승강이 자유롭게 한 구성의 스퀴지 기구(8)가 배설되어 있고, 스퀴지 기구(8)는 수평이동기구(도시생략)에 의해 수평이동이 자유롭게 되어 있다. 기판(5)을 스크린 마스크(6)의 하면에 당접시키고, 또한 스크린 마스크(6)의 상면에 땜납 페이스트(7)를 공급한 상태에서 인쇄 스퀴지(9)를 스크린 마스크(6)의 상면에 접접시키면서 스퀴지 기구(8)를 수평이동시킴으로써, 스크린 마스크(6)에 형성된 패턴공(도시생략)을 통하여 땜납 페이스트(7)가 전극(5a)에 인쇄된다.
다음, 도 3을 참조하여 전자부품 탑재장치(M3)의 구조를 설명한다. 도 3에서, 기대(11)의 중앙부에는 반송로(12)가 X 방향(기판반송방향)으로 배열되어 있 다. 반송로(12)는 전자부품이 실장되는 기판(5)을 반송하고, 전자부품 실장위치에 기판(5)을 유지하여 위치결정된다. 따라서, 반송로(12)는 기판(5)을 유지하여 위치결정하는 기판유지부로 되어 있다. 반송로(12)의 양측에는 전자부품을 공급하는 제1 부품공급부(13A) 및 제2 부품공급부(13B)가 배설되어 있다.
제1 부품공급부(13A)에는 복수의 테이프 피더(14)가 병설되어 있다. 테이프 피더(14)는 단자형의 칩 부품 등의 전자부품을 유지한 테이프를 피치에 의해 보내어, 이하에 설명하는 탑재헤드의 픽업위치에 이들 전자부품을 공급한다. 제2 부품공급부(13B)에는 2개의 트레이 피더(15)가 병렬로 배설되어 있고, 2개의 트레이 피더(15)는 각각 종류가 다른 전자부품(16)을 격자 배열로 탑재헤드의 픽업 위치에 공급한다. 전자부품(16)에는 BGA 등 박형의 수지기판에 반도체 소자를 실장한 구성의 반도체 패키지나, 소형의 범프 부착 부품 등이 포함된다. 본 실시예에서는 전자부품(16)으로서 상술한 반도체 패키지 등, 하면에 형성된 복수의 땜납범프에 의해 기판과 접속된 것을 대상으로 하고 있다.
기대(11)의 X 방향의 양단부에는 Y축 테이블(17A) 및 Y축 가이드(17B)가 배설되어 있고, Y축 테이블(17A), Y축 가이드(17B)에는 X축 테이블(18)이 가설되어 있다. 또한, X축 테이블(18)에는 탑재헤드(19)가 장착되어 있다. 탑재헤드(19)는 복수의 단위탑재헤드(20)를 구비한 다연형의 탑재헤드이고, 기판인식 카메라(21)와 일체로 이동한다.
X축 테이블(18), Y축 테이블(17A)을 구동함으로써 탑재헤드(19)는 XY 방향으로 이동하고, 제1 부품공급부(13A) 및 제2 부품공급부(13B)로부터 전자부품을 단위 탑재헤드(20)의 흡착노즐(20a)(도10 참조)에 의해 취출하여 반송로(12)상에 위치결정 유지된 기판(5)으로 이동탑재한다. X축 테이블(18), Y축 테이블(17A)은 탑재헤드(19)를 제1 부품공급부(13A) 및 제2 부품공급부(13B)와 반송로(12)의 사이에서 이동시키는 헤드 이동수단을 구성한다.
반송로(12)와 제2 부품공급부(13B)의 사이의 탑재헤드(19)의 이동경로에는 부품인식 카메라(23), 노즐 스토커(22), 페이스트 전사 유닛(24)이 배설되어 있다. 각각의 부품 공급부에서 전자부품을 픽업한 탑재헤드(19)가 기판(5)을 이동하는 도중에, 탑재헤드(19)가 부품인식 카메라(23)의 상방을 통과함으로써, 탑재헤드(19)에 유지된 상태의 전자부품을 인식한다.
노즐 스토커(22)는 기판(5)에 탑재되는 전자부품의 종류에 따른 흡착노즐을 복수종류 수납하고 있고, 탑재헤드(19)가 노즐 스토커(22)에 액세스함으로써, 탑재대상의 전자부품에 따른 흡착노즐을 선택하여 장착할 수 있도록 되어 있다. 페이스트 전사 유닛(24)은 땜납성분을 플럭스에 혼입하여 점성체로 한 땜납 페이스트를 도막 상태로 하여 도막 형성면에 형성하는 기능을 가지고 있다. 탑재헤드(19)에 유지된 전자부품을 페이스트 전사유닛(24)의 도막 형성면에 대하여 하강시킴으로써 전자부품의 하면에 형성된 복수의 땜납 범프에는 땜납 페이스트가 전사에 의해 공급된다. 이 땜납 페이스트의 전사에 의한 공급은 땜납 범프를 기판(5)의 전극과 땜납 접합할 때의 땜납량을 추가함으로써, 땜납 접합의 신뢰성을 향상시키는 것을 목적으로 하여 행해지는 것이다.
다음, 도 4를 참조하여 전자부품 탑재장치(M3)에 구비된 페이스트 전사유 닛(24)의 구성에 대하여 설명한다. 도 4에서, 베이스부(25)의 상면에는 평활한 도막 형성면(25a)이 설치되어 있고, 도막형성면(25a)에는 전자부품(16)에 형성된 땜납 범프(16a)에 전사에 의해 공급하기 위한 땜납 페이스트(7)의 도막(7a)이 스퀴지(28)에 의해 땜납 페이스트(7)를 연전하는 성막 동작에 의해 형성된다.
베이스부(25)에는 스퀴지(28)이 성막동작을 할 수 있는 수직이동기구(26), 수평이동기구(27)가 설치되어 있고, 스퀴지(28)는 수평이동기구(27)에 장착되어 있다. 수직이동기구(26), 수평이동기구(27), 스퀴지(28)는 스퀴지 구동부(45)(도 7 참조)에 의해 구동된다. 즉, 수평이동기구(27)를 구동함으로써 스퀴지(28)는 수평이동하고, 또한 수직이동기구(26)를 구동함으로써 스퀴지(28)는 수평이동기구(27)와 일체로 승강한다. 따라서, 스퀴지(28)는 스퀴지 구동부(35)에 의해 구동되어 도막형성면(25a)상에 수평이동 및 수직이동을 조합한 성막동작을 행한다. 이것에 의해, 도막형성면(25a)에는 땜납 페이스트(7)의 도막이 형성된다.
도 5a 내지 도 5d는 스퀴지(28)에 의한 성막동작의 1 패턴예를 나타내고 있다. 도 5a는 스퀴지(28)에 의해 도막형성면(25a) 상면의 전 범위에 걸쳐 땜납 페이스트(7)를 막 두께(t1)으로 도포하여 균일한 막 두께의 도막(7a)을 형성한 동작예를 나타내고 있다. 전사 대상의 땜납범프(16a)에 균일하게 땜납 페이스트(7)를 전사하는 경우에는 도 5에 나타낸 바와 같은 도막 형성이 행해진다.
이에 대하여, 복수의 땜납펌프(16a)중 특정 땜납 범프(16a)에만 땜납 페이스트(7)를 전사하고자 하는 경우나, 전사 대상의 땜납 펌프(16a)마다에 전사량을 변화시키고자 하는 경우에는 이하에 나타낸 바와 같이 도막 형성범위나 막 두께를 변 화시킨 도막형성이 행해진다. 즉, 도 5b, 도 5c에 도시한 바와 같이, 스퀴지(28)에 수직이동기구(26), 수평이동기구(27)에 의해 수평이동 및 수직이동을 소정 패턴으로 조합한 성막 동작을 행한다.
이것에 의해, 도 5d에 도시한 바와 같이, 도막 형성면(25a)의 특정범위 A에, 임의의 막 두께 t, 임의의 평면형상, 임의의 도막분포로 도막(7a)을 형성할 수 있다. 이것에 의해, 후술하는 땜납 범프(16a)로의 전사에 의한 땜납 페이스트(7)의 공급에 있어서 전자부품(16)의 복수의 땜납 범프(16a)중 특정 땜납범프(16a)에 대하여 선택적으로 또한 소망량의 땜납 페이스트(7)를 전사에 의해 공급하는 것이 가능하도록 되어 있다.
다음, 도 6을 참조하여 인쇄검사장치(M2)의 기능 및 제어계의 구성을 설명한다. 도 6에서, 인쇄장치(M1)에서 땜납인쇄가 행해진 후의 기판(5)은 반송위치 결정기구(35)에 의해 반송되고, 소정 검사 위치에 위치결정 유지된다. 반송위치 결정기구(35)의 구동원인 반송구동모터(35M)는 구동부(34)에 의해 구동된다. 기판(5)의 상방에는 높이 계측기(37), 카메라(39)가 배설되어 있고, 각각 이하의 기능을 가지고 있다.
카메라(39)는 기판(5)에 있어서 인쇄검사의 대상이 되는 검사대상 위치를 촬상한다. 그리고, 이 촬상결과를 검사부(38)에 의해 인식처리함으로써, 땜납 페이스트의 인쇄상태의 검사가 행해진다. 높이 계측기(37)는 계측대상까지의 거리를 정밀하게 계측하는 기능을 가지고 있고, 전극(5a)에 인쇄된 땜납 페이스트(7)를 대상으로 하여 계측을 행하고, 계측 데이터를 계측부(36)에 의해 처리함으로써, 인쇄상태 에서의 땜납 페이스트(7)의 높이가 계측된다. 이 땜납 페이스트(7)의 높이 계측은 전극(5a)상에 인쇄된 땜납 페이스트(7)의 두께, 즉 각 전극(5a)에 인쇄된 땜납 페이스트(7)의 인쇄량을 계측하는 것에 상당한다.
페이스트 높이 기억부(31)는 높이 계측기(37), 계측부(36)에 의한 높이 계측결과를 페이스트 높이 계측 데이터로서 기억한다. 그리고, 페이스트 높이 부족판정부(32)는 페이스트 높이를 기억부(31)에 기억된 페이스트 높이 계측 데이터를 대상으로 하여 개개의 전극(5a)에 있어서 인쇄된 땜납 페이스트(7)의 높이가 적정한지 여부의 판정을 행한다. 즉, 페이스트 높이 계측 데이터를 페이스트 높이 부족 판정부(32)에 미리 기억된 기준높이 데이터와 비교함으로써, 전극(5a)에 인쇄된 땜납 페이스트(7)의 높이가 정상인지 아닌지를 판정한다.
이 높이가 정상인지 아닌지의 판정 결과 및 인쇄상태 검사결과는 통신부(33), 통신 네트워크(2)를 통하여 관리 컴퓨터(3)나 타 장치로 전송된다. 검사제어부(30)는 구동부(34), 높이 계측기(36), 카메라(39)를 제어함으로써, 검사·계측동작을 제어하는 기능을 가지고 있다. 따라서, 인쇄검사장치(M2)는 전극(5a)에 인쇄된 땜납 페이스트(7)의 높이를 계측하고, 이 계측결과에 기초하여 땜납 페이스트(7)의 높이가 정상인지 아닌지를 전극마다 개별적으로 판정하는 페이스트 높이 계측장치로 되어 있다.
다음, 도 7을 참조하여 전자부품 탑재장치(M3)의 제어계의 구성에 대하여 설명한다. 탑재제어부(40)는 CPU를 구비한 전체 제어부이고, 이하에 설명하는 각 부의 동작이나 처리를 제어한다. 페이스트 전사 판정부(41)는 인쇄검사장치(M2)로부 터 전송된 페이스트 높이가 정상인지 아닌지의 판정결과에 기초하여 페이스트 전사 유닛(24)에 의한 땜납 페이스트(7)의 전사의 요부를 판정한다. 이 판정은 미리 정해진 기준, 즉 높이 부족으로 판정된 전극수의 전극 전체에 점하는 비율이나 개개의 높이 부족의 정도 등에 대하여 설정된 판정한 값에 기초하여 행해진다.
스퀴지 이동 데이터 기억부(42)는 페이스트 전사 판정부(41)에 의해 땜납 페이스트의 전사가 필요로 판정된 경우에 페이스트 전사 유닛(24)에 있어서 실행되는 성막 동작의 패턴, 즉 스퀴지(28)의 수평·수직 이동을 조합한 동작 패턴을 기억한다. 헤드 구동부(44)는 탑재헤드(19)를 구동한다. 스퀴지 구동부(45)는 수직이동 기구(26), 수평이동기구(27)의 구동원인 수직방향 구동모터(26M), 수평방향 구동모터(27M)를 구동한다. 탑재제어부(40)가 전술한 높이 계측 결과 및 스퀴지 이동 데이터 기억부(42)에 기억된 스퀴지 이동 데이터에 기초하여 스퀴지 구동부(45)를 제어함으로써, 기판(5)에서의 전극(5a)마다의 땜납 페이스트의 높이 분포를 보정하는데 필요한 페이스트 전사량 분포에 대응한 도막(7a)이 형성된다.
다음, 이 전자부품 실장 시스템에 의한 전자부품 실장방법에 대하여 도 8의 흐름에 따라 각 도면을 참조하여 설명한다. 이 전자부품 실장방법은 하면에 복수의 땜납 범프(16a)가 형성된 전자부품(16)을 기판(5)에 이송탑재하여 실장하는 것이다. 먼저, 인쇄장치(M1)에서, 실장대상의 기판(5)에 땜납 페이스트(7)를 인쇄한다(인쇄공정)(단계1). 이것에 의해, 도 9a에 도시한 바와 같이, 기판(5)에 형성된 각 전극(5a)에는 땜납 페이스트(7)가 스크린 인쇄된다.
인쇄후의 기판(5)은 인쇄검사장치(M2)로 반입되고, 여기서 각 전극(5a)을 대 상으로 하여 인쇄상태 검사가 행해짐과 동시에, 페이스트 높이 계측이 실행된다(페이스트 높이 계측공정)(단계 2). 즉, 도 9b에 도시한 바와 같이, 높이 계측기(37)를 각 전극(5a)의 상방에 순차 위치시켜 도막(7a)의 상면을 대상으로 하여 높이 계측을 행하고, 계측결과를 페이스트 높이 기억부(31)에 기억한다. 여기에 나타낸 예에서는 복수의 전극(5a)중 화살표로 나타낸 2 개소의 전극(5a*)에서는 인쇄장치(M1)에서의 인쇄불량에 의해, 정상인 땜납량의 땜납 페이스트(7)가 인쇄되지 않고 타 정상적인 땜납 인쇄위치와 비교하여 낮은 높이계측 결과가 얻어진다.
이어서, 페이스트 높이 부족판정부(32)에 의해, 계측된 페이스트의 높이가 정상인지 아닌지를 판정한다(단계3). 여기서 모든 전극(5a)에 대하여 높이가 정상이고, 높이 부족이 없는 경우에는 그대로 전자부품 탑재공정(단계 7)으로 진행되고, 부품 탑재 동작이 실행된다. 그리고, 높이 부족이 있는 경우에는 페이스트 전사 판정부(41)에 의해 땜납 페이스트(7)의 추가공급을 위한 페이스트 전사의 요부가 판정된다(단계 4). 여기서 높이 부족이 매우 경미하고, 후 공정에 악영향을 미치는 정도는 아닌 것으로 판단된 경우에는 전술과 마찬가지로 그대로 부품탑재 동작이 실행된다.
이에 대하여, 도 9b에 나타낸 예와 같이, 높이 부족의 정도가 범위·부족량과 함께 무시할 수 없는 경우에는 (단계 4)에서 페이스트 전사 필요로 판정되고, 이하에 설명하는 페이스트 전사가 실행된다. 본 실시예에서는 높이 부족이 생기지 않은 전극(5a)에 대하여 땜납 페이스트(7)가 과잉 추가되는 것에 의한 문제점을 방지하기 위하여 페이스트 전사의 범위·전사량을 적정히 설정하는 처리가 실행된다 (단계 5).
즉, 도 9c에 도시한 바와 같이, 높이 부족으로 판정된 전극(5a)에 대응하는 위치에, 필요로 되는 전사량에 따른 크기의 도막(7a)을 페이스트 전사 유닛(24)의 도막 형성면(25a)에 형성한다. 이 처리는 인쇄검사장치(M2)에서 취득된 높이 계측 결과 및 스퀴지 이동 데이터 기억부(42)에 기억된 성막동작 패턴을 탑재제어부(40)가 참조하여 스퀴지 구동부(45)를 구동함으로써 실행된다. 즉, 여기에서는, 페이스트 전사 유닛(24)은 땜납 높이 계측공정에서의 계측결과에 기초하여 도막 형성면(25a)에 도막(7a)을 형성한다.
이어서, 페이스트 전사 동작이 실행된다(단계 6). 즉, 제2 부품공급부(13B)로부터 전자부품(16)을 취출한 탑재헤드(19)를 페이스트 전사 유닛(24)의 상방으로 이동시켜 도 10a에 도시한 바와 같이 도막형성면(25a)에 형성된 도막(7a)에 대응하는 땜납 범프(16a)가 올바르게 위치맞춤되도록 단위 탑재 헤드(20)를 위치결정한다. 이어서, 도 10b에 도시한 바와 같이, 도막 형성면(25a)에 대하여 탑재헤드(19)에 유지된 전자부품(16)을 하강시킴으로써, 전사 대상이 되는 땜납 펌프(16a), 즉 높이 부족으로 판정된 전극(5a)에 대응하는 위치에 있는 땜납 범프(16a)를 도막(7a)에 접촉시킨다(페이스트 전사 공정). 이것에 의해, 도 10c에 도시한 바와 같이, 전자부품(16)에 있어서 전사가 필요로 되는 땜납 범프(16a)에는 소망 전사량의 땜납 페이스트(7)가 전사된다.
이어서, 전자부품(16)을 기판(5)에 탑재한다(단계7). 즉, 탑재헤드(19)를 이동시켜 도 11a에 도시한 바와 같이, 땜납 페이스트(7) 전사후의 전자부품(16)을 유 지한 단위탑재헤드(20)를 기판(5)상에 위치시키고, 땜납범프(16a)를 기판(5)의 전극(5a)에 위치맞춤한다. 이것에 의해, 페이스트 높이 계측에 있어서 높이 부족으로 판정된 전극(5a*)의 바로 위에는 이 높이 부족을 보정하기 위하여 땜납 페이스트(7)가 전사된 땜납 범프(16a)가 위치한다. 이어서, 전자부품(16)을 하강시켜 도 11b에 도시한 바와 같이 전자부품(16)을 기판(5)에 탑재하여 땜납 범프(16a)를 기판(5)의 전극(5a)에 땜납 페이스트(7)를 통하여 착지시킨다(부품 탑재공정).
이 후, 전자부품(16)이 탑재된 기판(5)은 리플로우 장치(M4)에 반입된다. 그리고, 도 11c에 도시한 바와 같이, 기판(5)을 전자부품(16)과 함께 땜납 융점 온도 이상으로 가열하여 땜납 범프(16a) 및 땜납 페이스트(7)중의 땜납 성분을 용융시킴으로써, 전자부품(16)을 기판(5)에 땜납 접합한다(리플로우 공정)(단계 8). 이 때, 인쇄장치(M1)에서의 인쇄불량 때문에 땜납량이 적은 전극(5a*)에서도 페이스트 전사에 의해 땜납 펌프(16a)에 추가 공급된 땜납 페이스트(7)가 땜납량의 부족을 돕기 때문에, 땜납 범프(16a)와 전극(5a)을 땜납 접합하기 위한 땜납량이 부족한 일이 없다. 이것에 의해, 도 11c에 도시한 바와 같이, 전자부품(16)의 땜납 범프(16a)가 용융된 땜납 성분은 땜납 페이스트(7)중의 땜납이 용융된 땜납성분과 일체로 되어 모든 땜납 범프(16a)를 전극(5a)에 정상적으로 하여 도통불량이나 접합강도 부족 등의 접합불량이 생기는 일이 없이 전자부품(16)을 전극(5a)에 전기적으로 접속하는 땜납 접합부(16b)를 양호하게 형성한다.
즉, 상술한 전자부품 실장방법에서는 부품탑재 공정에 앞서, 땜납 높이 계측장치에 의한 높이가 정상인지 아닌지의 판정결과에 기초하여 페이스트 전사 유 닛(24)에 의한 땜납 페이스트의 전사의 요부를 페이스트 전사판정부(41)에 의해 판정하고, 전사 필요로 판정되었다면 탑재헤드(19)에 유지된 전자부품을 도막 형성면(25a)에 대하여 하강시키는 페이스트 전사동작을 실행하도록 하고 있다. 이것에 의해, 인쇄불량에 기인하는 땜납량의 부족이 생긴 기판을 대상으로 하는 경우에 땜납량을 적정히 추가하여 실장품질을 확보할 수 있다.
본 발명의 전자부품 실장시스템 및 전자부품 실장방법은 인쇄불량에 기인하는 땜납량의 부족이 생긴 기판을 대상으로 하는 경우에 실장품질을 확보할 수 있는 효과를 가지며, 전자부품을 기판에 땜납접합에 의해 실장하여 실장기판을 제조하는 분야에 이용가능하다.
본 발명은 2006년 9월 11일 출원한 일본특허출원 제2006-245229호를 기초로 한 것으로, 그 내용은 여기에 참조로서 포함된다.

Claims (4)

  1. 복수의 전자부품 실장용 장치를 연결하여 구성되고 하면에 복수의 땜납 범프가 형성된 전자부품을 기판에 실장하여 실장기판을 제조하는 전자부품 실장 시스템으로서,
    상기 기판에 상기 땜납 범프에 대응하여 형성된 전극에 땜납 페이스트를 인쇄하는 인쇄장치;
    상기 전극에 인쇄된 땜납 페이스트의 높이를 계측하고 상기 계측결과에 기초하여 상기 땜납 페이스트의 높이가 정상인지 아닌지를 상기 전극마다에 개별적으로 판정하는 페이스트 높이 계측장치;
    부품공급부로부터 전자부품을 취출하여 기판유지부에 유지된 기판에 이송탑재하는 탑재헤드와, 상기 탑재헤드를 상기 부품공급부와 상기 기판 유지부 사이에서 이동시키는 헤드 이동 수단과, 상기 탑재헤드의 이동경로에 배설되고 상기 탑재헤드에 유지된 전자부품을 땜납 페이스트의 도막이 형성된 도막 형성면에 대하여 하강시킴으로써 상기 땜납 범프에 땜납 페이스트를 전사하기 위한 페이스트 전사 유닛을 구비한 전자부품 탑재장치; 및
    상기 페이스트 높이 계측장치에 의한 상기 높이가 정상인지 아닌지의 판정결과에 기초하여 상기 페이스트 전사 유닛에 의한 땜납 페이스트의 전사의 요부를 판정하는 페이스트 전사 판정부를 구비한 것을 특징으로 하는 전자부품 실장 시스템.
  2. 제1항에 있어서,
    상기 페이스트 전사 유닛은 상기 땜납 높이 계측장치에 의한 계측결과에 기초하여 상기 도막 형성면에 상기 도막을 형성하는 것을 특징으로 하는 전자부품 실장 시스템.
  3. 복수의 전자부품 실장용 장치를 연결하여 구성되고 하면에 복수의 땜납 범프가 형성된 전자부품을 기판에 실장하여 실장기판을 제조하는 전자부품 실장방법으로서,
    상기 기판에 상기 땜납 범프에 대응하여 형성된 전극에 땜납 페이스트를 인쇄하는 인쇄공정;
    상기 전극에 인쇄된 땜납 페이스트의 높이를 계측하고 상기 계측결과에 기초하여 상기 땜납 페이스트의 높이가 정상인지 아닌지를 상기 전극마다 개별적으로 판정하는 페이스트 높이 계측공정; 및
    땜납 페이스트의 도막을 도막형성면에 형성하고, 상기 탑재헤드에 유지된 전자부품을 땜납 페이스트의 도막이 형성된 도막형성면에 대하여 하강시킴으로써 상기 복수의 땜납 범프에 땜납 페이스트를 전사하기 위한 페이스트 전사 유닛을 구비한 전자부품 탑재장치에 의해 상기 페이스트 높이 계측공정후의 상기 기판에 전자부품을 탑재하는 부품탑재공정을 포함하고,
    상기 부품 탑재공정에 앞서, 상기 땜납 높이 계측공정에서의 상기 높이가 정상인지 아닌지의 판정결과에 기초하여 상기 페이스트 전사 유닛에 의한 땜납 페이 스트의 전사의 요부를 페이스트 전사판정부에 의해 판정하고, 전사필요로 판정되었다면 탑재헤드에 유지된 전자부품을 상기 도막형성면에 대하여 하강시키는 페이스트 전사동작을 실행하는 것을 특징으로 하는 전자부품 실장방법.
  4. 제3항에 있어서,
    상기 페이스트 전사 유닛은 상기 땜납 높이 계측공정에서의 계측결과에 기초하여 상기 도막형성면에 상기 도막을 형성하는 것을 특징으로 하는 전자부품 실장방법.
KR1020097004020A 2006-09-11 2007-09-06 전자부품 실장 시스템 및 전자부품 실장방법 KR101292635B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006245229A JP4793187B2 (ja) 2006-09-11 2006-09-11 電子部品実装システムおよび電子部品実装方法
JPJP-P-2006-245229 2006-09-11
PCT/JP2007/067780 WO2008032756A1 (en) 2006-09-11 2007-09-06 Electronic component mounting system and electronic component mounting method

Publications (2)

Publication Number Publication Date
KR20090051059A KR20090051059A (ko) 2009-05-20
KR101292635B1 true KR101292635B1 (ko) 2013-08-16

Family

ID=38922808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004020A KR101292635B1 (ko) 2006-09-11 2007-09-06 전자부품 실장 시스템 및 전자부품 실장방법

Country Status (6)

Country Link
US (1) US7870991B2 (ko)
JP (1) JP4793187B2 (ko)
KR (1) KR101292635B1 (ko)
CN (1) CN101513156B (ko)
DE (1) DE112007002127T5 (ko)
WO (1) WO2008032756A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP4760940B2 (ja) * 2009-03-25 2011-08-31 パナソニック株式会社 電子部品実装装置
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
KR20140079391A (ko) * 2011-09-26 2014-06-26 알파 메탈즈, 인크. 솔더 조인트에서 공극을 감소시키기 위한 시스템 및 방법
JP5832864B2 (ja) * 2011-11-14 2015-12-16 富士機械製造株式会社 スクリーン印刷機
JP5526285B2 (ja) * 2011-12-08 2014-06-18 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP2014011231A (ja) * 2012-06-28 2014-01-20 Hitachi Ltd ハンダボール印刷搭載装置
CN104584682B (zh) * 2012-08-27 2017-06-09 易兹自动化有限公司 用于将涂覆元件施加到支撑表面的系统和方法
JP6118813B2 (ja) * 2012-10-31 2017-04-19 富士機械製造株式会社 対基板作業システムおよび粘性流体供給方法
JP5945697B2 (ja) * 2012-11-19 2016-07-05 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法
JP5884015B2 (ja) * 2012-11-19 2016-03-15 パナソニックＩｐマネジメント株式会社 電子部品装着システム
WO2014076970A1 (ja) * 2012-11-19 2014-05-22 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
WO2014076969A1 (ja) * 2012-11-19 2014-05-22 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
US9216469B2 (en) * 2013-10-18 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Indirect printing bumping method for solder ball deposition
JP6272676B2 (ja) * 2013-11-07 2018-01-31 東レエンジニアリング株式会社 ボンディング装置
JP6450923B2 (ja) * 2013-12-20 2019-01-16 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置
US9978719B2 (en) * 2014-01-28 2018-05-22 Infineon Technologies Austria Ag Electronic component, arrangement and method
JP6201149B2 (ja) * 2014-02-27 2017-09-27 パナソニックＩｐマネジメント株式会社 部品実装ライン及び部品実装方法
KR20160060590A (ko) * 2014-11-20 2016-05-30 주식회사 고영테크놀러지 검사 장치 및 이를 갖는 부품 실장 시스템
JP2016192455A (ja) * 2015-03-31 2016-11-10 パナソニックＩｐマネジメント株式会社 部品実装ラインおよび部品実装方法ならびに部品実装装置
JP6587871B2 (ja) * 2015-09-04 2019-10-09 ヤマハ発動機株式会社 部品実装装置および部品実装システム
CN116250381A (zh) * 2020-11-23 2023-06-09 奥宝科技有限公司 焊料凸块的修复

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JPH11238960A (ja) * 1998-02-19 1999-08-31 Sony Corp プリント基板及び該プリント基板のはんだ付け方法
JP2005181092A (ja) * 2003-12-19 2005-07-07 Dainippon Printing Co Ltd 突起の高さ測定方法および測定装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3041107B2 (ja) * 1991-10-29 2000-05-15 松下電器産業株式会社 クリーム半田印刷検査方法及びクリーム半田印刷方法
JP3070241B2 (ja) * 1992-04-24 2000-07-31 松下電器産業株式会社 クリーム半田の高さ計測装置
JP3314406B2 (ja) 1992-04-24 2002-08-12 松下電器産業株式会社 クリーム半田の高さ測定方法
US5411897A (en) * 1994-02-04 1995-05-02 Mobil Solar Energy Corporation Machine and method for applying solder paste to electronic devices such as solar cells
EP0740495A3 (en) * 1995-04-12 1997-09-17 Matsushita Electric Ind Co Ltd Method and device for printing solder paste
JP3293409B2 (ja) * 1995-06-02 2002-06-17 松下電器産業株式会社 スクリーン印刷装置におけるクリーム半田の粘度管理方法
US5882720A (en) * 1996-02-01 1999-03-16 Mpm Corporation Monitoring deposited pads
US5862973A (en) * 1997-01-30 1999-01-26 Teradyne, Inc. Method for inspecting solder paste in printed circuit board manufacture
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
WO2001088473A1 (de) 2000-05-17 2001-11-22 Siemens Aktiengesellschaft Inspektion einer dreidimensionalen oberflächenstruktur sowie kalibrierung der auflösung (lotpastenauftrag) mit kamera und optischem sensor sowie unabhängiger kalibriermarke
JP3685035B2 (ja) 2000-10-25 2005-08-17 松下電器産業株式会社 電子部品実装システムおよび電子部品実装方法
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
JP3595283B2 (ja) 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP3878033B2 (ja) * 2002-02-28 2007-02-07 シーケーディ株式会社 三次元計測装置
US7171897B2 (en) * 2003-06-05 2007-02-06 Georgia Tech Research Corporation System and methods for data-driven control of manufacturing processes
JP2005030774A (ja) * 2003-07-07 2005-02-03 Art Denshi Kk クリーム半田バンプの形状測定方法および形状測定装置
JP4140548B2 (ja) * 2004-04-15 2008-08-27 松下電器産業株式会社 バンプ形成装置およびバンプ形成方法
JP2005305806A (ja) 2004-04-21 2005-11-04 Nsk Ltd ペースト膜形成装置
JP4493421B2 (ja) * 2004-06-30 2010-06-30 株式会社リコー プリント回路基板検査装置とプリント回路基板組み立て検査ラインシステムおよびプログラム
GB2418729A (en) * 2004-09-30 2006-04-05 Mv Res Ltd Determination of solder paste composition quality by measuring emitted fluorescence radiation intensity
US20060086773A1 (en) * 2004-10-27 2006-04-27 Sanftleben Henry M Technique for optical inspection system verification
JP2006245229A (ja) 2005-03-02 2006-09-14 Alps Electric Co Ltd 磁気検出素子及びその製造方法
US20060249303A1 (en) * 2005-05-04 2006-11-09 Johnson Kenneth W Connectorless electronic interface between rigid and compliant members using hemi-ellipsoidal surface features
US20070130755A1 (en) * 2005-10-31 2007-06-14 Duquette David W Electronics assembly machine with embedded solder paste inspection
JP2007134406A (ja) * 2005-11-08 2007-05-31 Anritsu Corp 印刷はんだ検査装置
JP4170335B2 (ja) * 2005-12-16 2008-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーション ペースト塗布装置及びそれを用いたＰｏＰ用自動実装装置
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP4710772B2 (ja) * 2006-09-15 2011-06-29 パナソニック株式会社 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法
US20080083816A1 (en) * 2006-10-04 2008-04-10 Leinbach Glen E Statistical process control of solder paste stenciling using a replicated solder paste feature distributed across a printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JPH11238960A (ja) * 1998-02-19 1999-08-31 Sony Corp プリント基板及び該プリント基板のはんだ付け方法
JP2005181092A (ja) * 2003-12-19 2005-07-07 Dainippon Printing Co Ltd 突起の高さ測定方法および測定装置

Also Published As

Publication number Publication date
CN101513156A (zh) 2009-08-19
CN101513156B (zh) 2011-05-18
DE112007002127T5 (de) 2009-07-23
JP2008066626A (ja) 2008-03-21
WO2008032756A1 (en) 2008-03-20
KR20090051059A (ko) 2009-05-20
US7870991B2 (en) 2011-01-18
US20100230472A1 (en) 2010-09-16
JP4793187B2 (ja) 2011-10-12

Similar Documents

Publication Publication Date Title
KR101292635B1 (ko) 전자부품 실장 시스템 및 전자부품 실장방법
KR101260429B1 (ko) 전자 부품 실장 시스템, 전자 부품 탑재 장치 및 전자 부품실장 방법
KR101312423B1 (ko) 전자 부품 실장 시스템, 탑재 상태 검사 장치 및 전자 부품 실장 방법
KR101292634B1 (ko) 전자부품 탑재장치 및 전자부품 실장방법
KR101147461B1 (ko) 전자 부품 실장 시스템, 전자 부품 실장 장치 및 전자 부품실장 방법
US7841079B2 (en) Electronic component mounting system and electronic component mounting method
JP4353100B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4883131B2 (ja) 電子部品実装方法
KR20120016609A (ko) 전자 부품 실장 시스템 및 전자 부품 실장 방법
US11140788B2 (en) Component mounting method, component mounting system, and manufacturing method of component mounting board
KR101053091B1 (ko) 실장기판의 제조방법
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
KR102510457B1 (ko) 표면실장 장치 및 방법
JP2014041892A (ja) スクリーン印刷装置およびスクリーン印刷方法
JP2008066625A (ja) 電子部品搭載装置および電子部品実装方法
JP4595857B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP5990775B2 (ja) 電子部品実装システムおよび電子部品実装装置ならびに電子部品実装方法
KR101541332B1 (ko) 지그 상에 인쇄회로기판을 장착하는 장치
JP2019186410A (ja) 部品実装システムおよび部品装着方法
JP2007287778A (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2007165580A (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6