JP4710772B2 - 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法 - Google Patents

電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法 Download PDF

Info

Publication number
JP4710772B2
JP4710772B2 JP2006251066A JP2006251066A JP4710772B2 JP 4710772 B2 JP4710772 B2 JP 4710772B2 JP 2006251066 A JP2006251066 A JP 2006251066A JP 2006251066 A JP2006251066 A JP 2006251066A JP 4710772 B2 JP4710772 B2 JP 4710772B2
Authority
JP
Japan
Prior art keywords
electronic component
mounting
substrate
cream solder
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006251066A
Other languages
English (en)
Other versions
JP2008072035A (ja
Inventor
大介 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006251066A priority Critical patent/JP4710772B2/ja
Priority to US12/441,015 priority patent/US8328074B2/en
Priority to PCT/JP2007/067448 priority patent/WO2008032641A1/en
Priority to CNA200780033667XA priority patent/CN101513155A/zh
Priority to DE112007002181T priority patent/DE112007002181T5/de
Publication of JP2008072035A publication Critical patent/JP2008072035A/ja
Application granted granted Critical
Publication of JP4710772B2 publication Critical patent/JP4710772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0817—Monitoring of soldering processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Description

本発明は、電極にクリーム半田が印刷された基板に電子部品を実装する電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法に関するものである。
表面に電極が形成されたプリント配線基板等の基板に電子部品を実装する場合、基板側電極に予めクリーム半田を印刷し、このクリーム半田上に部品側電極を搭載した状態でリフローすることにより、溶融半田を部品側電極となじませて接合する方法が広く実施されている。実装品質を確保する上では、基板側電極と部品側電極を正確に接合する必要があるが、基板側電極上に印刷されたクリーム半田が基板側電極に対してずれた位置に印刷されている場合や均一に印刷されていない場合がある。このような場合に、電子部品を設計上の実装基準位置に基づいて両電極が正確に重なり合うように電子部品を搭載すると、リフロー時の溶融半田による表面張力により、電子部品が当初の搭載位置、すなわち実装基準位置からずれてしまったり、部分的に強い表面張力が作用して電子部品が立ち上がるマンハッタン現象が起きたりする等の不具合が生じることがある。
このような不具合を解決するため、一対の基板側電極上に印刷されたクリーム半田の平面形状から面積中心を求め、この面積中心を基準として電子部品を搭載するようにした電子部品実装装置が提案されている（特許文献１参照）。このように、一対の基板側電極上に印刷されたクリーム半田の面積中心を基準として電子部品を搭載することで、リフロー時に溶融半田が基板側電極の表面上を濡れ広がる際に、溶融半田が奏するセルフアライメント効果により電子部品の両端部に形成された部品側電極がそれぞれの基板側電極の中央部に移動し、ほぼ設計上の実装基準位置に自動的に位置補正される。
特開２００２−８４０９７号公報
電子部品の実装分野では、実装品質を確保するため、リフロー前後における電子部品の位置管理を行っている。ところが、リフロー時の溶融半田によるセルフアライメント効果により電子部品はリフロー前後で変位するため、リフロー前の電子部品の搭載位置を管理するための基準位置とリフロー後の電子部品の実装位置を管理するための基準位置との２つの基準位置を設定し、それぞれの基準位置に基づいて電子部品の位置管理を行う必要がある。
そこで本発明は、溶融半田のセルフアライメント効果による電子部品の変位を考慮した電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法を提供することを目的とする。
請求項１に記載の発明は、クリーム半田が印刷された一対の基板側電極に電子部品を実装する電子部品実装ラインであって、前記一対の基板側電極からはみ出して印刷されたクリーム半田を含むクリーム半田の印刷位置を算出する演算手段と、印刷された前記クリーム半田の体積中心を測定する体積分布測定手段と、測定された前記クリーム半田の体積中心の平面位置を電子部品の搭載基準位置として前記一対の基板側電極に電子部品を搭載する電子部品搭載手段と、前記クリーム半田の印刷位置を基準として電子部品の搭載位置を管理する搭載位置管理手段と、前記クリーム半田を溶融させて電子部品と前記一対の基板側電極とを接合させる接合手段としてのリフロー装置と、前記一対の基板側電極の中央にあたる位置に予め設定された基板側電極位置を基準としてリフロー後の電子部品の実装位置を管理する実装位置管理手段と、を備えた。
請求項２に記載の発明は、クリーム半田が印刷された一対の基板側電極に電子部品を実装する電子部品実装ラインにおける位置管理方法であって、前記一対の基板側電極からはみ出して印刷されたクリーム半田を含むクリーム半田の印刷位置を算出する印刷位置算出工程と、印刷された前記クリーム半田の印刷量を体積で測定し、その体積中心の平面位置を電子部品の搭載基準位置として前記一対の基板側電極に電子部品を搭載する工程と、前記クリーム半田の印刷位置を基準として電子部品の搭載位置を管理する工程と、リフロー装置により前記クリーム半田を溶融させて電子部品と前記一対の基板側電極とを接合させるリフロー工程と、前記一対の基板側電極の中央にあたる位置に予め設定された基板側電極位置を基準としてリフロー後の電子部品の実装位置を管理する工程と、を含む。
本発明によれば、一対の基板側電極からはみ出して印刷されたクリーム半田を含むクリーム半田の印刷位置を基準として、一対の基板側電極に搭載された電子部品の搭載位置を管理し、一対の基板側電極の中央にあたる位置に予め設定された基板側電極位置を基準として基板側電極と接合されたリフロー後の電子部品の実装位置を管理するので、リフロー時に溶融したクリーム半田が奏するセルフアライメント効果による電子部品の変位に対応した位置管理を行うことができる。
本発明の実施の形態について適宜図面を参照しながら説明する。図１は本発明の実施の形態の電子部品実装ラインの構成図、図２（ａ）は基板に電子部品を実装した状態を示す側面図、図２（ｂ）は基板側電極にクリーム半田を印刷した状態を示す側面図、図３（ａ）は基板側電極に正常位置でクリーム半田を印刷した状態を示す平面図、図３（ｂ）は基板側電極に対してずれた位置にクリーム半田を印刷した状態を示す平面図、図３（ｃ）は基板側電極に電子部品を搭載した状態を示す平面図、図４は本発明の実施の形態の電子部品実装ラインにおける位置管理フローチャートである。
最初に、本発明の実施の形態の電子部品実装ラインについて図１乃至図３を参照しながら説明する。図１において、電子部品実装生産ラインは、基板に所定の処理を施す複数の装置を連続的に配置し、各装置における処理動作を管理コンピュータ２に備えられたライン制御部２ａによってコントロールするように構成されている。ラインの最上流に配設された基板検査装置３は、電子部品の実装対象となる基板の状態検査を行う。基板検査装置３の下流に配設された印刷装置４は、基板に形成された電極に対してクリーム半田の印刷を行う。印刷装置４の下流に配設された印刷検査装置５は、電極に印刷されたクリーム半田の印刷位置を含めた印刷状態の検査を行う。印刷検査装置５の下流に配設された電子部品搭載装置６は、クリーム半田が印刷された電極に電子部品を搭載する。電子部品搭載装置６の下流に配設された搭載位置管理装置７は、電極上に搭載された電子部品の位置管理を行う。搭載位置管理装置７の下流に配設されたリフロー装置８は、クリーム半田を溶融させて電子部品の電極と基板の電極とを接合させる。リフロー装置８の下流に配設された実装位置管理装置９は、電極上に実装された電子部品の位置管理を行う。なお、ラインを構成する各装置間には、不良基板をラインから排出する基板排出機構が設けられており、上流の装置において不良と判断された基板を下流に搬送することなくラインから排出できるようになっている。
図２（ａ）において、基板１に設けられた一対の基板側電極１ａ、１ｂに、電子部品２
０の両側に設けられた部品側電極２０ａ、２０ｂがそれぞれクリーム半田３０ａ、３０ｂによって接合されている。このように、相対する電極である基板側伝電極１ａと部品側電極２０ａ、基板側伝電極１ｂと部品側電極２０ｂが精度よく接合されることで、電気的、物理的に強固な接合が実現され高い製品品質を確保することができる。図３（ａ）において、実装基準位置ａ１は、一対の基板側電極１ａ、１ｂの略中央にあたる位置に予め設定されており、この実装基準位置ａ１が、一対の基板側電極１ａ、１ｂの位置を示す基板側電極位置となっている。
印刷装置４では、クリーム半田３０ａ、３０ｂが各基板側電極１ａ、１ｂからはみ出すことがない正常位置に印刷されるが（図３（ａ）参照）、基板１の製作精度や印刷精度等の影響で、各基板側電極１ａ、１ｂに対してずれた位置に印刷されることがある（図３（ｂ）参照）。クリーム半田３０ａ、３０ｂが正常位置に印刷されていれば、実装基準位置ａ１を基準として電子部品２０を一対の基板側電極１ａ、１ｂに搭載し、その後のリフローにより相対する電極同士が精度よく実装されるが、正常位置に印刷されていない場合にも実装基準位置ａ１を基準として搭載すると、接合の際に不具合が生じることがある。例えば、リフロー時に溶融するクリーム半田３０ａ、３０ｂの表面張力が電子部品２０に作用し、電子部品２０が当初の搭載位置である実装基準位置ａ１から変位したり、部分的に強い表面張力が作用し、電子部品２０が立ち上がるマンハッタン現象が起きたりする等の接合不良が生じやすい。
そのため、本実施の形態の電子部品実装ラインでは、基板側電極位置である実装基準位置ａ１を基準とするのではなく、クリーム半田３０ａ、３０ｂの印刷位置を基準として電子部品２０の搭載を行うようにしている。このように搭載すると、リフロー時の溶融したクリーム半田３０ａ、３０ｂが基板側電極１ａ、１ｂの表面上を濡れ広がる際に、表面張力が基板側電極１ａ、１ｂと部品側電極２０ａ、２０ｂに適切に働くため 電子部品２０の部品側電極２０ａ、２０ｂがそれぞれ基板側電極１ａ、１ｂの中央部に向けて移動する（セルフアライメント効果）。これにより、電子部品２０は、リフロー前の搭載位置から実装基準位置ａ１近傍に位置補正された状態で一対の基板側電極１ａ、１ｂに接合される。
図３（ｂ）において、電子部品２０を搭載する際の基準となるクリーム半田３０ａ、３０ｂの印刷位置は、クリーム半田３０ａ、３０ｂの体積中心ｂ１の平面位置である。クリーム半田３０ａ、３０ｂの印刷不良には、図３（ｂ）に示す平面的な位置ずれの他に、図２（ｂ）に示す立体的な印刷量の不均一があるため、クリーム半田３０ａ、３０ｂの印刷量を体積（図３（ｂ）に示されるように、基板側電極１ａ、１ｂからはみ出して印刷されたものも含む）で測定し、その体積中心ｂ１の平面位置を電子部品２０の搭載基準位置とすることで、セルフアライメント効果による位置補正機能が十分発揮できるようにしている。
印刷検査装置５は、クリーム半田３０ａ、３０ｂの体積中心ｂ１を測定する体積分布測定手段５ａを備えている。体積分布測定手段５ａは、各クリーム半田３０ａ、３０ｂの表面の各測点にレーザ光を照射し、各測点にて反射されたレーザ光の反射角から、三角測量の応用により各測点の高さを測定する。このようにして測定された各測点の高さを基板面方向に積算するとクリーム半田３０ａ、３０ｂの立体形状を得ることができる。なお、クリーム半田３０ａ、３０ｂに混入していたエアや、クリーム半田３０ａ、３０ｂを基板側電極１ａ、１ｂに印刷する際に巻き込まれたエアがクリーム半田３０ｂ内に残留しボイド３１が発生していることがある。この場合、クリーム半田３０ｂの表面で反射してしまうレーザ光ではボイド３１の存在を捕捉できないので、Ｘ線をクリーム半田３０ｂの各測点に高さ方向に照射し、透過画像の濃度レベルにより各測点の高さ方向におけるクリーム半田量を測定し、これらのクリーム半田量を基板面方向に積算してクリーム半田の体積分布を算出することにより、ボイドの影響を考慮したクリーム半田の真の体積分布を得ることができる。
演算部２ｂは、基板側電極に印刷されたクリーム半田の印刷位置を算出する演算手段として機能し、体積分布測定手段５ａにより上述した方法で測定されたクリーム半田３０ａ、３０ｂの立体形状あるいは体積分布から、各クリーム半田３０ａ、３０ｂの体積中心ｂ２、ｂ３（図３（ｂ））を算出し、さらに一対のクリーム半田３０ａ、３０ｂ全体の体積中心ｂ１（図３（ｂ））を算出する。また、体積中心ｂ２、ｂ３の平面位置のずれからクリーム半田３０ａ、３０ｂの印刷位置のずれ角θを算出する演算手段としても機能する。
記憶部２ｃには、実装基準位置ａ１が実装基準位置データとして記憶されている。また、演算部２ｂにより算出された体積中心ｂ１およびずれ角θが搭載基準位置データおよび搭載基準角データとして記憶される。なお、記憶部２ｃには、一対の基板側電極１ａ、１ｂに対するクリーム半田３０ａ、３０ｂの印刷位置のずれ量を許容する印刷位置ずれ許容値が予め記憶されている。位置ずれ量が許容値内であれば、セルフアライメントによる位置補正が可能であると判断され、電子部品搭載工程に移行するが、許容値を超えていると、セルフアライメントによる位置補正が不可能であると判断され、当該基板１を下流に搬送することなく排出するとともに報知部１０からオペレータにエラー警告を報知する。
電子部品搭載装置６は、クリーム半田の印刷位置を基準として基板側電極に電子部品を搭載する搭載手段６ａを備え、記憶部２ｃに記憶された搭載基準位置データおよび搭載基準角データに基づいて電子部品２０を一対の基板側電極１ａ、１ｂに搭載する（図３（ｃ）参照）。
搭載位置管理装置７は、クリーム半田の印刷位置を基準として電子部品の搭載位置の管理を行う搭載位置管理手段として機能し、記憶部２ｃに記憶された搭載基準位置データおよび搭載基準角データに基づいて、一対の基板側電極１ａ、１ｂに搭載された電子部品２０の位置管理を行う。記憶部２ｃには、一対の基板側電極１ａ、１ｂに搭載された電子部品２０のクリーム半田３０ａ、３０ｂの印刷位置に対する搭載位置ずれ量を許容する搭載位置ずれ許容値が予め記憶されている。位置ずれ量が許容値内であれば、クリーム半田３０ａ、３０ｂの印刷位置に電子部品２０が搭載されていると判断され、リフロー工程に移行する。一方、位置ずれ量が許容値を超えていると、当該基板１を下流に搬送することなく排出するとともに報知部１０からオペレータにエラー警告を報知する。
リフロー装置８は、加熱によりクリーム半田３０ａ、３０ｂを溶融させ、電子部品２０の部品側電極２０ａ、２０ｂと基板側電極１ａ、１ｂとを接合させる接合手段として機能する。
実装位置管理装置９は、基板側電極位置を基準として電子部品の実装位置を管理する実装位置管理手段として機能し、記憶部２ｃに記憶された実装基準位置データに基づいて、一対の基板側電極１ａ、１ｂに実装された電子部品２０の位置管理を行う。記憶部２ｃには、一対の基板側電極１ａ、１ｂに実装された電子部品２０の実装基準位置ａ１に対する実装位置ずれ量を許容する実装位置ずれ許容値が予め記憶されている。位置ずれ量が許容値内であれば、溶融したクリーム半田３０ａ、３０ｂの奏するセルフアライメント効果により、電子部品２０が基準実装位置ａ１近傍まで位置補正された状態で一対の基板側電極１ａ、１ｂに適切に接合されていると判断される。一方、位置ずれ量が許容値を超えていると、電子部品２０が一対の基板側電極１ａ、１ｂに適切に接合されていないと判断され、当該基板１を下流に搬送することなく排出するとともに報知部１０からオペレータにエラー警告を報知する。
次に、本発明の実施の形態の電子部品実装ラインにおける電子部品の実装位置管理方法について図１の電子部品実装ラインの構成図および図４の位置管理フローチャートを参照
しながら説明する。
前工程から移行された基板に設けられた基板側電極にクリーム半田が印刷され（ＳＴ１）、クリーム半田の印刷状態の検査が行われる（ＳＴ２）。この検査において、基板側電極に印刷されたクリーム半田の印刷位置が算出される（ＳＴ３）。クリーム半田の印刷位置の基板側電極位置印刷位置に対する印刷位置ずれ量がずれ量許容値と比較され（ＳＴ４）、印刷位置ずれ量が許容値内であれば、クリーム半田の印刷位置が搭載基準位置データと搭載回転角データとして記憶され（ＳＴ５）、次工程に移行する。一方、印刷位置ずれ量が許容値を超えていれば印刷位置が不良であると判断され、エラー警告が報知される（ＳＴ６）。次工程においては、搭載基準位置データおよび搭載回転角データに基づいて基板側電極に電子部品が搭載される（ＳＴ７）。なお、基板には複数の基板側電極が設けられているため、全ての基板側電極に対する印刷状態の検査結果が搭載基準位置データと搭載回転角データとして記憶され、対応するデータに基づいて全ての基板側電極に電子部品が搭載される（ＳＴ８）。
全ての基板側電極に電子部品が搭載されると、クリーム半田の印刷位置を基準として電子部品の搭載位置管理が行われる（ＳＴ９）。クリーム半田の印刷位置に対する電子部品の搭載位置ずれ量が搭載位置ずれ量許容値と比較され（ＳＴ１０）、搭載位置ずれ量が許容値内であれば次工程に移行し、許容値を超えていれば搭載位置が不良であると判断され、エラー警告が報知される（ＳＴ１１）。次工程においては、リフローによる加熱処理が行われ、クリーム半田を溶融させて電子部品と基板側電極とを接合させる（ＳＴ１２）。リフロー後、基板側電極位置を基準として電子部品の実装位置管理が行われる（ＳＴ１３）。基板側電極位置に対する電子部品の実装位置ずれ量が実装位置ずれ許容値と比較され（ＳＴ１４）、実装位置ずれ量が許容値内であれば次工程に移行し、許容値を超えていれば電子部品の実装位置が不良であると判断され、エラー警告が報知される（ＳＴ１５）。
このように、本実施の形態の電子部品実装ラインでは、リフロー前の電子部品の搭載位置を管理するための搭載基準位置と、リフロー後の電子部品の実装位置を管理するための実装基準位置の２つの異なる基準位置を設定し、それぞれの基準位置に基づいて位置管理を行うようになっている。従って、電子部品実装ラインにおける各段階で最適な位置管理を行うことが可能となり、より上流で不良基板を排出することで、歩留まりの向上を図るとともに製品品質の向上を図ることができる。
本発明によれば、一対の基板側電極からはみ出して印刷されたクリーム半田を含むクリーム半田の印刷位置を基準として、一対の基板側電極に搭載された電子部品の搭載位置を管理し、一対の基板側電極の中央にあたる位置に予め設定された基板側電極位置を基準として基板側電極と接合されたリフロー後の電子部品の実装位置を管理するので、リフロー時に溶融したクリーム半田が奏するセルフアライメント効果による電子部品の変位に対応した位置管理を行うことができるという利点を有し、予めクリーム半田が施された基板に電子部品を実装する分野において有用である。
本発明の実施の形態の電子部品実装ラインの構成図 （ａ）基板に電子部品を実装した状態を示す側面図（ｂ）基板側電極にクリーム半田を印刷した状態を示す側面図 （ａ）基板側電極に正常位置でクリーム半田を印刷した状態を示す平面図（ｂ）基板側電極に対してずれた位置にクリーム半田を印刷した状態を示す平面図（ｃ）基板側電極に電子部品を搭載した状態を示す平面図 本発明の実施の形態の電子部品実装ラインにおける位置管理フローチャート
符号の説明
１ａ、１ｂ 基板側電極
２ｂ 演算部
６ 電子部品搭載装置
７ 搭載位置管理装置
８ リフロー装置
９ 実装位置管理装置
２０ 電子部品
３０ａ、３０ｂ クリーム半田
ａ１ 実装基準位置（基板側電極位置）
ｂ１ 体積中心の平面位置（クリーム半田の印刷位置）

Claims (2)

  1. クリーム半田が印刷された一対の基板側電極に電子部品を実装する電子部品実装ラインであって、
    前記一対の基板側電極からはみ出して印刷されたクリーム半田を含むクリーム半田の印刷位置を算出する演算手段と、印刷された前記クリーム半田の体積中心を測定する体積分布測定手段と、測定された前記クリーム半田の体積中心の平面位置を電子部品の搭載基準位置として前記一対の基板側電極に電子部品を搭載する電子部品搭載手段と、前記クリーム半田の印刷位置を基準として電子部品の搭載位置を管理する搭載位置管理手段と、前記クリーム半田を溶融させて電子部品と前記一対の基板側電極とを接合させる接合手段としてのリフロー装置と、前記一対の基板側電極の中央にあたる位置に予め設定された基板側電極位置を基準としてリフロー後の電子部品の実装位置を管理する実装位置管理手段と、を備えた電子部品実装ライン。
  2. クリーム半田が印刷された一対の基板側電極に電子部品を実装する電子部品実装ラインにおける位置管理方法であって、
    前記一対の基板側電極からはみ出して印刷されたクリーム半田を含むクリーム半田の印刷位置を算出する印刷位置算出工程と、印刷された前記クリーム半田の印刷量を体積で測定し、その体積中心の平面位置を電子部品の搭載基準位置として前記一対の基板側電極に電子部品を搭載する工程と、前記クリーム半田の印刷位置を基準として電子部品の搭載位置を管理する工程と、リフロー装置により前記クリーム半田を溶融させて電子部品と前記一対の基板側電極とを接合させるリフロー工程と、前記一対の基板側電極の中央にあたる位置に予め設定された基板側電極位置を基準としてリフロー後の電子部品の実装位置を管理する工程と、を含む電子部品実装ラインにおける位置管理方法。
JP2006251066A 2006-09-15 2006-09-15 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法 Active JP4710772B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006251066A JP4710772B2 (ja) 2006-09-15 2006-09-15 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法
US12/441,015 US8328074B2 (en) 2006-09-15 2007-08-31 Component-mounted board production apparatus and position control method for electronic components in component-mounted board production apparatus
PCT/JP2007/067448 WO2008032641A1 (en) 2006-09-15 2007-08-31 Component-mounted board production apparatus and position control method for electronic components in component-mounted board production apparatus
CNA200780033667XA CN101513155A (zh) 2006-09-15 2007-08-31 组件安装板生产装置和组件安装板生产装置中的电子组件的位置控制方法
DE112007002181T DE112007002181T5 (de) 2006-09-15 2007-08-31 Vorrichtung zur Herstellung von mit Bauteilen bestückten Leiterplatten und Verfahren zur Positionssteuerung von elektronischen Bauteilen in einer Vorrichtung zur Herstellung von mit Bauteilen bestückten Leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006251066A JP4710772B2 (ja) 2006-09-15 2006-09-15 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法

Publications (2)

Publication Number Publication Date
JP2008072035A JP2008072035A (ja) 2008-03-27
JP4710772B2 true JP4710772B2 (ja) 2011-06-29

Family

ID=38702045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006251066A Active JP4710772B2 (ja) 2006-09-15 2006-09-15 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法

Country Status (5)

Country Link
US (1) US8328074B2 (ja)
JP (1) JP4710772B2 (ja)
CN (1) CN101513155A (ja)
DE (1) DE112007002181T5 (ja)
WO (1) WO2008032641A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793187B2 (ja) * 2006-09-11 2011-10-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP5075747B2 (ja) * 2008-06-19 2012-11-21 富士機械製造株式会社 電子回路製造方法および電子回路製造システム
JP4751948B1 (ja) * 2010-02-16 2011-08-17 ヤマハ発動機株式会社 部品実装装置および部品実装方法
WO2014076970A1 (ja) 2012-11-19 2014-05-22 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
US9661793B2 (en) 2012-11-19 2017-05-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting system and electronic component mounting method
JP5945697B2 (ja) * 2012-11-19 2016-07-05 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法
JP5884015B2 (ja) * 2012-11-19 2016-03-15 パナソニックＩｐマネジメント株式会社 電子部品装着システム
WO2014171890A1 (en) * 2013-04-15 2014-10-23 Heptagon Micro Optics Pte. Ltd. Accurate positioning and alignment of a component during processes such as reflow soldering
KR20160019564A (ko) * 2014-08-11 2016-02-22 주식회사 고영테크놀러지 검사 장치 및 방법과, 이를 포함하는 부품 실장 시스템 및 방법
WO2016129057A1 (ja) 2015-02-10 2016-08-18 富士機械製造株式会社 装着作業機
JP2016192455A (ja) * 2015-03-31 2016-11-10 パナソニックＩｐマネジメント株式会社 部品実装ラインおよび部品実装方法ならびに部品実装装置
US11751370B2 (en) * 2019-03-05 2023-09-05 Fuji Corporation Correction amount calculation device, component mounting machine, and correction amount calculation method
WO2020255412A1 (ja) * 2019-06-21 2020-12-24 株式会社Ｆｕｊｉ 許容値設定システム、基板検査機、許容値設定方法、基板検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134899A (ja) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd 電子部品実装システムおよび電子部品実装方法
JP2005286309A (ja) * 2004-03-01 2005-10-13 Omron Corp 部品実装基板用の検査方法および検査システム、部品実装基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564183A (en) * 1992-09-30 1996-10-15 Matsushita Electric Industrial Co., Ltd. Producing system of printed circuit board and method therefor
JPH06185995A (ja) 1992-12-21 1994-07-08 Matsushita Electric Ind Co Ltd 基板外観検査装置
US5862973A (en) * 1997-01-30 1999-01-26 Teradyne, Inc. Method for inspecting solder paste in printed circuit board manufacture
US6605500B2 (en) 2000-03-10 2003-08-12 Infotech Ag Assembly process
JP3656533B2 (ja) 2000-09-08 2005-06-08 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
DE10152408A1 (de) * 2000-10-25 2002-05-16 Matsushita Electric Ind Co Ltd System und Verfahren zur Bauteilmontage
US6792675B2 (en) * 2002-01-15 2004-09-21 Sun Microsystems, Inc. Apparatus for aligning and soldering connectors to a printed board
JP2006251066A (ja) 2005-03-08 2006-09-21 Sharp Corp 液晶表示パネルおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134899A (ja) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd 電子部品実装システムおよび電子部品実装方法
JP2005286309A (ja) * 2004-03-01 2005-10-13 Omron Corp 部品実装基板用の検査方法および検査システム、部品実装基板の製造方法

Also Published As

Publication number Publication date
CN101513155A (zh) 2009-08-19
US8328074B2 (en) 2012-12-11
DE112007002181T5 (de) 2009-07-30
WO2008032641A1 (en) 2008-03-20
JP2008072035A (ja) 2008-03-27
US20100001042A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
JP4710772B2 (ja) 電子部品実装ラインおよび電子部品実装ラインにおける位置管理方法
JP4665878B2 (ja) 電子部品搭載装置および電子部品搭載方法
US8240543B2 (en) Electronic component mounting system, electronic component placing apparatus, and electronic component mounting method
JP4793187B2 (ja) 電子部品実装システムおよび電子部品実装方法
CN106973500B (zh) 电子电路装置
JP5098648B2 (ja) プリント配線板の製造方法及び製造装置
US20190364707A1 (en) Substrate inspection device, substrate inspection method and method of manufacturing substrate
US11039561B2 (en) Component mounting system and adhesive inspection device
WO2020054538A1 (ja) 実装基板の製造方法および実装基板
WO2015011753A1 (ja) 部品装着検査装置
JPWO2010018679A1 (ja) 表面実装部品が実装されたプリント配線板の製造方法
JP4675667B2 (ja) 電子部品実装方法
JP2005203693A (ja) 接続シートおよび実装部品の実装方法
JP4372719B2 (ja) 部品搭載システム
JP2007189101A (ja) 電子部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4962459B2 (ja) 部品実装方法
JP4595857B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP5990775B2 (ja) 電子部品実装システムおよび電子部品実装装置ならびに電子部品実装方法
JP6952160B1 (ja) スクリーンマスク検査装置、半田印刷検査装置及びスクリーンマスクの検査方法
JPH04145689A (ja) レーザー半田付け方法とその装置
JP2008072036A (ja) 電子部品搭載装置および電子部品実装方法
JPH10256717A (ja) はんだ付け方法
CN113301709A (zh) 线路板
JP2006012883A (ja) 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R151 Written notification of patent or utility model registration

Ref document number: 4710772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3