JP3597402B2 - フラックス転写方法 - Google Patents
フラックス転写方法 Download PDFInfo
- Publication number
- JP3597402B2 JP3597402B2 JP108399A JP108399A JP3597402B2 JP 3597402 B2 JP3597402 B2 JP 3597402B2 JP 108399 A JP108399 A JP 108399A JP 108399 A JP108399 A JP 108399A JP 3597402 B2 JP3597402 B2 JP 3597402B2
- Authority
- JP
- Japan
- Prior art keywords
- flux
- solder bump
- recess
- transfer method
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
- H01L2224/81011—Chemical cleaning, e.g. etching, flux
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフラックス転写方法に関し、詳細には基板表面に半導体チップを実装する際に用いる半田バンプにフラックスを転写する方法に関する。
【０００２】
【従来の技術】
従来、基板上に半導体チップを半田バンプによって実装する実装方法において半田バンプへのフラックスを供給する方法が提案されている。このフラックスを用いる方法において、フラックスは基板側電極を十分カバーできるだけの量が必要であるが、あまり多すぎると半田の溶融時に短絡する危険があり、かつ後工程で洗浄工程に時間を要してしまう。そして、半田バンプの形状を歪みのない表面状態、形状カーブを得るためには表面の酸化膜をフラックスで除去する必要があるためにできるだけ全表面をフラックスで覆う必要がある。
【０００３】
これらの点を鑑みた方法が、特開平５−２１８０４６号公報（以下従来例１と称す）及び特開平４−１２２０３７号公報（以下従来例２と称す）に開示されている。従来例１は、フラックスを薄い膜状に溶融して半田バンプを浸すことにより半田バンプにフラックスを供給する方法である。また、従来例２は、半田フラックスのスタンピングピンを用いて半導体チップ搭載領域内に半田フラックスを転写する方法である。ここで従来例１の方法を図面に従って以下説明する。
【０００４】
図５は半田バンプの形成の様子を示す図であり、図６は従来例１によるフラックス転写の様子を示す図である。図５において、半田バンプ５１をメッキ法やワイヤバンピング法などにより形成し、その形状は中央部に突起ができてしまうのでレベラー５２を用いて通常レベリングして高さを揃える。そのために、半田バンプ５１は先端の突起の潰れたような形状となる。このように形成された半田バンプにフラックスを転写する工程の様子を図６に従って説明すると、図６の（ａ）に示すような半導体チップ６１上に形成された半田バンプ５１の面を下向きにしてホールドした半導体チップ６１上の半田バンプ５１を、図６の（ｂ）に示すように、溶融して均一な膜厚にしたフラックス６２に浸すと、フラックス６２が図６の（ｃ）に示すように、半田バンプ５１に転写する。そして、半田バンプ５１と基板６３側の電極と位置合わせを行った後、図６の（ｄ），（ｅ）に示すように、半導体チップ６１を基板６３上にマウントして、図６の（ｆ）に示すように、加熱溶融させてチップ実装を完了する。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来例１の方法によれば、図７に示すように、単に平板上に薄く膜状にして転写するだけでは半田バンプ先端にのみ供給されるにとどまり、半田バンプの表面全体を覆うことができない。また、従来例２の方法によれば、図８に示すように、転写量の制御が難しく、隣接する半田バンプ間でつながって短絡してしまう危険もある。
【０００６】
本発明は、前記問題点を解決するためのものであり、フラックスを半田バンプ表面の全体に薄く形成できると共に、転写量の制御を精度よく行うことができるフラックス転写方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は前記問題点を解決するために、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、溶融されたフラックスを半田バンプの表面に転写し、フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて半田バンプの表面の全面にフラックスを均一の厚さに広げることに特徴がある。よって、半田バンプの先端に転写されたフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００１０】
また、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、半田バンプの表面の全面にフラックスを転写することに特徴がある。よって、よって、一回の転写工程でフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００１１】
更に、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、穴からフラックスを所定の量分前記隙間内に供給し、半田バンプの表面の全面に前記フラックスを転写することに特徴がある。よって、フラックスの供給量を制御でき、フラックスの転写量を精度よく制御できる。
【００１２】
【発明の実施の形態】
電子部品の半田バンプにフラックスを転写するフラックス転写方法において、溶融されたフラックスを半田バンプの表面に転写し、フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて半田バンプの表面の全面にフラックスを均一の厚さに広げる。
【００１３】
【実施例】
以下、本発明の一実施例を図面に基づいて説明する。
図１は本発明の第１の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、半導体チップ１１上に上述した半田バンプ形成（図５参照）によって形成された半田バンプ１２に先端のみ転写されたフラックス１３を、同図の（ｂ），（ｃ）に示すように、半田バンプを押し当てても半田バンプが潰れないような柔らかい材質、例えばゴム、スポンジ等のフラックス形成部材１４に押し当てる。その結果、同図の（ｄ）に示すように、フラックスを半田バンプ１２の表面の全体に薄く形成される。
【００１４】
図２は本発明の第２の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、第１の実施例と同様な材質のフラックス形成部材１４の表面に薄くフラックス１３を形成しておく。そして、同図の（ｂ），（ｃ）に示すように、半田バンプ１２をフラックス１３が薄く形成されたフラックス形成部材１４の上から、半田バンプ１２の表面の全体にフラックス１３が転写される位置まで押し当ててる。そして、当該位置まで押し当てたならば半田バンプ１２及び半導体チップ１１を引き上げる。その結果、図１の（ｄ）と同様にフラックスを半田バンプ１２の表面の全体に薄く形成される。
【００１５】
図３は本発明の第３の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、柔らかくかつ液体を染み込ませ可能な材質のフラックス形成部材１４にフラックス１３を予め染み込ませておき、同図の（ｂ）に示すように、フラックス１３が染み込んでいるフラックス形成部材１４の上から、半田バンプ１２の表面の全体にフラックス１３が転写される位置まで押し当ててる。そして、当該位置まで押し当てたならば半田バンプ１２及び半導体チップ１１を引き上げる。その結果、図１の（ｄ）と同様にフラックスを半田バンプ１２の表面の全体に薄く形成される。
【００１６】
図４は本発明の第４の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、フラックス形成部材１５には半田バンプの所望の形状に合わせた凹み１６を形成され、かつ当該凹みの一部にフラックス供給用の微小な穴１７が設けられている。また、凹み１６の逆側にはフラックス１３の溜り１８を設けておく。同図の（ｂ）に示すように、凹み１６の中に半田バンプ１２を入れるように位置合わせを行って入れると、半田バンプ１２と凹み１６の隙間に毛細管現象によってフラックス１３が溜り１８から吸い上げられて半田バンプ１２と凹み１６の隙間に広がる。そして、当該位置まで押し当てたならば半田バンプ１２及び半導体チップ１１を引き上げる。その結果、図１の（ｄ）と同様にフラックスを半田バンプ１２の表面の全体に薄く形成される。この際に、フラックス１３の溜り１８に圧力（正圧又は負圧）を加えてフラックス１３の供給を制御することも可能であり、これにより転写量の制御を精度よくできる。なお、本実施例におけるフラックス形成部材１５は半田バンプの形状の整形工程やレベリング工程を同時に行なえるように硬い材質から形成されて連続生産に対応できる。
【００１７】
なお、本発明は上記実施例に限定されるものではなく、特許請求の範囲内に記載であれば多種の変形や置換可能であることは言うまでもない。
【００１８】
【発明の効果】
以上説明したように、本発明によれば、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、溶融されたフラックスを半田バンプの表面に転写し、フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて半田バンプの表面の全面にフラックスを均一の厚さに広げることに特徴がある。よって、半田バンプの先端に転写されたフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００２１】
また、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、半田バンプの表面の全面にフラックスを転写することに特徴がある。よって、よって、一回の転写工程でフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００２２】
更に、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、穴からフラックスを所定の量分前記隙間内に供給し、半田バンプの表面の全面に前記フラックスを転写することに特徴がある。よって、フラックスの供給量を制御でき、フラックスの転写量を精度よく制御できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図２】本発明の第２の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図３】本発明の第３の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図４】本発明の第４の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図５】半田バンプの形成の様子を示す図である。
【図６】従来におけるフラックス転写方法の工程の様子を示す図である。
【図７】従来の転写状況の様子を示す図である。
【図８】従来の別の転写状況の様子を示す図である。
【符号の説明】
１１ 半導体チップ
１２ 半田バンプ
１３ フラックス
１４，１５ フラックス形成部材
１６ 凹み
１７ 穴
１８ 溜り
【発明の属する技術分野】
本発明はフラックス転写方法に関し、詳細には基板表面に半導体チップを実装する際に用いる半田バンプにフラックスを転写する方法に関する。
【０００２】
【従来の技術】
従来、基板上に半導体チップを半田バンプによって実装する実装方法において半田バンプへのフラックスを供給する方法が提案されている。このフラックスを用いる方法において、フラックスは基板側電極を十分カバーできるだけの量が必要であるが、あまり多すぎると半田の溶融時に短絡する危険があり、かつ後工程で洗浄工程に時間を要してしまう。そして、半田バンプの形状を歪みのない表面状態、形状カーブを得るためには表面の酸化膜をフラックスで除去する必要があるためにできるだけ全表面をフラックスで覆う必要がある。
【０００３】
これらの点を鑑みた方法が、特開平５−２１８０４６号公報（以下従来例１と称す）及び特開平４−１２２０３７号公報（以下従来例２と称す）に開示されている。従来例１は、フラックスを薄い膜状に溶融して半田バンプを浸すことにより半田バンプにフラックスを供給する方法である。また、従来例２は、半田フラックスのスタンピングピンを用いて半導体チップ搭載領域内に半田フラックスを転写する方法である。ここで従来例１の方法を図面に従って以下説明する。
【０００４】
図５は半田バンプの形成の様子を示す図であり、図６は従来例１によるフラックス転写の様子を示す図である。図５において、半田バンプ５１をメッキ法やワイヤバンピング法などにより形成し、その形状は中央部に突起ができてしまうのでレベラー５２を用いて通常レベリングして高さを揃える。そのために、半田バンプ５１は先端の突起の潰れたような形状となる。このように形成された半田バンプにフラックスを転写する工程の様子を図６に従って説明すると、図６の（ａ）に示すような半導体チップ６１上に形成された半田バンプ５１の面を下向きにしてホールドした半導体チップ６１上の半田バンプ５１を、図６の（ｂ）に示すように、溶融して均一な膜厚にしたフラックス６２に浸すと、フラックス６２が図６の（ｃ）に示すように、半田バンプ５１に転写する。そして、半田バンプ５１と基板６３側の電極と位置合わせを行った後、図６の（ｄ），（ｅ）に示すように、半導体チップ６１を基板６３上にマウントして、図６の（ｆ）に示すように、加熱溶融させてチップ実装を完了する。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来例１の方法によれば、図７に示すように、単に平板上に薄く膜状にして転写するだけでは半田バンプ先端にのみ供給されるにとどまり、半田バンプの表面全体を覆うことができない。また、従来例２の方法によれば、図８に示すように、転写量の制御が難しく、隣接する半田バンプ間でつながって短絡してしまう危険もある。
【０００６】
本発明は、前記問題点を解決するためのものであり、フラックスを半田バンプ表面の全体に薄く形成できると共に、転写量の制御を精度よく行うことができるフラックス転写方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は前記問題点を解決するために、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、溶融されたフラックスを半田バンプの表面に転写し、フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて半田バンプの表面の全面にフラックスを均一の厚さに広げることに特徴がある。よって、半田バンプの先端に転写されたフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００１０】
また、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、半田バンプの表面の全面にフラックスを転写することに特徴がある。よって、よって、一回の転写工程でフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００１１】
更に、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、穴からフラックスを所定の量分前記隙間内に供給し、半田バンプの表面の全面に前記フラックスを転写することに特徴がある。よって、フラックスの供給量を制御でき、フラックスの転写量を精度よく制御できる。
【００１２】
【発明の実施の形態】
電子部品の半田バンプにフラックスを転写するフラックス転写方法において、溶融されたフラックスを半田バンプの表面に転写し、フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて半田バンプの表面の全面にフラックスを均一の厚さに広げる。
【００１３】
【実施例】
以下、本発明の一実施例を図面に基づいて説明する。
図１は本発明の第１の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、半導体チップ１１上に上述した半田バンプ形成（図５参照）によって形成された半田バンプ１２に先端のみ転写されたフラックス１３を、同図の（ｂ），（ｃ）に示すように、半田バンプを押し当てても半田バンプが潰れないような柔らかい材質、例えばゴム、スポンジ等のフラックス形成部材１４に押し当てる。その結果、同図の（ｄ）に示すように、フラックスを半田バンプ１２の表面の全体に薄く形成される。
【００１４】
図２は本発明の第２の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、第１の実施例と同様な材質のフラックス形成部材１４の表面に薄くフラックス１３を形成しておく。そして、同図の（ｂ），（ｃ）に示すように、半田バンプ１２をフラックス１３が薄く形成されたフラックス形成部材１４の上から、半田バンプ１２の表面の全体にフラックス１３が転写される位置まで押し当ててる。そして、当該位置まで押し当てたならば半田バンプ１２及び半導体チップ１１を引き上げる。その結果、図１の（ｄ）と同様にフラックスを半田バンプ１２の表面の全体に薄く形成される。
【００１５】
図３は本発明の第３の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、柔らかくかつ液体を染み込ませ可能な材質のフラックス形成部材１４にフラックス１３を予め染み込ませておき、同図の（ｂ）に示すように、フラックス１３が染み込んでいるフラックス形成部材１４の上から、半田バンプ１２の表面の全体にフラックス１３が転写される位置まで押し当ててる。そして、当該位置まで押し当てたならば半田バンプ１２及び半導体チップ１１を引き上げる。その結果、図１の（ｄ）と同様にフラックスを半田バンプ１２の表面の全体に薄く形成される。
【００１６】
図４は本発明の第４の実施例に係るフラックス転写方法の工程の様子を示す図である。同図の（ａ）に示すように、フラックス形成部材１５には半田バンプの所望の形状に合わせた凹み１６を形成され、かつ当該凹みの一部にフラックス供給用の微小な穴１７が設けられている。また、凹み１６の逆側にはフラックス１３の溜り１８を設けておく。同図の（ｂ）に示すように、凹み１６の中に半田バンプ１２を入れるように位置合わせを行って入れると、半田バンプ１２と凹み１６の隙間に毛細管現象によってフラックス１３が溜り１８から吸い上げられて半田バンプ１２と凹み１６の隙間に広がる。そして、当該位置まで押し当てたならば半田バンプ１２及び半導体チップ１１を引き上げる。その結果、図１の（ｄ）と同様にフラックスを半田バンプ１２の表面の全体に薄く形成される。この際に、フラックス１３の溜り１８に圧力（正圧又は負圧）を加えてフラックス１３の供給を制御することも可能であり、これにより転写量の制御を精度よくできる。なお、本実施例におけるフラックス形成部材１５は半田バンプの形状の整形工程やレベリング工程を同時に行なえるように硬い材質から形成されて連続生産に対応できる。
【００１７】
なお、本発明は上記実施例に限定されるものではなく、特許請求の範囲内に記載であれば多種の変形や置換可能であることは言うまでもない。
【００１８】
【発明の効果】
以上説明したように、本発明によれば、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、溶融されたフラックスを半田バンプの表面に転写し、フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて半田バンプの表面の全面にフラックスを均一の厚さに広げることに特徴がある。よって、半田バンプの先端に転写されたフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００２１】
また、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、半田バンプの表面の全面にフラックスを転写することに特徴がある。よって、よって、一回の転写工程でフラックスをバンプ表面の全面に薄く均一の厚さに形成することができる。
【００２２】
更に、別の発明として、電子部品の半田バンプにフラックスを転写するフラックス転写方法において、半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の凹みに半田バンプを凹みの内面と半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、穴からフラックスを所定の量分前記隙間内に供給し、半田バンプの表面の全面に前記フラックスを転写することに特徴がある。よって、フラックスの供給量を制御でき、フラックスの転写量を精度よく制御できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図２】本発明の第２の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図３】本発明の第３の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図４】本発明の第４の実施例に係るフラックス転写方法の工程の様子を示す図である。
【図５】半田バンプの形成の様子を示す図である。
【図６】従来におけるフラックス転写方法の工程の様子を示す図である。
【図７】従来の転写状況の様子を示す図である。
【図８】従来の別の転写状況の様子を示す図である。
【符号の説明】
１１ 半導体チップ
１２ 半田バンプ
１３ フラックス
１４，１５ フラックス形成部材
１６ 凹み
１７ 穴
１８ 溜り
Claims (3)
- 電子部品の半田バンプにフラックスを転写するフラックス転写方法において、
溶融されたフラックスを前記半田バンプの表面に転写し、前記フラックスが転写された当該半田バンプを柔軟な材質のフラックス形成部材に押し当てて前記半田バンプの表面の全面に前記フラックスを均一の厚さに広げることを特徴とするフラックス転写方法。 - 電子部品の半田バンプにフラックスを転写するフラックス転写方法において、
前記半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の前記凹みに前記半田バンプを前記凹みの内面と前記半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、前記半田バンプの表面の全面に前記フラックスを転写することを特徴とするフラックス転写方法。 - 電子部品の半田バンプにフラックスを転写するフラックス転写方法において、
前記半田バンプの所望の形状に合わせた凹みが形成され、かつ該凹みの一部にフラックス供給用の微小な穴が設けられているフラックス形成部材の前記凹みに前記半田バンプを前記凹みの内面と前記半田バンプの表面に隙間を形成可能となる所定の位置まで入れ、前記穴からフラックスを所定の量分前記隙間内に供給し、前記半田バンプの表面の全面に前記フラックスを転写することを特徴とするフラックス転写方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP108399A JP3597402B2 (ja) | 1999-01-06 | 1999-01-06 | フラックス転写方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP108399A JP3597402B2 (ja) | 1999-01-06 | 1999-01-06 | フラックス転写方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200806A JP2000200806A (ja) | 2000-07-18 |
| JP3597402B2 true JP3597402B2 (ja) | 2004-12-08 |
Family
ID=11491619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP108399A Expired - Fee Related JP3597402B2 (ja) | 1999-01-06 | 1999-01-06 | フラックス転写方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597402B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4357940B2 (ja) * | 2003-06-09 | 2009-11-04 | パナソニック株式会社 | 実装基板の製造方法 |
-
1999
- 1999-01-06 JP JP108399A patent/JP3597402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200806A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100044416A1 (en) | Method of manufacturing electronic components having bump | |
| JP3597402B2 (ja) | フラックス転写方法 | |
| JPH03124095A (ja) | プリント板上ヘのデバイスのろう付け方法 | |
| JP3186350B2 (ja) | 半田バンプの形成方法およびバンブ付き電子部品 | |
| JPH08340174A (ja) | 半田電極の形成方法 | |
| JPH04242943A (ja) | バンプ電極の半田供給方法 | |
| JP4338056B2 (ja) | 選択的はんだ付けのためのプロセス | |
| JPH0878422A (ja) | ボール状外部電極形成方法 | |
| JP3487177B2 (ja) | プリコート半田の形成方法 | |
| JP7283825B1 (ja) | 半田除去治具、及び、半田除去方法 | |
| JP2010129555A (ja) | 金属膜の転写供給方法 | |
| JP2002057453A (ja) | 半導体装置のリペア方法 | |
| JP3307262B2 (ja) | 半田バンプの形成方法 | |
| JPH11145193A (ja) | 半田バンプ形成方法 | |
| JPH04321230A (ja) | 半田供給方法 | |
| JP3346180B2 (ja) | 半田バンプ形成方法 | |
| JP2004096042A (ja) | 回路基板上への接続材料の供給方法及び供給装置 | |
| JP2920686B2 (ja) | 塗装方法及びその装置 | |
| JP3337068B2 (ja) | フラックスシートを用いる、電子部品の接合方法 | |
| JP2001135661A (ja) | バンプ形成方法及びバンプ形成に使用するマスク | |
| JP3922768B2 (ja) | バンプ形成方法および装置 | |
| JPH08203909A (ja) | 半導体素子のバンプ形成方法 | |
| JPH05259342A (ja) | リードフレーム | |
| JPH04293297A (ja) | プリント配線板および半田付け方法 | |
| JP2000271782A (ja) | 半田接合用の金属ペーストおよび半田接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |