JPWO2008078478A1 - 導電性バンプとその形成方法および半導体装置とその製造方法 - Google Patents

導電性バンプとその形成方法および半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2008078478A1
JPWO2008078478A1 JP2008550997A JP2008550997A JPWO2008078478A1 JP WO2008078478 A1 JPWO2008078478 A1 JP WO2008078478A1 JP 2008550997 A JP2008550997 A JP 2008550997A JP 2008550997 A JP2008550997 A JP 2008550997A JP WO2008078478 A1 JPWO2008078478 A1 JP WO2008078478A1
Authority
JP
Japan
Prior art keywords
conductive
cured
conductive bump
electrode terminal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008550997A
Other languages
English (en)
Other versions
JP5003689B2 (ja
Inventor
八木　能彦
能彦 八木
大輔 櫻井
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008550997A priority Critical patent/JP5003689B2/ja
Publication of JPWO2008078478A1 publication Critical patent/JPWO2008078478A1/ja
Application granted granted Critical
Publication of JP5003689B2 publication Critical patent/JP5003689B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

電子部品の電極端子（１１）面に形成された導電性バンプ（１７）であって、導電性バンプ（１７）は、少なくとも導電性フィラーの密度が異なる複数の樹脂硬化物で構成される。それにより、実装時の導電性バンプ（１７）の潰れによる短絡や接続不良などの発生を防止できるものである。

Description

本発明は、半導体素子の電極端子または回路基板の電極端子上に形成された導電性バンプに関し、特に狭ピッチ化された半導体素子を回路基板上の電極端子に確実に実装することができる半導体装置に関する。
近年、急速に普及が拡大している携帯電話やノートパソコン、ＰＤＡ、デジタルビデオカメラなどに代表される移動体電子機器は、その小型・薄型・軽量化を実現するための技術開発が急速に進んでいる。
この技術開発を支える主要な電子部品が半導体素子であり、半導体素子の高密度化に伴って電極端子のピッチおよび面積が小さくなってきている。それに伴って、半導体素子を実装基板にフリップチップ実装する際に用いる導電性バンプに関しても厳しい要求がなされるようになってきた。
この場合、電極端子の狭ピッチ化に伴い、実装基板の隣接する接続端子間での短絡の発生、および半導体素子と実装基板との熱膨張係数の差により生じる応力で導電性バンプと電極端子間の接続不良が生じやすくなるという課題がある。
特に、上記の携帯電話などの移動体電子機器では落下による衝撃などを受ける可能性があるため、電極端子間の接続信頼性が不充分であると、移動体電子機器の不良につながる恐れがある。
また、半導体素子の配線ルールの微細化に伴い、半導体素子に形成される絶縁層の低誘電率化により絶縁層のポーラス化が進んでいる。そのため、従来のフリップチップ実装におけるＡｕバンプなどの実装ステップで、Ａｕバンプ下の絶縁層に加わる応力で、絶縁層にクラックなどのダメージが発生するなどの課題がある。
一方、狭ピッチ化を避けるために半導体素子の回路形成面全体を用いて導電性バンプを形成するエリアバンプ方式では、実装エリア全体に実装基板の高い平面度が要求される。一般に、エリアバンプ方式では、まず、半導体素子に複数の電極端子を形成し、その電極端子上にはんだやＡｕなどによるバンプを形成する。つぎに、その半導体素子のバンプを回路基板上に形成された接続端子に対向させて、上記電極端子上のバンプをそれぞれ対応する接続端子と電気的に接合する。さらに半導体素子と回路基板との電気的、機械的接合を向上するために、半導体素子と回路基板間に樹脂材料を充填（アンダーフィル）する、というステップで作製する。
しかしながら、電極端子数が５０００個を超えるような次世代ＬＳＩを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプの形成が必要となるが、現在のはんだバンプ形成技術では、それに対応することは難しい。
また、電極端子数に応じて多数のバンプを形成する必要があるため、低コスト化を図るには、半導体素子あたりの実装タクトの短縮による高い生産性も要求される。
従来、バンプ形成技術としては、めっき法やスクリーン印刷法などが用いられているが、めっき法は狭ピッチには適するものの、ステップが複雑になる点で生産性に問題がある。
また、スクリーン印刷法は、生産性には優れているが、マスクを用いているため狭ピッチ化に対応することが困難である。
このような状況において、近年ＬＳＩ素子の電極端子や回路基板の接続端子上に、はんだバンプを選択的に形成する技術がいくつか提案されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため生産性にも優れ、次世代ＬＳＩの回路基板への実装に適する技術として注目されつつある。
上記の技術としては、まず、表面に酸化皮膜が形成されたはんだ粉末とフラックスの混合物によるソルダーペーストを、接続端子が形成されている回路基板上の全面に塗布する。そして、その状態で回路基板を加熱することにより、はんだ粉末を溶融させ、隣接する接続端子間で短絡を起こさずに、接続端子上に選択的にはんだ層を形成させるものである（例えば、特許文献１参照）。
また、有機酸鉛塩と金属錫を主要成分とするペースト状組成物を接続端子が形成された回路基板全面に塗布し、回路基板を加熱することによってＰｂとＳｎの置換反応を起こして、Ｐｂ／Ｓｎの合金を回路基板の接続端子上に選択的に析出させるものもある（例えば、特許文献２または非特許文献１参照）。
さらに、表面に電極が形成された回路基板を薬剤に浸して接続端子の表面のみに粘着性皮膜を形成した後、その粘着性皮膜にはんだ粉末を接着させた後、これを加熱溶融して接続端子上に選択的にバンプを形成させるものもある（例えば、特許文献３参照）。
しかしながら、これらはいずれも半導体素子の電極端子上または回路基板の接続端子上にバンプを形成する方法を示すものである。通常のフリップチップ実装では、バンプを形成した後、半導体素子を回路基板上に搭載する。そして、はんだリフローによりバンプを介して接続端子と電極端子間の接合を行うステップおよび回路基板と半導体素子との間にアンダーフィル材を注入して半導体素子を回路基板に固定するステップが必要となる。そのため、コストアップの原因となっている。
このような課題を解決するために、半導体素子の電極形成面に印刷スクリーンの貫通孔を介して導電性ペーストを印刷することにより、バンプ電極を低コストで一括形成する方法が一般的に用いられている（例えば、特許文献４参照）。
しかしながら、特許文献４に示された導電性バンプにおいては、導電性ペーストによる導電性バンプの形成方法を示す図７Ａ〜図７Ｅの断面図を用いて説明するように、以下に示すような課題がある。
まず、図７Ａに示すように、複数の電極端子１０１が設けられている半導体素子１０２の上面に、複数の電極端子１０１に対応する位置に開口部１０３を有する印刷スクリーン１０４を配置する。そして、その上面に導電性ペースト１０５を置き、スキージ１０６を導電性ペースト１０５に押し当てながら開口部１０３より電極端子１０１の面に印刷し、充填する。
つぎに、図７Ｂに示すように、印刷スクリーン１０４を取り外すことにより、電極端子１０１上に、印刷時の粘度の低い状態で導電性バンプ１０５ａが形成される。このとき、図７Ｃに示すように、電極端子１０１上の導電性バンプ１０５ａは、印刷後の時間経過とともに、その低い粘性のため、電極端子１０１の周辺にだれ現象を生じ、電極端子の狭ピッチ化が制限されるという課題がある。
つぎに、図７Ｄに示すように、半導体素子１０２を反転して回路基板１０７の面に設けられた電極端子１０８と位置合わせしてフリップチップ実装する。このとき、図７Ｅに示すように、実装時に半導体素子１０２と回路基板１０７に傾きが生じると、不均一な加圧力の差異に起因する導電性バンプの潰れによる隣接する電極端子１０１間の短絡１０９や接続不良部１１０による不均一な接続抵抗の発生を抑制できないという課題がある。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開平７−７４４５９号公報 特開平１１−２７４２０９号公報 エレクトロニクス実装技術、２０００年９月号、ｐｐ３８−４５
本発明の導電性バンプは、電子部品の電極端子面に形成される導電性バンプであって、導電性バンプは、少なくとも導電性フィラーの密度が異なる複数の樹脂硬化物で構成されている。
これにより、印刷マスクの分離時のバンプ形状の微細性を保持できる。さらに、電子部品同士の実装時に、電子部品同士の間隔を導電性フィラーの密度などの異なる樹脂硬化物により一定に保持し、導電性バンプの潰れ、電極端子間同士の短絡や接続不良などを効果的に抑制することができる。
また、本発明の導電性バンプの形成方法は、電子部品の電極端子上に印刷マスクの開口部を位置合わせし、開口部を介して導電性ペーストを電極端子上に塗布するステップと、印刷マスクを取り外したのち、露光マスクを介して電極端子上の導電性ペーストの一部に、紫外光または可視光を照射し、導電性ペーストの一部を硬化させて第１硬化部を形成するステップと、電子部品を加熱し、第１硬化部以外の部分に第２硬化部を形成するステップと、を含む。
また、本発明の導電性バンプの形成方法は、電子部品の電極端子上に印刷マスクの開口部を位置合わせし、開口部を介して導電性ペーストを電極端子上に印刷するステップと、印刷マスクの上面に露光マスクを配置し、印刷された導電性ペーストの一部に液晶マスクを介して紫外光または可視光を照射し、導電性ペーストの一部を硬化させて第１硬化部を形成するステップと、電子部品を加熱し、第１硬化部以外の部分に第２硬化部を形成するステップと、露光マスクおよび印刷マスクを取り外すステップと、を含む。
これらにより、狭ピッチで、機械的、電気的な接続安定性に優れた導電性バンプを容易に作製できる。
また、本発明の半導体装置は、上記導電性バンプを用いて、回路基板の電極端子と半導体素子の電極端子とを電気的に接続した構成を有する。これらにより、接続強度および電気的接続性において高い信頼性の半導体装置を実現できる。
また、本発明の半導体装置の製造方法は、導電性バンプの形成方法によって導電性バンプが形成された半導体ウェハーを個々の半導体素子に切断するステップと、半導体素子を反転させ、回路基板上の電極端子上に導電性バンプを位置合わせして実装するステップと、半導体素子と回路基板とを加圧、加熱することにより、少なくとも導電性バンプの第２硬化部を硬化させて半導体素子と回路基板とを接合するステップと、半導体素子と回路基板との間隙に封止樹脂を注入し、硬化させるステップと、を含む。
これにより、高実装密度で、機械的、電気的な接続安定性に優れた半導体装置を生産性よく作製できる。
図１Ａは、本発明の実施の形態１における導電性バンプの構造を概念的に説明する斜視図である。 図１Ｂは、図１Ａの１Ｂ−１Ｂ線断面図である。 図２Ａは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。 図２Ｂは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。 図２Ｃは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。 図２Ｄは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。 図２Ｅは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。 図３Ａは、本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図である。 図３Ｂは、本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図である。 図３Ｃは、本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図である。 図３Ｄは、本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図である。 図３Ｅは、本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図である。 図４Ａは、本発明の実施の形態２における導電性バンプの構造を説明する断面図である。 図４Ｂは、本発明の実施の形態２における導電性バンプの構造の別の例を説明する断面図である。 図４Ｃは、本発明の実施の形態２における導電性バンプの構造のさらに別の例を説明する断面図である。 図５Ａは、本発明の実施の形態３における導電性バンプの形成方法を説明する断面図である。 図５Ｂは、本発明の実施の形態３における導電性バンプの形成方法を説明する断面図である。 図５Ｃは、本発明の実施の形態３における導電性バンプの形成方法を説明する断面図である。 図５Ｄは、本発明の実施の形態３における導電性バンプの形成方法を説明する断面図である。 図５Ｅは、本発明の実施の形態３における導電性バンプの形成方法を説明する断面図である。 図６Ａは、本発明の実施の形態４における半導体装置の製造方法を説明する断面図である。 図６Ｂは、本発明の実施の形態４における半導体装置の製造方法を説明する断面図である。 図６Ｃは、本発明の実施の形態４における半導体装置の製造方法を説明する断面図である。 図７Ａは、従来の導電性ペーストによる導電性バンプの形成方法を示す断面図である。 図７Ｂは、従来の導電性ペーストによる導電性バンプの形成方法を示す断面図である。 図７Ｃは、従来の導電性ペーストによる導電性バンプの形成方法を示す断面図である。 図７Ｄは、従来の導電性ペーストによる導電性バンプの形成方法を示す断面図である。 図７Ｅは、従来の導電性ペーストによる導電性バンプの形成方法を示す断面図である。
符号の説明
１１，３１，４１，５１，６１ 電極端子
１２，３２，４２ 半導体ウェハー（電子部品）
１３，４３ 開口部
１４，４４ 印刷マスク
１５，４５ 導電性ペースト
１６，４６ スキージ
１７，３７，４７，５７ 導電性バンプ
１７ａ，３７ａ，４７ａ，５７ａ 第１硬化部
１７ｂ，３７ｂ，４７ｂ，５７ｂ 第２硬化部
１７ｃ，４７ｃ 導電性バンプ前駆体
１８，４８ 液晶マスク（露光マスク）
１９，４９ 光透過部
５２ 半導体素子
６０ 回路基板
６２ 封止樹脂
以下、本発明の実施の形態について図面を参照しながら、各図面において同一構成要素には同じ符号を付し説明する。
（実施の形態１）
図１Ａは、本発明の実施の形態１における導電性バンプの構造を概念的に説明する斜視図で、図１Ｂは図１Ａの１Ｂ−１Ｂ線断面図である。なお、図１Ａと図１Ｂにおいては、導電性バンプを形成する電子部品は省略している。
図１Ａと図１Ｂに示すように、例えば半導体素子や回路基板などで構成される電子部品（図示せず）の電極端子１１上に設けられている導電性バンプ１７は、例えばその中心部が光硬化法と熱硬化法により硬化した第１硬化部１７ａと、その第１硬化部１７ａを取り巻く形状で電極端子１１の外周に形成された熱硬化法によりプリプレグ状態で半硬化された第２硬化部１７ｂとにより構成されている。そして、第１硬化部１７ａと第２硬化部１７ｂからなる導電性バンプ１７は、例えばＡｇ粒子などの導電性フィラーを含む樹脂硬化物で構成されている。このため、例えば導電性バンプを介して、別の回路基板と接続し硬化させた場合、第１硬化部１７ａを構成する樹脂硬化物の導電性フィラーの密度は、第２硬化部１７ｂを構成する樹脂硬化物の導電性フィラーの密度よりも小さい値を有することになる。例えば、第１硬化部１７ａの導電性フィラーの密度は、１０％〜５０％であり、第２硬化部１７ｂの導電性フィラーの密度は、５０％以上〜９０％である。なお、上記数値は、厳密には密度ではないが、導電性バンプの断面から、導電性フィラーの単位面積あたりの占有率で求めた値である。
この理由は、第１硬化部１７ａは、少なくとも光硬化と熱硬化の２段階で硬化され、第２硬化部１７ｂは熱硬化のみで硬化されることによるものである。つまり、第１硬化部１７ａの樹脂硬化物の樹脂成分は、熱硬化の前に光硬化により硬化するため、熱硬化時に揮発する成分が少なくなる。そのため、第２硬化部１７ｂの樹脂硬化物の樹脂成分は熱硬化時の揮発成分量が大きくなり、相対的に導電性フィラーの密度が、第１硬化部１７ａの導電性フィラーの密度より大きくなることによる。
ここで、樹脂硬化物としては、複数の光重合性基を有する多官能性モノマーと光重合性基を１つだけ有する単官能性モノマーの両方を含むことが好ましい。
複数の光重合性基を有する多官能性モノマーとしては、例えば、１分子中に、炭素−炭素二重結合重結合のような重合可能な官能基を２つ以上有する化合物が用いられる。多官能性モノマーに含まれる重合可能な官能基の数は、３個〜１０個であることが好ましいが、上記範囲に限定されない。なお、重合可能な官能基の数が３個より少ない場合、硬化性が低下する傾向がある。その官能基の数が１０個より多くなると、分子サイズが大きくなり、粘度が大きくなる傾向がある。
複数の光重合性基を有する多官能性モノマーの具体的な例としては、例えば、アリル化シクロヘキシルジアクリレート、１，４−ブタンジオールジアクリレート、１，３−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリエチレングリコールジアクリレート、ポリエチレングリコールジアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジトリメチロールプロパンテトラアクリレート、グリセロールジアクリレート、メトキシ化シクロヘキシルジアクリレート、ネオペンチルグリコールジアクリレート、プロピレングリコールジアクリレート、ポリプロピレングリコールジアクリレート、トリグリセロールジアクリレート、トリメチロールプロパントリアクリレート、ビスフェノールＡジアクリレート、ビスフェノールＡ−エチレンオキサイド付加物のジアクリレート、ビスフェノールＡ−プロピレンオキサイド付加物のジアクリレートが挙げられる。また、上記化合物に含まれるアクリル基の一部または全てを、例えば、メタクリル基に置換した化合物を用いることもできる。なお、必要に応じて、光還元性の色素と還元剤などの光重合開始剤を添加してもよい。
また、導電性フィラーとしては、上記Ａｇ以外に、例えばＡｕ、Ｐｔ、Ｎｉ、Ｃｕ、Ｐｄ、Ｍｏ、Ｗなどの平均粒子径が０．１μｍ〜１０μｍ程度の金属微粒子が用いられる。これらの金属微粒子は、単独で用いてもよいし、２種以上を混合して用いてもよい。また、上記元素を含む合金からなる合金粉を導電性フィラーとして使用することもできる。なお、低温による焼成で低抵抗の導体を形成するという目的から、比較的融点が低く、比抵抗値の低い金属材料を導電粒子として用いることが好適である。このような金属材料としては、例えば、Ａｕ、Ａｇ、Ｃｕが好ましい。なお、Ａｕは非常に高価であること、Ｃｕは酸化しやすく、空気中の焼成ができないなどのことから、Ａｇが最も好適なものである。そして、導電性フィラーの形状としては、塊状、鱗片状、微結晶状、球状、粒状、フレーク状などの種々の形状であってもよいし、不定形であってもよい。その中でも、導電性粒子の形状は、球状または粒状であることが好ましい。露光時の光透過性がよく、露光効率がよいからである。
上記構成によれば、第１硬化部により導電性バンプのだれを防止するとともに、半硬化状態の第２硬化部により、別の電子部品などとの低い加圧力での実装や位置ずれなどを防止できる。これにより、狭ピッチ化に対応し、接続信頼性に優れた導電性バンプが形成される。
以下に、本実施の形態における導電性バンプの形成方法について、図２Ａ〜図２Ｅを用いて説明する。図２Ａ〜図２Ｅは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。なお、導電性バンプを形成する電子部品として多数の半導体素子が形成された半導体ウェハーを用いた例で説明する。また、露光マスクとして、液晶マスクを用いた例で説明するが、金属マスクなどでもよい。液晶マスクの場合、光透過部の形状を、電気的に任意に変更できる大きな効果が得られるものである。
まず、図２Ａに示すように、複数の電極端子１１が形成された半導体素子を複数有する半導体ウェハー１２の上面に、電極端子１１の位置に対応する導電性バンプ形成用の開口部１３を設けた印刷マスク１４を配置する。
つぎに、図２Ｂに示すように、印刷マスク１４上に、例えばＡｇフィラー（平均粒径０．２μｍ〜３μｍ）を６０重量部〜９０重量部と光硬化樹脂（アクリレート系）５重量部〜４０重量部で配合した導電性ペースト１５を載置し、スキージ１６を導電性ペースト１５に押し当てながら矢印方向に移動させて、導電性ペースト１５を開口部１３に充填する。
つぎに、図２Ｃに示すように、印刷マスク１４を半導体ウェハー１２から分離することにより、導電性バンプ前駆体１７ｃを電極端子１１に印刷し形成する。
つぎに、図２Ｄに示すように、露光マスク（以下、「液晶マスク」と記す）１８を配置し、導電性バンプ前駆体１７ｃの必要とする部位に光を照射するための光透過部１９を液晶マスク１８に設ける。そして、それを介して可視光または紫外光を、例えば１５ｍＷ／ｍｍ２を５秒間照射し、導電性バンプ前駆体１７ｃ中の導電性ペースト１５を構成する光硬化樹脂を硬化させて第１硬化部１７ａを形成する。
なお、光透過部１９の面積、形状は、光照射中であっても液晶マスク１８の制御回路により自由に変更することが可能であるため、第１硬化部１７ａの形状および形成位置などを自由に設計することができるものである。
つぎに、図２Ｅに示すように、例えば導電性ペーストの樹脂成分の熱硬化温度より低い温度（例えば１２０℃程度）で加熱することにより、第１硬化部１７ａ以外の導電性ペーストを半硬化してプリプレグ状態とし、第２硬化部１７ｂを形成する。これにより、導電性フィラーの密度が異なる第１硬化部１７ａおよび第２硬化部１７ｂを有する導電性バンプ１７が作製される。
なお、第２硬化部１７ｂは、後述する半導体装置の製造ステップにおいて、半導体素子と回路基板とを導電性バンプ１７を介してフリップチップ実装するときの加熱により完全硬化する。これにより、導電性フィラーの密度が、第１硬化部１７ａよりも大きい値を有する第２硬化部１７ｂが形成される。このとき、第１硬化部１７ａの導電性フィラーの密度は、１０％〜５０％であり、第２硬化部１７ｂの導電性フィラーの密度は、５０％以上〜９０％であった。なお、上記数値は、厳密には密度ではないが、導電性バンプの断面から、導電性フィラーの単位面積あたりの占有率で求めた値である。
この理由は、上述したように、第１硬化部１７ａが、光硬化と熱硬化により硬化するのに対して、第２硬化部１７ｂは熱硬化だけで硬化することにより差が生じるものである。
以下に、本実施の形態における導電性バンプ１７の構成の別の例について説明する。
図３Ａ〜図３Ｅの左図は、本発明の実施の形態１における導電性バンプ１７の別の例を説明する斜視図で、図３Ａ〜図３Ｅの右図は、その平面図である。なお、図３Ａ〜図３Ｅにおいては、導電性バンプ１７を形成する電子部品は省略し、電極端子１１上に形成された第１硬化部１７ａと第２硬化部１７ｂよりなる導電性バンプ１７の形状のみを示している。また、図３に示す第１硬化部１７ａの形状は、液晶マスクの光透過部を制御することにより、図３Ａ〜図３Ｅに示す例以外にも自由に設定することが可能である。
まず、図３Ａは、導電性バンプ１７の外周部に第１硬化部１７ａを有し、中心部に第２硬化部１７ｂを設けた、実施の形態１の導電性バンプと反対の構成を備えるものである。これは、液晶マスクに設けるリング状の光透過部により容易に形成できる。これにより、例えば、半導体素子と回路基板の接続時の加熱時に発生する第２硬化部のだれを、予め光硬化した第１硬化部で未然に防止できる。
つぎに、図３Ｂは、第１硬化部１７ａをリング状に設けて導電性バンプ１７の内部に配置し、第２硬化部１７ｂを導電性バンプ１７の中心部および第１硬化部１７ａの外周部に配置して第１硬化部１７ａを両側から挟み込んだ形状としたものである。
また、図１および図３Ａと図３Ｂでは、いずれも第１硬化部１７ａを円形またはリング状に形成した例で説明したが、これに限られない。例えば図３Ｃに示すように、第１硬化部１７ａを角柱状として導電性バンプ１７の中央位置に形成し、その外周部に第２硬化部１７ｂを設けてもよい。図面では、第１硬化部１７ａの形状を４角柱を例として示しているが、これに限られず、５角柱、６角柱などその平面形状を多角形としてもよい。
また、図３Ａ〜図３Ｃでは、いずれも電極端子１１上の１つの第１硬化部１７ａの形成した例で説明したが、これに限られない。例えば図３Ｄと図３Ｅに示すように、第１硬化部１７ａを、電極端子１１上に複数個形成してもよい。すなわち、図３Ｄでは、２つの矩形状の第１硬化部１７ａを電極端子１１上に形成し、図３Ｅでは４個形成した例で示している。もちろん、これら矩形状の第１硬化部１７ａの形状として、円柱状またはその他の任意の形状とすることも可能であり、第１硬化部１７ａの数を５個以上としてもよい。さらに、図３Ｄにおいては、矩形状の第１硬化部１７ａの形状をそれぞれ半円形で形成してもよく、また、図３Ｅの４角柱の第１硬化部１７ａを、例えば扇形などの形状として４個配置することも可能である。
なお、第１硬化部１７ａの形状は、導電性バンプ１７を形成する半導体素子や半導体ウェハーの上面に形成された電極端子の大きさ、形状や電極端子間のピッチによって最適に設計される。さらに、フリップチップ実装時に加圧する荷重や加熱温度を考慮して、導電性バンプ形成時に予め第１硬化部と第２硬化部の導電性フィラーの密度を、例えば樹脂硬化物の樹脂成分の揮発量の制御などにより任意に設計することが可能である。
また、第１硬化部１７ａの形状や形成数は、上記実施の形態１において説明した各例に限定されるものではなく、上記設計要因に係わる最適形状または最適形成数として選択するなど任意である。
また、本実施の形態では、円形状の電極端子上に円形状の導電性バンプを形成した例で説明したが、これに限られない。例えば電極端子１１の形状を４角形状とし、その形状に合わせて導電性バンプ１７や第１硬化部１７ａの形状を設計し形成してもよい。
（実施の形態２）
以下に、本発明の実施の形態２における導電性バンプの構造について図４Ａ〜図４Ｃを用いて説明する。
図４Ａは、本発明の実施の形態２における導電性バンプの構造を説明する断面図であり、図４Ｂは本発明の実施の形態２における導電性バンプの構造の別の例を説明する断面図、図４Ｃは本発明の実施の形態２における導電性バンプの構造のさらに別の例を説明する断面図である。
図４Ａ〜図４Ｃに示すように、基本的な構造は導電性バンプを構成する導電性フィラーの密度が異なる第１硬化部３７ａと第２硬化部３７ｂとを導電性バンプ３７の厚さ（高さ）方向に、例えば半導体ウェハー３２に積層して形成した構成である。なお、実施の形態１と同様に、露光マスクとして、液晶マスクを用いた例で説明するが、金属マスクなどでもよい。
すなわち、第１硬化部３７ａを電極端子３１上の導電性バンプ３７の下部に形成し、その上部に第２硬化部３７ｂを有するものである。なお、本実施の形態においても第２硬化部３７ｂは、液晶マスク（図示せず）の光透過部を制御し可視光または紫外光の照射によって第１硬化部３７ａを形成した後、例えば印刷マスクを用いて第１硬化部３７ａを被覆するように第２硬化部３７ｂを印刷し、低温加熱によりプリプレグ状態に半硬化の第２硬化部３７ｂが形成される。
具体的には、まず、図４Ａに示すように、第１硬化部３７ａを、電極端子３１の面積と同じ面積、形状で形成した例や、図４Ｂに示すように、実施の形態１と同様に第１硬化部３７ａを電極端子３１の中心部に形成し、その周囲に第２硬化部３７ｂを形成したものである。したがって、第１硬化部３７ａは、第２硬化部３７ｂの内部に埋没した状態で導電性バンプ３７が構成される。
さらに、図４Ｃに示すように、実施の形態１における図３Ｄと図３Ｅに示す場合と同様に、複数個の第１硬化部３７ａを第２硬化部３７ｂの内部に埋没して設けた構成とすることもできる。
本実施の形態によれば、半硬化状態の第２硬化部の全面で、他の電子部品などの電極端子と接続できるため、より低荷重での実装を実現できる。さらに、半硬化状態で接続できるため接続の信頼性をさらに高めることができる。
（実施の形態３）
以下に、本発明の実施の形態３における導電性バンプの形成方法について、図５Ａ〜図５Ｅを用いて説明する。図５Ａ〜図５Ｅは、本発明の実施の形態３における導電性バンプを形成方法を説明する断面図である。なお、実施の形態１の場合と同様に、導電性バンプを形成する電子部品として多数の半導体素子が形成された半導体ウェハーを用いた例で説明する。また、露光マスクとして、液晶マスクを用いた例で説明するが、金属マスクなどでもよい。
まず、図５Ａに示すように、複数の電極端子４１が形成された半導体素子を複数有する半導体ウェハー４２の上面に、電極端子４１の位置に対応する導電性バンプ形成用の開口部４３を設けた印刷マスク４４を配置する。つぎに、印刷マスク４４上に導電性ペースト４５を載置し、スキージ４６を導電性ペースト４５に押し当てながら矢印方向に移動させる。これにより、導電性ペースト４５を開口部４３に充填し、図５Ｂに示すように、導電性バンプ前駆体４７ｃが形成される。
つぎに、図５Ｃに示すように、印刷マスク４４の上面に光透過部４９を設けた液晶マスク４８を配置する。
このとき、液晶マスク４８を、その光透過部４９を導電性バンプ前駆体４７ｃの光照射を必要とする部位に合わせて配置する。そして、図５Ｄに示すように、光透過部４９を介して可視光または紫外光を照射し、導電性バンプ前駆体４７ｃ中の導電性ペースト４５を構成する光硬化樹脂を硬化させて第１硬化部４７ａを形成する。
なお、実施の形態１と同様に、光透過部４９の面積、形状は液晶マスク４８の制御回路により自由に変更することが可能であり、図３Ａ〜図３Ｅに示す場合と同様に、第１硬化部４７ａの形状および形成部分などを自由に制御することができる。
つぎに、図５Ｅに示すように、例えば導電性ペーストの樹脂成分の熱硬化温度より低い温度（例えば１２０℃程度）で加熱することにより、第１硬化部４７ａ以外の導電性ペーストを半硬化してプリプレグ状態とし、第２硬化部４７ｂを形成する。その後、印刷マスク４４および液晶マスク４８を半導体ウェハー４２より矢印で示す方向に順次または同時に取り外す。
これにより、半導体ウェハー４２の電極端子４１上に、第１硬化部４７ａと導電性フィラーの密度が第１硬化部４７ａよりも大きい値を有する第２硬化部４７ｂとにより構成される導電性バンプ４７が作製される。
本実施の形態によれば、第２硬化部の加熱時に、印刷マスクでその外周が囲まれた状態で硬化されるため、第２硬化部の導電性ペーストのだれなどを未然に防止できる。さらに、第２硬化部が半硬化状態で、印刷マスクや液晶マスクを取り外すため、印刷マスクなどで導電性ペーストが引きずられることによる導電性バンプの形状変化が生じにくい。
（実施の形態４）
以下に、本発明の実施の形態４における半導体装置の製造方法について、図６Ａ〜図６Ｃを用いて説明する。図６Ａ〜図６Ｃは、本発明の実施の形態４における半導体装置の製造方法を説明する断面図である。なお、半導体装置は、上記各実施の形態で形成した導電性バンプを備える半導体素子を回路基板上にフリップチップ実装した構成を有するものである。
まず、前ステップとして、上記各実施の形態に示す導電性バンプが形成された半導体ウェハーをダイシングソーで切断し、回路基板６０上へフリップチップ実装が可能な多数の半導体素子５２に分割する。
つぎに、図６Ａに示すように、半導体素子５２の第１硬化部５７ａと第２硬化部５７ｂとにより構成された導電性バンプ５７が形成された電極端子５１面を、回路基板６０上の電極端子６１と対向するように配置して、矢印で示す方向に加圧する。
つぎに、図６Ｂに示すように、半導体素子５２と回路基板６０との間隔を、すでに光硬化法で硬化している第１硬化部５７ａで規制しながら保持する。そして、それと同時に、例えば１５０℃程度で加熱して導電性バンプ５７のプリプレグ状態にある第２硬化部５７ｂを完全硬化させ、回路基板６０と半導体素子５２を電気的、機械的に接続する。
つぎに、図６Ｃに示すように、半導体素子５２と回路基板６０との間隙に絶縁性の封止樹脂６２を充填し、加熱硬化することにより半導体装置が作製される。
本実施の形態によれば、半導体素子５２に加えられる圧力が部分的に変動しても半導体素子５２と回路基板６０との間隔は、導電性バンプ５７を構成する第１硬化部５７ａによって規制できるため、半導体素子５２が傾斜することはなく実装できる。これにより、従来のフリップチップ実装法において課題である、ギャップ変動による導電性バンプの不均一な潰れやはみ出しによる電極端子間の短絡または接続不良などの発生を防止できる。さらに、導電性バンプの不均一な潰れが生じにくいため、狭ピッチな導電性バンプの形成を可能とし、半導体装置を高密度実装できる。また、導電性バンプ５７の半硬化の第２硬化部５７ｂにより、半導体素子と回路基板の電極端子とのステップ上での位置ずれなどを防止できる。
上記で説明したように、導電性フィラーの密度が異なる、少なくとも第１硬化部と第２硬化部とからなる樹脂硬化物で構成された導電性バンプにより、フリップ実装時の導電性バンプの潰れなどを抑制し、信頼性に優れた半導体装置を実現することができる。
本発明によれば、加圧による実装時の導電性バンプの不均一な潰れを防止できるため、電極端子間の短絡や接続不良が発生しにくく、狭ピッチで高密度実装が要望される実装分野や半導体装置などにおいて有用である。
本発明は、半導体素子の電極端子または回路基板の電極端子上に形成された導電性バンプに関し、特に狭ピッチ化された半導体素子を回路基板上の電極端子に確実に実装することができる半導体装置に関する。
近年、急速に普及が拡大している携帯電話やノートパソコン、ＰＤＡ、デジタルビデオカメラなどに代表される移動体電子機器は、その小型・薄型・軽量化を実現するための技術開発が急速に進んでいる。
この技術開発を支える主要な電子部品が半導体素子であり、半導体素子の高密度化に伴って電極端子のピッチおよび面積が小さくなってきている。それに伴って、半導体素子を実装基板にフリップチップ実装する際に用いる導電性バンプに関しても厳しい要求がなされるようになってきた。
この場合、電極端子の狭ピッチ化に伴い、実装基板の隣接する接続端子間での短絡の発生、および半導体素子と実装基板との熱膨張係数の差により生じる応力で導電性バンプと電極端子間の接続不良が生じやすくなるという課題がある。
特に、上記の携帯電話などの移動体電子機器では落下による衝撃などを受ける可能性があるため、電極端子間の接続信頼性が不充分であると、移動体電子機器の不良につながる恐れがある。
また、半導体素子の配線ルールの微細化に伴い、半導体素子に形成される絶縁層の低誘電率化により絶縁層のポーラス化が進んでいる。そのため、従来のフリップチップ実装におけるＡｕバンプなどの実装ステップで、Ａｕバンプ下の絶縁層に加わる応力で、絶縁層にクラックなどのダメージが発生するなどの課題がある。
一方、狭ピッチ化を避けるために半導体素子の回路形成面全体を用いて導電性バンプを形成するエリアバンプ方式では、実装エリア全体に実装基板の高い平面度が要求される。一般に、エリアバンプ方式では、まず、半導体素子に複数の電極端子を形成し、その電極端子上にはんだやＡｕなどによるバンプを形成する。つぎに、その半導体素子のバンプを回路基板上に形成された接続端子に対向させて、上記電極端子上のバンプをそれぞれ対応する接続端子と電気的に接合する。さらに半導体素子と回路基板との電気的、機械的接合を向上するために、半導体素子と回路基板間に樹脂材料を充填（アンダーフィル）する、というステップで作製する。
しかしながら、電極端子数が５０００個を超えるような次世代ＬＳＩを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプの形成が必要となるが、現在のはんだバンプ形成技術では、それに対応することは難しい。
また、電極端子数に応じて多数のバンプを形成する必要があるため、低コスト化を図るには、半導体素子あたりの実装タクトの短縮による高い生産性も要求される。
従来、バンプ形成技術としては、めっき法やスクリーン印刷法などが用いられているが、めっき法は狭ピッチには適するものの、ステップが複雑になる点で生産性に問題がある。
また、スクリーン印刷法は、生産性には優れているが、マスクを用いているため狭ピッチ化に対応することが困難である。
このような状況において、近年ＬＳＩ素子の電極端子や回路基板の接続端子上に、はんだバンプを選択的に形成する技術がいくつか提案されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため生産性にも優れ、次世代ＬＳＩの回路基板への実装に適する技術として注目されつつある。
上記の技術としては、まず、表面に酸化皮膜が形成されたはんだ粉末とフラックスの混合物によるソルダーペーストを、接続端子が形成されている回路基板上の全面に塗布する。そして、その状態で回路基板を加熱することにより、はんだ粉末を溶融させ、隣接する接続端子間で短絡を起こさずに、接続端子上に選択的にはんだ層を形成させるものである（例えば、特許文献１参照）。
また、有機酸鉛塩と金属錫を主要成分とするペースト状組成物を接続端子が形成された回路基板全面に塗布し、回路基板を加熱することによってＰｂとＳｎの置換反応を起こして、Ｐｂ／Ｓｎの合金を回路基板の接続端子上に選択的に析出させるものもある（例えば、特許文献２または非特許文献１参照）。
さらに、表面に電極が形成された回路基板を薬剤に浸して接続端子の表面のみに粘着性皮膜を形成した後、その粘着性皮膜にはんだ粉末を接着させた後、これを加熱溶融して接続端子上に選択的にバンプを形成させるものもある（例えば、特許文献３参照）。
しかしながら、これらはいずれも半導体素子の電極端子上または回路基板の接続端子上にバンプを形成する方法を示すものである。通常のフリップチップ実装では、バンプを形成した後、半導体素子を回路基板上に搭載する。そして、はんだリフローによりバンプを介して接続端子と電極端子間の接合を行うステップおよび回路基板と半導体素子との間にアンダーフィル材を注入して半導体素子を回路基板に固定するステップが必要となる。そのため、コストアップの原因となっている。
このような課題を解決するために、半導体素子の電極形成面に印刷スクリーンの貫通孔を介して導電性ペーストを印刷することにより、バンプ電極を低コストで一括形成する方法が一般的に用いられている（例えば、特許文献４参照）。
しかしながら、特許文献４に示された導電性バンプにおいては、導電性ペーストによる導電性バンプの形成方法を示す図７Ａ〜図７Ｅの断面図を用いて説明するように、以下に示すような課題がある。
まず、図７Ａに示すように、複数の電極端子１０１が設けられている半導体素子１０２の上面に、複数の電極端子１０１に対応する位置に開口部１０３を有する印刷スクリーン１０４を配置する。そして、その上面に導電性ペースト１０５を置き、スキージ１０６を導電性ペースト１０５に押し当てながら開口部１０３より電極端子１０１の面に印刷し、充填する。
つぎに、図７Ｂに示すように、印刷スクリーン１０４を取り外すことにより、電極端子１０１上に、印刷時の粘度の低い状態で導電性バンプ１０５ａが形成される。このとき、図７Ｃに示すように、電極端子１０１上の導電性バンプ１０５ａは、印刷後の時間経過とともに、その低い粘性のため、電極端子１０１の周辺にだれ現象を生じ、電極端子の狭ピッチ化が制限されるという課題がある。
つぎに、図７Ｄに示すように、半導体素子１０２を反転して回路基板１０７の面に設けられた電極端子１０８と位置合わせしてフリップチップ実装する。このとき、図７Ｅに示すように、実装時に半導体素子１０２と回路基板１０７に傾きが生じると、不均一な加圧力の差異に起因する導電性バンプの潰れによる隣接する電極端子１０１間の短絡１０９や接続不良部１１０による不均一な接続抵抗の発生を抑制できないという課題がある。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開平７−７４４５９号公報 特開平１１−２７４２０９号公報 エレクトロニクス実装技術、２０００年９月号、ｐｐ３８−４５
本発明の導電性バンプは、電子部品の電極端子面に形成される導電性バンプであって、導電性バンプは、少なくとも導電性フィラーの密度が異なる複数の樹脂硬化物で構成されている。
これにより、印刷マスクの分離時のバンプ形状の微細性を保持できる。さらに、電子部品同士の実装時に、電子部品同士の間隔を導電性フィラーの密度などの異なる樹脂硬化物により一定に保持し、導電性バンプの潰れ、電極端子間同士の短絡や接続不良などを効果的に抑制することができる。
また、本発明の導電性バンプの形成方法は、電子部品の電極端子上に印刷マスクの開口部を位置合わせし、開口部を介して導電性ペーストを電極端子上に塗布するステップと、印刷マスクを取り外したのち、露光マスクを介して電極端子上の導電性ペーストの一部に、紫外光または可視光を照射し、導電性ペーストの一部を硬化させて第１硬化部を形成するステップと、電子部品を加熱し、第１硬化部以外の部分に第２硬化部を形成するステップと、を含む。
また、本発明の導電性バンプの形成方法は、電子部品の電極端子上に印刷マスクの開口部を位置合わせし、開口部を介して導電性ペーストを電極端子上に印刷するステップと、印刷マスクの上面に露光マスクを配置し、印刷された導電性ペーストの一部に液晶マスクを介して紫外光または可視光を照射し、導電性ペーストの一部を硬化させて第１硬化部を形成するステップと、電子部品を加熱し、第１硬化部以外の部分に第２硬化部を形成するステップと、露光マスクおよび印刷マスクを取り外すステップと、を含む。
これらにより、狭ピッチで、機械的、電気的な接続安定性に優れた導電性バンプを容易に作製できる。
また、本発明の半導体装置は、上記導電性バンプを用いて、回路基板の電極端子と半導体素子の電極端子とを電気的に接続した構成を有する。これらにより、接続強度および電気的接続性において高い信頼性の半導体装置を実現できる。
また、本発明の半導体装置の製造方法は、導電性バンプの形成方法によって導電性バンプが形成された半導体ウェハーを個々の半導体素子に切断するステップと、半導体素子を反転させ、回路基板上の電極端子上に導電性バンプを位置合わせして実装するステップと、半導体素子と回路基板とを加圧、加熱することにより、少なくとも導電性バンプの第２硬化部を硬化させて半導体素子と回路基板とを接合するステップと、半導体素子と回路基板との間隙に封止樹脂を注入し、硬化させるステップと、を含む。
これにより、高実装密度で、機械的、電気的な接続安定性に優れた半導体装置を生産性よく作製できる。
以下、本発明の実施の形態について図面を参照しながら、各図面において同一構成要素には同じ符号を付し説明する。
（実施の形態１）
図１Ａは、本発明の実施の形態１における導電性バンプの構造を概念的に説明する斜視図で、図１Ｂは図１Ａの１Ｂ−１Ｂ線断面図である。なお、図１Ａと図１Ｂにおいては、導電性バンプを形成する電子部品は省略している。
図１Ａと図１Ｂに示すように、例えば半導体素子や回路基板などで構成される電子部品（図示せず）の電極端子１１上に設けられている導電性バンプ１７は、例えばその中心部が光硬化法と熱硬化法により硬化した第１硬化部１７ａと、その第１硬化部１７ａを取り巻く形状で電極端子１１の外周に形成された熱硬化法によりプリプレグ状態で半硬化された第２硬化部１７ｂとにより構成されている。そして、第１硬化部１７ａと第２硬化部１７ｂからなる導電性バンプ１７は、例えばＡｇ粒子などの導電性フィラーを含む樹脂硬化物で構成されている。このため、例えば導電性バンプを介して、別の回路基板と接続し硬化させた場合、第１硬化部１７ａを構成する樹脂硬化物の導電性フィラーの密度は、第２硬化部１７ｂを構成する樹脂硬化物の導電性フィラーの密度よりも小さい値を有することになる。例えば、第１硬化部１７ａの導電性フィラーの密度は、１０％〜５０％であり、第２硬化部１７ｂの導電性フィラーの密度は、５０％以上〜９０％である。なお、上記数値は、厳密には密度ではないが、導電性バンプの断面から、導電性フィラーの単位面積あたりの占有率で求めた値である。
この理由は、第１硬化部１７ａは、少なくとも光硬化と熱硬化の２段階で硬化され、第２硬化部１７ｂは熱硬化のみで硬化されることによるものである。つまり、第１硬化部１７ａの樹脂硬化物の樹脂成分は、熱硬化の前に光硬化により硬化するため、熱硬化時に揮発する成分が少なくなる。そのため、第２硬化部１７ｂの樹脂硬化物の樹脂成分は熱硬化時の揮発成分量が大きくなり、相対的に導電性フィラーの密度が、第１硬化部１７ａの導電性フィラーの密度より大きくなることによる。
ここで、樹脂硬化物としては、複数の光重合性基を有する多官能性モノマーと光重合性基を１つだけ有する単官能性モノマーの両方を含むことが好ましい。
複数の光重合性基を有する多官能性モノマーとしては、例えば、１分子中に、炭素−炭素二重結合重結合のような重合可能な官能基を２つ以上有する化合物が用いられる。多官能性モノマーに含まれる重合可能な官能基の数は、３個〜１０個であることが好ましいが、上記範囲に限定されない。なお、重合可能な官能基の数が３個より少ない場合、硬化性が低下する傾向がある。その官能基の数が１０個より多くなると、分子サイズが大きくなり、粘度が大きくなる傾向がある。
複数の光重合性基を有する多官能性モノマーの具体的な例としては、例えば、アリル化シクロヘキシルジアクリレート、１，４−ブタンジオールジアクリレート、１，３−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリエチレングリコールジアクリレート、ポリエチレングリコールジアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジトリメチロールプロパンテトラアクリレート、グリセロールジアクリレート、メトキシ化シクロヘキシルジアクリレート、ネオペンチルグリコールジアクリレート、プロピレングリコールジアクリレート、ポリプロピレングリコールジアクリレート、トリグリセロールジアクリレート、トリメチロールプロパントリアクリレート、ビスフェノールＡジアクリレート、ビスフェノールＡ−エチレンオキサイド付加物のジアクリレート、ビスフェノールＡ−プロピレンオキサイド付加物のジアクリレートが挙げられる。また、上記化合物に含まれるアクリル基の一部または全てを、例えば、メタクリル基に置換した化合物を用いることもできる。なお、必要に応じて、光還元性の色素と還元剤などの光重合開始剤を添加してもよい。
また、導電性フィラーとしては、上記Ａｇ以外に、例えばＡｕ、Ｐｔ、Ｎｉ、Ｃｕ、Ｐｄ、Ｍｏ、Ｗなどの平均粒子径が０．１μｍ〜１０μｍ程度の金属微粒子が用いられる。これらの金属微粒子は、単独で用いてもよいし、２種以上を混合して用いてもよい。また、上記元素を含む合金からなる合金粉を導電性フィラーとして使用することもできる。なお、低温による焼成で低抵抗の導体を形成するという目的から、比較的融点が低く、比抵抗値の低い金属材料を導電粒子として用いることが好適である。このような金属材料としては、例えば、Ａｕ、Ａｇ、Ｃｕが好ましい。なお、Ａｕは非常に高価であること、Ｃｕは酸化しやすく、空気中の焼成ができないなどのことから、Ａｇが最も好適なものである。そして、導電性フィラーの形状としては、塊状、鱗片状、微結晶状、球状、粒状、フレーク状などの種々の形状であってもよいし、不定形であってもよい。その中でも、導電性粒子の形状は、球状または粒状であることが好ましい。露光時の光透過性がよく、露光効率がよいからである。
上記構成によれば、第１硬化部により導電性バンプのだれを防止するとともに、半硬化状態の第２硬化部により、別の電子部品などとの低い加圧力での実装や位置ずれなどを防止できる。これにより、狭ピッチ化に対応し、接続信頼性に優れた導電性バンプが形成される。
以下に、本実施の形態における導電性バンプの形成方法について、図２Ａ〜図２Ｅを用いて説明する。図２Ａ〜図２Ｅは、本発明の実施の形態１における導電性バンプの形成方法を説明する断面図である。なお、導電性バンプを形成する電子部品として多数の半導体素子が形成された半導体ウェハーを用いた例で説明する。また、露光マスクとして、液晶マスクを用いた例で説明するが、金属マスクなどでもよい。液晶マスクの場合、光透過部の形状を、電気的に任意に変更できる大きな効果が得られるものである。
まず、図２Ａに示すように、複数の電極端子１１が形成された半導体素子を複数有する半導体ウェハー１２の上面に、電極端子１１の位置に対応する導電性バンプ形成用の開口部１３を設けた印刷マスク１４を配置する。
つぎに、図２Ｂに示すように、印刷マスク１４上に、例えばＡｇフィラー（平均粒径０．２μｍ〜３μｍ）を６０重量部〜９０重量部と光硬化樹脂（アクリレート系）５重量部〜４０重量部で配合した導電性ペースト１５を載置し、スキージ１６を導電性ペースト１５に押し当てながら矢印方向に移動させて、導電性ペースト１５を開口部１３に充填する。
つぎに、図２Ｃに示すように、印刷マスク１４を半導体ウェハー１２から分離することにより、導電性バンプ前駆体１７ｃを電極端子１１に印刷し形成する。
つぎに、図２Ｄに示すように、露光マスク（以下、「液晶マスク」と記す）１８を配置し、導電性バンプ前駆体１７ｃの必要とする部位に光を照射するための光透過部１９を液晶マスク１８に設ける。そして、それを介して可視光または紫外光を、例えば１５ｍＷ／ｍｍ２を５秒間照射し、導電性バンプ前駆体１７ｃ中の導電性ペースト１５を構成する光硬化樹脂を硬化させて第１硬化部１７ａを形成する。
なお、光透過部１９の面積、形状は、光照射中であっても液晶マスク１８の制御回路により自由に変更することが可能であるため、第１硬化部１７ａの形状および形成位置などを自由に設計することができるものである。
つぎに、図２Ｅに示すように、例えば導電性ペーストの樹脂成分の熱硬化温度より低い温度（例えば１２０℃程度）で加熱することにより、第１硬化部１７ａ以外の導電性ペーストを半硬化してプリプレグ状態とし、第２硬化部１７ｂを形成する。これにより、導電性フィラーの密度が異なる第１硬化部１７ａおよび第２硬化部１７ｂを有する導電性バンプ１７が作製される。
なお、第２硬化部１７ｂは、後述する半導体装置の製造ステップにおいて、半導体素子と回路基板とを導電性バンプ１７を介してフリップチップ実装するときの加熱により完全硬化する。これにより、導電性フィラーの密度が、第１硬化部１７ａよりも大きい値を有する第２硬化部１７ｂが形成される。このとき、第１硬化部１７ａの導電性フィラーの密度は、１０％〜５０％であり、第２硬化部１７ｂの導電性フィラーの密度は、５０％以上〜９０％であった。なお、上記数値は、厳密には密度ではないが、導電性バンプの断面から、導電性フィラーの単位面積あたりの占有率で求めた値である。
この理由は、上述したように、第１硬化部１７ａが、光硬化と熱硬化により硬化するのに対して、第２硬化部１７ｂは熱硬化だけで硬化することにより差が生じるものである。
以下に、本実施の形態における導電性バンプ１７の構成の別の例について説明する。
図３Ａ〜図３Ｅの左図は、本発明の実施の形態１における導電性バンプ１７の別の例を説明する斜視図で、図３Ａ〜図３Ｅの右図は、その平面図である。なお、図３Ａ〜図３Ｅにおいては、導電性バンプ１７を形成する電子部品は省略し、電極端子１１上に形成された第１硬化部１７ａと第２硬化部１７ｂよりなる導電性バンプ１７の形状のみを示している。また、図３に示す第１硬化部１７ａの形状は、液晶マスクの光透過部を制御することにより、図３Ａ〜図３Ｅに示す例以外にも自由に設定することが可能である。
まず、図３Ａは、導電性バンプ１７の外周部に第１硬化部１７ａを有し、中心部に第２硬化部１７ｂを設けた、実施の形態１の導電性バンプと反対の構成を備えるものである。これは、液晶マスクに設けるリング状の光透過部により容易に形成できる。これにより、例えば、半導体素子と回路基板の接続時の加熱時に発生する第２硬化部のだれを、予め光硬化した第１硬化部で未然に防止できる。
つぎに、図３Ｂは、第１硬化部１７ａをリング状に設けて導電性バンプ１７の内部に配置し、第２硬化部１７ｂを導電性バンプ１７の中心部および第１硬化部１７ａの外周部に配置して第１硬化部１７ａを両側から挟み込んだ形状としたものである。
また、図１および図３Ａと図３Ｂでは、いずれも第１硬化部１７ａを円形またはリング状に形成した例で説明したが、これに限られない。例えば図３Ｃに示すように、第１硬化部１７ａを角柱状として導電性バンプ１７の中央位置に形成し、その外周部に第２硬化部１７ｂを設けてもよい。図面では、第１硬化部１７ａの形状を４角柱を例として示しているが、これに限られず、５角柱、６角柱などその平面形状を多角形としてもよい。
また、図３Ａ〜図３Ｃでは、いずれも電極端子１１上の１つの第１硬化部１７ａの形成した例で説明したが、これに限られない。例えば図３Ｄと図３Ｅに示すように、第１硬化部１７ａを、電極端子１１上に複数個形成してもよい。すなわち、図３Ｄでは、２つの矩形状の第１硬化部１７ａを電極端子１１上に形成し、図３Ｅでは４個形成した例で示している。もちろん、これら矩形状の第１硬化部１７ａの形状として、円柱状またはその他の任意の形状とすることも可能であり、第１硬化部１７ａの数を５個以上としてもよい。さらに、図３Ｄにおいては、矩形状の第１硬化部１７ａの形状をそれぞれ半円形で形成してもよく、また、図３Ｅの４角柱の第１硬化部１７ａを、例えば扇形などの形状として４個配置することも可能である。
なお、第１硬化部１７ａの形状は、導電性バンプ１７を形成する半導体素子や半導体ウェハーの上面に形成された電極端子の大きさ、形状や電極端子間のピッチによって最適に設計される。さらに、フリップチップ実装時に加圧する荷重や加熱温度を考慮して、導電性バンプ形成時に予め第１硬化部と第２硬化部の導電性フィラーの密度を、例えば樹脂硬化物の樹脂成分の揮発量の制御などにより任意に設計することが可能である。
また、第１硬化部１７ａの形状や形成数は、上記実施の形態１において説明した各例に限定されるものではなく、上記設計要因に係わる最適形状または最適形成数として選択するなど任意である。
また、本実施の形態では、円形状の電極端子上に円形状の導電性バンプを形成した例で説明したが、これに限られない。例えば電極端子１１の形状を４角形状とし、その形状に合わせて導電性バンプ１７や第１硬化部１７ａの形状を設計し形成してもよい。
（実施の形態２）
以下に、本発明の実施の形態２における導電性バンプの構造について図４Ａ〜図４Ｃを用いて説明する。
図４Ａは、本発明の実施の形態２における導電性バンプの構造を説明する断面図であり、図４Ｂは本発明の実施の形態２における導電性バンプの構造の別の例を説明する断面図、図４Ｃは本発明の実施の形態２における導電性バンプの構造のさらに別の例を説明する断面図である。
図４Ａ〜図４Ｃに示すように、基本的な構造は導電性バンプを構成する導電性フィラーの密度が異なる第１硬化部３７ａと第２硬化部３７ｂとを導電性バンプ３７の厚さ（高さ）方向に、例えば半導体ウェハー３２に積層して形成した構成である。なお、実施の形態１と同様に、露光マスクとして、液晶マスクを用いた例で説明するが、金属マスクなどでもよい。
すなわち、第１硬化部３７ａを電極端子３１上の導電性バンプ３７の下部に形成し、その上部に第２硬化部３７ｂを有するものである。なお、本実施の形態においても第２硬化部３７ｂは、液晶マスク（図示せず）の光透過部を制御し可視光または紫外光の照射によって第１硬化部３７ａを形成した後、例えば印刷マスクを用いて第１硬化部３７ａを被覆するように第２硬化部３７ｂを印刷し、低温加熱によりプリプレグ状態に半硬化の第２硬化部３７ｂが形成される。
具体的には、まず、図４Ａに示すように、第１硬化部３７ａを、電極端子３１の面積と同じ面積、形状で形成した例や、図４Ｂに示すように、実施の形態１と同様に第１硬化部３７ａを電極端子３１の中心部に形成し、その周囲に第２硬化部３７ｂを形成したものである。したがって、第１硬化部３７ａは、第２硬化部３７ｂの内部に埋没した状態で導電性バンプ３７が構成される。
さらに、図４Ｃに示すように、実施の形態１における図３Ｄと図３Ｅに示す場合と同様に、複数個の第１硬化部３７ａを第２硬化部３７ｂの内部に埋没して設けた構成とすることもできる。
本実施の形態によれば、半硬化状態の第２硬化部の全面で、他の電子部品などの電極端子と接続できるため、より低荷重での実装を実現できる。さらに、半硬化状態で接続できるため接続の信頼性をさらに高めることができる。
（実施の形態３）
以下に、本発明の実施の形態３における導電性バンプの形成方法について、図５Ａ〜図５Ｅを用いて説明する。図５Ａ〜図５Ｅは、本発明の実施の形態３における導電性バンプを形成方法を説明する断面図である。なお、実施の形態１の場合と同様に、導電性バンプを形成する電子部品として多数の半導体素子が形成された半導体ウェハーを用いた例で説明する。また、露光マスクとして、液晶マスクを用いた例で説明するが、金属マスクなどでもよい。
まず、図５Ａに示すように、複数の電極端子４１が形成された半導体素子を複数有する半導体ウェハー４２の上面に、電極端子４１の位置に対応する導電性バンプ形成用の開口部４３を設けた印刷マスク４４を配置する。つぎに、印刷マスク４４上に導電性ペースト４５を載置し、スキージ４６を導電性ペースト４５に押し当てながら矢印方向に移動させる。これにより、導電性ペースト４５を開口部４３に充填し、図５Ｂに示すように、導電性バンプ前駆体４７ｃが形成される。
つぎに、図５Ｃに示すように、印刷マスク４４の上面に光透過部４９を設けた液晶マスク４８を配置する。
このとき、液晶マスク４８を、その光透過部４９を導電性バンプ前駆体４７ｃの光照射を必要とする部位に合わせて配置する。そして、図５Ｄに示すように、光透過部４９を介して可視光または紫外光を照射し、導電性バンプ前駆体４７ｃ中の導電性ペースト４５を構成する光硬化樹脂を硬化させて第１硬化部４７ａを形成する。
なお、実施の形態１と同様に、光透過部４９の面積、形状は液晶マスク４８の制御回路により自由に変更することが可能であり、図３Ａ〜図３Ｅに示す場合と同様に、第１硬化部４７ａの形状および形成部分などを自由に制御することができる。
つぎに、図５Ｅに示すように、例えば導電性ペーストの樹脂成分の熱硬化温度より低い温度（例えば１２０℃程度）で加熱することにより、第１硬化部４７ａ以外の導電性ペーストを半硬化してプリプレグ状態とし、第２硬化部４７ｂを形成する。その後、印刷マスク４４および液晶マスク４８を半導体ウェハー４２より矢印で示す方向に順次または同時に取り外す。
これにより、半導体ウェハー４２の電極端子４１上に、第１硬化部４７ａと導電性フィラーの密度が第１硬化部４７ａよりも大きい値を有する第２硬化部４７ｂとにより構成される導電性バンプ４７が作製される。
本実施の形態によれば、第２硬化部の加熱時に、印刷マスクでその外周が囲まれた状態で硬化されるため、第２硬化部の導電性ペーストのだれなどを未然に防止できる。さらに、第２硬化部が半硬化状態で、印刷マスクや液晶マスクを取り外すため、印刷マスクなどで導電性ペーストが引きずられることによる導電性バンプの形状変化が生じにくい。
（実施の形態４）
以下に、本発明の実施の形態４における半導体装置の製造方法について、図６Ａ〜図６Ｃを用いて説明する。図６Ａ〜図６Ｃは、本発明の実施の形態４における半導体装置の製造方法を説明する断面図である。なお、半導体装置は、上記各実施の形態で形成した導電性バンプを備える半導体素子を回路基板上にフリップチップ実装した構成を有するものである。
まず、前ステップとして、上記各実施の形態に示す導電性バンプが形成された半導体ウェハーをダイシングソーで切断し、回路基板６０上へフリップチップ実装が可能な多数の半導体素子５２に分割する。
つぎに、図６Ａに示すように、半導体素子５２の第１硬化部５７ａと第２硬化部５７ｂとにより構成された導電性バンプ５７が形成された電極端子５１面を、回路基板６０上の電極端子６１と対向するように配置して、矢印で示す方向に加圧する。
つぎに、図６Ｂに示すように、半導体素子５２と回路基板６０との間隔を、すでに光硬化法で硬化している第１硬化部５７ａで規制しながら保持する。そして、それと同時に、例えば１５０℃程度で加熱して導電性バンプ５７のプリプレグ状態にある第２硬化部５７ｂを完全硬化させ、回路基板６０と半導体素子５２を電気的、機械的に接続する。
つぎに、図６Ｃに示すように、半導体素子５２と回路基板６０との間隙に絶縁性の封止樹脂６２を充填し、加熱硬化することにより半導体装置が作製される。
本実施の形態によれば、半導体素子５２に加えられる圧力が部分的に変動しても半導体素子５２と回路基板６０との間隔は、導電性バンプ５７を構成する第１硬化部５７ａによって規制できるため、半導体素子５２が傾斜することはなく実装できる。これにより、従来のフリップチップ実装法において課題である、ギャップ変動による導電性バンプの不均一な潰れやはみ出しによる電極端子間の短絡または接続不良などの発生を防止できる。さらに、導電性バンプの不均一な潰れが生じにくいため、狭ピッチな導電性バンプの形成を可能とし、半導体装置を高密度実装できる。また、導電性バンプ５７の半硬化の第２硬化部５７ｂにより、半導体素子と回路基板の電極端子とのステップ上での位置ずれなどを防止できる。
上記で説明したように、導電性フィラーの密度が異なる、少なくとも第１硬化部と第２硬化部とからなる樹脂硬化物で構成された導電性バンプにより、フリップ実装時の導電性バンプの潰れなどを抑制し、信頼性に優れた半導体装置を実現することができる。
本発明によれば、加圧による実装時の導電性バンプの不均一な潰れを防止できるため、電極端子間の短絡や接続不良が発生しにくく、狭ピッチで高密度実装が要望される実装分野や半導体装置などにおいて有用である。
本発明の実施の形態１における導電性バンプの構造を概念的に説明する斜視図 図１Ａの１Ｂ−１Ｂ線断面図 本発明の実施の形態１における導電性バンプの形成方法を説明する断面図 本発明の実施の形態１における導電性バンプの形成方法を説明する断面図 本発明の実施の形態１における導電性バンプの形成方法を説明する断面図 本発明の実施の形態１における導電性バンプの形成方法を説明する断面図 本発明の実施の形態１における導電性バンプの形成方法を説明する断面図 本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図 本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図 本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図 本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図 本発明の実施の形態１における導電性バンプの別の例を説明する斜視図および平面図 本発明の実施の形態２における導電性バンプの構造を説明する断面図 本発明の実施の形態２における導電性バンプの構造の別の例を説明する断面図 本発明の実施の形態２における導電性バンプの構造のさらに別の例を説明する断面図 本発明の実施の形態３における導電性バンプの形成方法を説明する断面図 本発明の実施の形態３における導電性バンプの形成方法を説明する断面図 本発明の実施の形態３における導電性バンプの形成方法を説明する断面図 本発明の実施の形態３における導電性バンプの形成方法を説明する断面図 本発明の実施の形態３における導電性バンプの形成方法を説明する断面図 本発明の実施の形態４における半導体装置の製造方法を説明する断面図 本発明の実施の形態４における半導体装置の製造方法を説明する断面図 本発明の実施の形態４における半導体装置の製造方法を説明する断面図 従来の導電性ペーストによる導電性バンプの形成方法を示す断面図 従来の導電性ペーストによる導電性バンプの形成方法を示す断面図 従来の導電性ペーストによる導電性バンプの形成方法を示す断面図 従来の導電性ペーストによる導電性バンプの形成方法を示す断面図 従来の導電性ペーストによる導電性バンプの形成方法を示す断面図
１１，３１，４１，５１，６１ 電極端子
１２，３２，４２ 半導体ウェハー（電子部品）
１３，４３ 開口部
１４，４４ 印刷マスク
１５，４５ 導電性ペースト
１６，４６ スキージ
１７，３７，４７，５７ 導電性バンプ
１７ａ，３７ａ，４７ａ，５７ａ 第１硬化部
１７ｂ，３７ｂ，４７ｂ，５７ｂ 第２硬化部
１７ｃ，４７ｃ 導電性バンプ前駆体
１８，４８ 液晶マスク（露光マスク）
１９，４９ 光透過部
５２ 半導体素子
６０ 回路基板
６２ 封止樹脂

Claims (12)

  1. 電子部品の電極端子面に形成される導電性バンプであって、
    前記導電性バンプは、少なくとも導電性フィラーの密度が異なる複数の樹脂硬化物で構成されていることを特徴とする導電性バンプ。
  2. 前記電子部品が、半導体素子または回路基板であることを特徴とする請求項１に記載の導電性バンプ。
  3. 前記導電性バンプは、少なくとも中心部に形成された前記樹脂硬化物の前記導電性フィラーの密度が、外周部に形成された前記樹脂硬化物の前記導電性フィラーの密度より小さいことを特徴とする請求項１に記載の導電性バンプ。
  4. 前記導電性バンプは、少なくとも中心部に形成された前記樹脂硬化物の前記導電性フィラーの密度が、外周部に形成された前記樹脂硬化物の前記導電性フィラーの密度より大きいことを特徴とする請求項１に記載の導電性バンプ。
  5. 前記導電性フィラーを含む前記複数の樹脂硬化物は、少なくとも光硬化法と熱硬化法により硬化される第１硬化部および前記熱硬化法により硬化される第２硬化部とにより構成されていることを特徴とする請求項１に記載の導電性バンプ。
  6. 前記導電性バンプの前記樹脂硬化物の樹脂成分として、少なくとも光硬化樹脂成分および熱硬化樹脂成分を含んでいることを特徴とする請求項１に記載の導電性バンプ。
  7. 電子部品の電極端子上に印刷マスクの開口部を位置合わせし、前記開口部を介して導電性ペーストを前記電極端子上に塗布するステップと、
    前記印刷マスクを取り外したのち、露光マスクを介して前記電極端子上の導電性ペーストの一部に、紫外光または可視光を照射し、前記導電性ペーストの一部を硬化させて第１硬化部を形成するステップと、
    前記電子部品を加熱し、前記第１硬化部以外の部分に第２硬化部を形成するステップと、
    を含むことを特徴とする導電性バンプの形成方法。
  8. 電子部品の電極端子上に印刷マスクの開口部を位置合わせし、前記開口部を介して導電性ペーストを前記電極端子上に印刷するステップと、
    前記印刷マスクの上面に露光マスクを配置し、印刷された前記導電性ペーストの一部に前記露光マスクを介して紫外光または可視光を照射し、前記導電性ペーストの一部を硬化させて第１硬化部を形成するステップと、
    前記電子部品を加熱し、前記第１硬化部以外の部分に第２硬化部を形成するステップと、
    前記露光マスクおよび印刷マスクを取り外すステップと、
    を含むことを特徴とする導電性バンプの形成方法。
  9. 前記露光マスクが液晶マスクであることを特徴とする請求項７または請求項８のいずれか１項に記載の導電性バンプの形成方法。
  10. 前記導電性ペーストが、光硬化樹脂および熱硬化樹脂を含んでいることを特徴とする請求項７または請求項８のいずれか１項に記載の導電性バンプの形成方法。
  11. 請求項１に記載の導電性バンプを用いて、回路基板の電極端子と半導体素子の電極端子とを電気的に接続したことを特徴とする半導体装置。
  12. 請求項７または請求項８のいずれか１項に記載の導電性バンプの形成方法によって導電性バンプが形成された半導体ウェハーを個々の半導体素子に切断するステップと、
    前記半導体素子を反転させ、回路基板上の電極端子上に前記導電性バンプを位置合わせして実装するステップと、
    前記半導体素子と前記回路基板とを加圧、加熱することにより、少なくとも前記導電性バンプの第２硬化部を硬化させて前記半導体素子と前記回路基板とを接合するステップと、
    前記半導体素子と前記回路基板との間隙に封止樹脂を注入し、硬化させるステップと、
    を含むことを特徴とする半導体装置の製造方法。
JP2008550997A 2006-12-27 2007-11-20 導電性バンプ Expired - Fee Related JP5003689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008550997A JP5003689B2 (ja) 2006-12-27 2007-11-20 導電性バンプ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006351242 2006-12-27
JP2006351242 2006-12-27
JP2008550997A JP5003689B2 (ja) 2006-12-27 2007-11-20 導電性バンプ
PCT/JP2007/072423 WO2008078478A1 (ja) 2006-12-27 2007-11-20 導電性バンプとその形成方法および半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008078478A1 true JPWO2008078478A1 (ja) 2010-04-15
JP5003689B2 JP5003689B2 (ja) 2012-08-15

Family

ID=39562271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550997A Expired - Fee Related JP5003689B2 (ja) 2006-12-27 2007-11-20 導電性バンプ

Country Status (6)

Country Link
US (1) US7928566B2 (ja)
JP (1) JP5003689B2 (ja)
KR (1) KR101155709B1 (ja)
CN (1) CN101578694B (ja)
TW (1) TWI469232B (ja)
WO (1) WO2008078478A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396754B2 (ja) * 2007-07-11 2010-01-13 ソニー株式会社 配線への素子の電気的接続方法及び発光素子組立体の製造方法
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
DE102008042382A1 (de) * 2008-09-26 2010-04-01 Robert Bosch Gmbh Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen
KR101677739B1 (ko) * 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
WO2012081144A1 (ja) * 2010-12-15 2012-06-21 パナソニック株式会社 半導体装置及びその製造方法
KR101479811B1 (ko) * 2011-12-02 2015-01-08 광 석 서 투명 전극 필름 제조용 기재 필름
WO2014129626A1 (ja) * 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280334A (ja) * 1989-04-21 1990-11-16 Citizen Watch Co Ltd 半導体装置及びその製造方法
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JPH11274209A (ja) * 1998-01-22 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法
JPH11274199A (ja) * 1998-03-19 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法及びその装置
JP2007294916A (ja) * 2006-03-31 2007-11-08 Brother Ind Ltd 接続構造、およびバンプの形成方法等

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
TW351008B (en) * 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
TWI230425B (en) * 2004-02-06 2005-04-01 South Epitaxy Corp Bumping process for light emitting diode
JP4385794B2 (ja) * 2004-02-26 2009-12-16 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電接続方法
US8575751B2 (en) * 2007-03-23 2013-11-05 Panasonic Corporation Conductive bump, method for producing the same, and electronic component mounted structure
JPWO2008136419A1 (ja) * 2007-04-27 2010-07-29 日本電気株式会社 半導体装置及び製造方法並びにリペア方法
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JP5542470B2 (ja) * 2009-02-20 2014-07-09 パナソニック株式会社 はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280334A (ja) * 1989-04-21 1990-11-16 Citizen Watch Co Ltd 半導体装置及びその製造方法
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JPH11274209A (ja) * 1998-01-22 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法
JPH11274199A (ja) * 1998-03-19 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法及びその装置
JP2007294916A (ja) * 2006-03-31 2007-11-08 Brother Ind Ltd 接続構造、およびバンプの形成方法等

Also Published As

Publication number Publication date
CN101578694A (zh) 2009-11-11
TW200834771A (en) 2008-08-16
CN101578694B (zh) 2011-07-13
US7928566B2 (en) 2011-04-19
US20100029044A1 (en) 2010-02-04
WO2008078478A1 (ja) 2008-07-03
TWI469232B (zh) 2015-01-11
JP5003689B2 (ja) 2012-08-15
KR20090067202A (ko) 2009-06-24
KR101155709B1 (ko) 2012-06-12

Similar Documents

Publication Publication Date Title
JP5003689B2 (ja) 導電性バンプ
JP7092031B2 (ja) 配線基板の製造方法
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US7537961B2 (en) Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP2011114259A (ja) 半導体装置およびその製造方法
JP2008218643A (ja) 半導体装置及びその製造方法
JP2017175093A (ja) 電子部品、接続体、電子部品の設計方法
JP5182296B2 (ja) 電子部品装置の製造方法
CN107230667B (zh) 电子部件、各向异性连接结构体、电子部件的设计方法
US7911064B2 (en) Mounted body and method for manufacturing the same
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
CN108538726B (zh) 半导体芯片的制造方法
JP2004128056A (ja) 半導体装置及びその製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010212616A (ja) 電極パッド及びその製造方法、回路配線体及びその製造方法、並びに、はんだ継手構造及びその方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JP4725373B2 (ja) 電子部品実装構造体の製造方法
WO2020122014A1 (ja) 半導体装置用配線基板とその製造方法、及び半導体装置
JP2008117828A (ja) 半導体装置
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2016178177A (ja) 配線基板及び電子部品装置と電子部品装置の製造方法
JP2009295704A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees