JP7084134B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP7084134B2
JP7084134B2 JP2017249575A JP2017249575A JP7084134B2 JP 7084134 B2 JP7084134 B2 JP 7084134B2 JP 2017249575 A JP2017249575 A JP 2017249575A JP 2017249575 A JP2017249575 A JP 2017249575A JP 7084134 B2 JP7084134 B2 JP 7084134B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
electronic element
recesses
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017249575A
Other languages
English (en)
Other versions
JP2019114752A (ja
Inventor
登 北住
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017249575A priority Critical patent/JP7084134B2/ja
Publication of JP2019114752A publication Critical patent/JP2019114752A/ja
Application granted granted Critical
Publication of JP7084134B2 publication Critical patent/JP7084134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、電子素子搭載用基板および電子装置に関するものである。
従来、電子素子搭載用基板は、第1主面と第2主面と側面とを有する絶縁基板と、絶縁基板の第1主面に設けられた電子素子の搭載部および配線層とを有している。電子素子搭載用基板において、電子素子の搭載部に電子素子を搭載した後、電子素子搭載用パッケージに搭載されて電子装置となる。例えば、電子素子としてLD(Laser Diode)、LED(Light Emitting Diode)等の光素子を搭載した場合、温度が上昇すると発光量が低下するという特性があるので、放熱対策を施して温度上昇を抑える必要がある。これに対し、一般には、ヒートシンク(「放熱部材」とも称する。)上にLED素子を搭載する基板を固定し、LED素子で発生した熱をヒートシンクに逃がすという対策が講じられている。ただし、上記ヒートシンクのみでは十分な放熱効果が得られず、基板-ヒートシンク間にグリス層(「グリース層」とも称する。)を設けることによって、放熱効果を改善する技術が開示されている(例えば、特許文献1)。
特開2014-120502号公報
しかしながら、上記のグリス層を設けることによって温度分布の均一化は図れるものの、依然として放熱効果は十分とはいえず、より放熱効果の高い対策が望まれる。
本発明の一つの態様によれば、電子装置は、第1主面および該第1主面と相対する第2主面を有し、前記第1主面に設けられた1または複数の電子素子の搭載部を有した方形状である第1基板と、前記第2主面に位置し、炭素材料からなり、方形状であって、前記第2主面と対向する第3主面および該第3主面と相対する第4主面を有し、前記第4主面に並列した複数の、伝熱体が設けられた凹部を含み、平面透視において、前記第3主面または前記第4主面における、前記複数の凹部の並列方向の熱伝導が前記複数の凹部の並列方向に垂直に交わる方向の熱伝導より大きい第2基板と、を備える電子素子搭載用基板と、該電子素子搭載用基板の前記搭載部に搭載された電子素子と、を有し、前記電子素子は、平面透視において、前記並列方向に沿って位置しており、前記伝熱体は、銅、銅-タングステン、又は銅-モリブデンを含んでいる。
本発明の一つの態様による電子素子搭載用基板は、1主面および第1主面と相対する第2主面を有し、第1主面に設けられた電子素子の搭載部を有した方形状である第1基板と、第2主面に位置し、炭素材料からなり、方形状であって、第2主面と対向する第3主面および第3主面と相対する第4主面を有し、第4主面に並列した複数の凹部を含み、平面透視において、第3主面または第4主面における、複数の凹部の並列方向の熱伝導が複数の凹部の並列方向に垂直に交わる方向の熱伝導より大きい。上記構成により、第2基板の複数の凹部内のそれぞれに伝熱体を設けた場合に、複数の凹部の並列方向に熱を分散させて伝熱させやすくし、複数の凹部内にそれぞれ設けた複数の伝熱体を介して外部に確実に伝熱させることが可能な電子素子搭載用基板を提供することができる。
本発明の他の態様による電子装置は、上記構成の電子素子搭載用基板と、電子素子搭載用基板の搭載部に搭載された電子素子とを有していることによって、長期信頼性に優れた電子装置とすることができる。
(a)は、本発明の第1の実施形態における電子素子搭載用基板を示す上面図であり、(b)は(a)の下面図である。 図1に示された電子素子搭載用基板の第1基板と第2基板第2基板とを分解した斜視図である。 (a)は、図1(a)に示された電子素子搭載用基板のA-A線における縦断面図であり、(b)は、B-B線における縦断面図である。 (a)は、図1(a)に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、(b)は(a)のB-B線における縦断面図である。 (a)は、本発明の第2の実施形態における電子素子搭載用基板を示す上面図であり、(b)は(a)の下面図である。 (a)は、図5(a)に示された電子素子搭載用基板のA-A線における縦断面図であり、(b)は、B-B線における縦断面図である。 (a)は、本発明の第2の実施形態における電子素子搭載用基板の他の例を示す上面図であり、(b)は、(a)に示された電子素子搭載用基板のB-B線における縦断面図である。 (a)は、本発明の第3の実施形態における電子素子搭載用基板を示す上面図であり、(b)は(a)の下面図である。 (a)は、図8(a)に示された電子素子搭載用基板のA-A線における縦断面図であり、(b)は、B-B線における縦断面図である。 (a)は、図8(a)に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、(b)は(a)のB-B線における縦断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
(第1の実施形態)
本発明の第1の実施形態における電子素子搭載用基板1は、図1~図4に示された例のように、第1基板11と第4主面114側に開口した複数の凹部12aを含む第2基板12とを含
んでいる。電子装置は、電子素子等用基板1と、電子素子搭載用基板1の搭載部に搭載された電子素子2とを含んでいる。
本実施形態における電子素子搭載用基板1は、第1主面111および第1主面111と相対する第2主面112を有した方形状の第1基板11と、炭素材料からなり、第2主面112と対向する第3主面113および第3主面113と相対する第4主面114を有した方形状の第2基板12と
を有している。第2基板12は、第4主面に並列した複数の凹部12aを含んでいる。第2基板12は、第3主面121または第4主面122における、複数の凹部12aの並列方向の熱伝導が複数の凹部12aの並列方向に垂直に交わる方向の熱伝導より大きくなっている。
第1基板11は、表面に金属層13を有している。図4において、電子素子2は仮想のxyz空間におけるxy平面に実装されている。図1~図4において、上方向とは、仮想のz軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子素子搭載用基板1等が使用される際の上下を限定するものではない。
金属層13は、図1~図4に示す例において、網掛けにて示している。図1(a)および
図4(a)に示す例において、凹部12aの側面が、平面透視において、第1基板11と重なる領域を破線にて示している。第1基板11は、図2(a)に示す例において、斜視にて不可視となる第1基板11の外面を破線にて示している。第2基板12は、図2(b)に示す例において、斜視にて不可視となる第1基板11の外面および凹部12aの内側面とを破線にて示している。
第1基板11は、単層または複数層の絶縁層からなり、第1主面111(図1~図4では上
面)および第2主面112(図1~図4では下面)を有している。第1基板11は、図1~図
4に示す例において、単層の絶縁層からなる。第1基板11は、平面視において、第1主面111および第2主面112のそれぞれに対して二組の対向する辺(4辺)を有した方形の板状の形状を有している。第1基板11は、電子素子2を支持するための支持体として機能し、第1基板11の第1主面111に設けられた搭載部上に電子素子2が接合部材を介してそれぞ
れ接着され固定される。
第1基板11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。第1基板11は、例えば窒化アルミニウム質焼結体である場合であれば、窒化アルミニウム(AlN),酸化エルビニウム(Er)、酸化イットリウム(Y)等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。必要に応じて、複数枚のセラミックグリーンシートを積層し、セラミックグリーンシートを高温(約1800℃)で焼成することによって単層または複数の絶縁層からなる第1基板11が製作される。
第2基板12は、第3主面121(図1~図4では上面)および第4主面122(図1~図4では下面)を有している。第2基板12は、平面視において、第3主面121および第4主面122のそれぞれに対して二組の対向する辺(4辺)を有した方形の板状の形状を有している。
第2基板12は、例えば、炭素材料からなり、六員環が共有結合でつながったグラフェンが積層した構造体として形成される。各面がファンデルワールス力で結合された材料である。
第2基板12は、第4主面122側に開口された複数の凹部12aを有している。複数の凹部12aは、並列して設けられている。なお、ここでいう並列とは、複数の凹部12aが、一直
線状に並んで設けられていることを示している。図1~図3に示す例において、2個の凹部12aが並列して設けられている。第1の実施形態の電子素子搭載用基板1において、複数の凹部12aは、図3に示す例のように、直線状第2基板12の第4主面122側から第2基
板12の厚み方向の途中まで開口している。第2基板12の凹部12aは、例えば、第2基板12の第4主面122側にレーザー加工やねじ穴加工等によって形成しておくことができる。凹
部12a内に放熱性に優れた伝熱体4を設けるための領域、例えば嵌合させるための領域である。
第1基板11は、熱伝導率に優れた窒化アルミニウム質焼結体が好適に用いられる。第1基板11と第2基板12とは、第1基板11の第2主面112と第2基板12の第3主面121とが、例えば、TiCuAg合金等の活性ろう材からなる接合材により接着される。接合材は、第
1基板11と第2基板12との間に、10μm程度の厚みに配置される。
第1基板11および第2基板12は、平面視にて、それぞれ方形状をしている。方形状の第1基板11と方形状の第2基板12とを接着することにより、方形状の複合基板が形成される
。なお、方形状とは、正方形状、長方形状等の四角形状である。図1~図3に示す例において、第1基板11と第2基板12とは、複数の凹部12aの並列方向(Y方向)に長い長方形状をしており、複数の凹部12aの並列方向(Y方向)に長い長方形状の複合基板が形成される。
第1基板11の基板厚みT1は、例えば、50μm~500μm程度であり、第2基板12の基
板厚みT2は、例えば、100μm~2000μm程度である。第1基板11と第2基板12とは、
T2>T1であると、第1基板11の熱を第2基板12に良好に放熱することができるとなる。
第1基板11の熱伝導率κは、図2に示す例のように、平面方向におけるX方向とY方向とで略一定であり、第1基板11の平面方向と厚み方向とにおいても略一定である(κx≒κy≒κz)。例えば、第1基板11として、窒化アルミニウム質焼結体が用いられる場合、第1基板11は、100~200W/m・K程度の熱伝導率κである基板が用いられる。
第2基板12の熱伝導率λは、平面方向におけるX方向とY方向とで大きさが異なっている。第2基板12の熱伝導率λは、平面方向におけるX方向と厚み方向におけるZ方向とが同等であり、平面方向におけるY方向が異なっている。例えば、第2基板12のそれぞれの方向における熱伝導率λx、λy、λzの関係は、図2に示すように、「熱伝導率λy≒熱伝導率λz>>熱伝導率λx」である。例えば、第2基板12の熱伝導率λyおよび熱伝導率λzは、1000W/m・K程度であり、第2基板12の熱伝導率λxは、4W/m・K程度である。
第2基板12は、平面透視にて、複数の凹部12の並列方向(Y方向)の熱伝導が複数の凹部12aの並列方向に垂直に交わる方向(X方向)の熱伝導より大きくなるように配置されている。すなわち、「複数の凹部12の並列方向(Y方向)の熱伝導λy」>>「複数の凹部12aの並列方向に垂直に交わる方向(X方向)の熱伝導λx」となるように配置されている。
金属層13は、第1基板11の第1主面111に設けられている。金属層13は、例えば、電子
素子2の電極とのボンディングワイヤ等の接続部材3との接続部として用いられる。
金属層13は、薄膜層およびめっき層とを含んでいる。薄膜層は、例えば、密着金属層とバリア層とを有している。薄膜層を構成する密着金属層は、第1基板11の第1主面111に
形成される。密着金属層は、例えば、窒化タンタルやニッケル-クロム、ニッケル-クロムーシリコン、タングステン-シリコン、モリブデン-シリコン、タングステン、モリブデン、チタン、クロム等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することにより、第1基板11の第1主面111に被着される。例え
ば真空蒸着法を用いて形成する場合には、第1基板11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層と成る金属片を配置し、その後、成膜室内を真空状態(10-2Pa以下の圧力)にするとともに、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を第1基板11に被着させることにより、密着金属層と成る薄膜金属の層を形成する。そして、薄膜金属層が形成された第1基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着され、バリア層は密着金属層とめっき層と接合性、濡れ性が良く、密着金属層とめっき層とを強固に接合させるとともに密着金属層とめっき層との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロムや白金、パラジウム、ニッケル、コバルト等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。
密着金属層の厚さは0.01~0.5μm程度が良い。0.01μm未満では、第1基板11上に密
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05~1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
めっき層は、電解めっき法または無電解めっき法によって、薄膜層の露出した表面に被着される。めっき層は、ニッケル,銅,金または銀等の耐食性や接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5~5μm程度のニッケルめっき層と0.1~3μm程度の金めっき層とが順次被着される。これによって、金属層13が腐食することを効果的に抑制できるとともに、金属層13と配線基板に形成された配線導体との接合を強固にできる。
また、バリア層上に、銅(Cu)や金(Au)等の金属層を配置し、めっき層が良好に形成されるようにしても構わない。このような金属層は、薄膜層と同様な方法により形成される。
第1基板11の第1主面111への金属層13の形成、および金属層13上への金属めっき層の
形成の際に、予め第2基板12の露出する側面および第4主面122に、樹脂、セラミックス
、金属等からなる保護膜を設けておくと、電子素子搭載用基板1の製作時に炭素材料からなる第2基板12が剥き出しにならないため、薬品等による変質を低減することができるので、好ましい。
なお、第1基板11の第1主面111は、研磨加工等の表面加工により平坦化されているこ
とが好ましい。例えば、第1基板11の第1主面111を平坦化した後、第1基板11と第2基
板12とを接着しても良いし、第1基板11と第2基板12とを接着した後、第1基板11の第1主面111を平坦化しても構わない。これにより、第1基板11の第1主面に金属層13を良好
に形成することができ、第1基板11の熱を第2基板12に良好に放熱することができるとなる。
また、第1基板11の第2主面112は、研磨加工等の表面加工により平坦化されているこ
とが好ましい。これにより、第1基板11の第2主面112と第2基板12の第3主面121とを良好に接着することができ、第1基板11の熱を第2基板12に良好に放熱することができる。
第1基板11の第1主面111と第1基板11の第2主面112とは、第1基板11と第2基板12とを接着する前に、予め研磨加工等の表面加工により平坦化されていることが好ましい。
電子素子搭載用基板1の第1主面111側に設けられた搭載部上に、電子素子2を搭載す
ることによって、電子装置とすることができる。電子素子搭載用基板1に搭載される電子素子2は、例えばLD(Laser Diode)、LED(Light Emitting Diode)等の発光素子やPD(Photo Diode)等の受光素子である。例えば、電子素子2は、Au-Sn等の接合材によって、搭載部上に固定された後、ボンディングワイヤ等の接続部材3を介して電子素子2の電極と金属層13とが電気的に接続されることによって電子素子搭載用基板1に搭載される。
伝熱体4は、凹部12a内に設けられ、例えば嵌合され、外部に熱を伝熱することができるものである。伝熱体4は、銅(Cu)、銅-タングステン(CuW)、銅-モリブデン(CuMo)等の熱伝導率に優れた材料から形成される。
ヒートシンク5は、伝熱体4に取り付けられ、外部に伝熱体4を介して熱を良好に伝熱することができるものである。ヒートシンク5は、伝熱体4と同様に、銅(Cu)、銅-タングステン(CuW)、銅-モリブデン(CuMo)等の熱伝導率に優れた材料から形成される。
伝熱体4およびヒートシンク5とは、伝熱体4を凹部12a内に設ける前、例えば嵌合する前に取り付けても構わない。
本実施形態の電子素子搭載用基板1によれば、第1主面111および第1主面111と相対する第2主面112を有し、第1主面111に設けられた電子素子2の搭載部を有した方形状である第1基板11と、第2主面112に位置し、炭素材料からなり、方形状であって、第2主面112と対向する第3主面121および第3主面121と相対する第4主面122を有し、第4主面122に並列した複数の凹部12aを含み、平面透視において、第3主面121または前記第4主面122における、複数の凹部12aの並列方向の熱伝導が複数の凹部12aの並列方向に垂直に交わる方向の熱伝導より大きい。上記構成により、第2基板12の複数の凹部12a内のそれぞれに伝熱体4を設けた場合に、複数の凹部12aの並列方向に熱を分散させて伝熱させやすくし、複数の凹部12a内にそれぞれ設けた複数の伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。
特に電子素子2として、LD、LED等の光素子を搭載する場合には、伝熱体4を介してヒートシンク5に外部に確実に伝熱させることができるので、電子素子搭載用基板1の歪みを抑制することで、光を精度よく放出することができる光学装置用の電子素子搭載用基板1とすることができる。
本実施形態における電子素子搭載用基板1は、薄型で高出力の電子装置において好適に使用することができ、電子素子搭載用基板1における信頼性を向上することができる。例えば、電子素子2として、LD、LED等の光素子を搭載する場合、薄型で指向性にすぐれた光学装置用の電子素子搭載用基板1として好適に用いることができる。
また、図1(a)および図4(a)に示す例のように、平面透視において、複数の凹部12aは、搭載部を挟むように設けられていると、電子素子2の熱が複数の凹部12a内に設けた、例えば嵌合された複数の伝熱体4に効率よく分散させて伝熱させやすくし、伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。
また、図1(a)および図4(a)に示す例のように、平面透視において、搭載部と複数の凹部12aとが並列方向に位置していると、複数の凹部12aの並列方向の熱伝導率が大きいので、電子素子2の熱が凹部12a側に伝熱させやすくし、複数の凹部12a内にそれぞれに設けた、例えば嵌合させた複数の伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。
また、図1~図4に示す例のように、平面透視において、凹部12aの幅が搭載部の幅よりも大きいと、電子素子2の熱が凹部12a側に伝熱させやすくし、複数の凹部12a内にそれぞれ設けた、例えば嵌合させた複数の伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。なお、ここで凹部の幅と搭載部の幅とは、平面透視において、複数の凹部の並列方向に垂直に交わる方向のことをいう。
本実施形態の電子装置によれば、上記構成の電子素子搭載用基板1と、電子素子搭載用基板1の搭載部に搭載された電子素子2とを有していることによって、長期信頼性に優れ
た電子装置とすることができる。
(第2の実施形態)
次に、本発明の第2の実施形態による電子素子搭載用基板について、図5~図7を参照しつつ説明する。
本発明の第2の実施形態における電子装置において、上述した実施形態の電子装置と異なる点は、複数の凹部12aの内壁面が螺子形状である点である。第2の実施形態において、図5(a)および図7に示す例において、凹部12aの側面が、平面透視において、第1基板11と重なる領域を破線にて示している。また、金属層13は、図5~図7に示す例において、網掛けにて示している。
第2の実施形態の電子素子搭載用基板1における第2基板12は、第1の実施形態の電子素子搭載用基板1と同様に、第2基板12の複数の凹部12aの並列方向(図5~図7ではY方向)の熱伝導率λyが、第2基板12の複数の凹部12aの並列方向に垂直に交わる方向(図5~図7ではX方向)の熱伝導率λxより大きくなっている(λy>>λx)。また、第2基板12の厚み方向の熱伝導率λzは、「λz≒λy、λz>>λx」である。
本発明の第2の実施形態における電子素子搭載用基板1によれば、上述した実施形態の電子素子搭載用基板1と同様に、第2基板12の凹部12a内に伝熱体4を設ける、例えば嵌合させることで、外部に確実に伝熱させることが可能な電子素子搭載用基板を提供することができる。
また、凹部12a内に内壁面が螺子形状の伝熱体4を設けた、例えば嵌合させることで、第2基板12の凹部12の内壁面と伝熱体4とを好適に接触させ、伝熱体4を介して外部のヒートシンク5に確実に伝熱させることが可能な電子素子搭載用基板を提供することができる。
第2基板12の凹部12aは、例えば、第2基板12にねじ穴加工等によって形成しておくことができる。
第1基板11と第2基板12とは、図5~図7に示す例において、長方形状をしており、第1基板11と第2基板12とを接着することにより、長方形状の複合基板が形成される。第1基板11と第2基板12とは、複数の凹部12aの並列方向(Y方向)に長い長方形状をしており、複数の凹部12aの並列方向(Y方向)に長い長方形状の複合基板が形成される。
第2の実施形態の電子素子搭載用基板1において、第1の実施形態の電子素子搭載用基板1と同様に、第1基板11の基板厚みT1は、例えば、50μm~500μm程度であり、第
2基板12の基板厚みT2は、例えば、100μm~2000μm程度である。第1基板11と第2
基板12とは、T2>T1であると、第1基板11の熱を第2基板12に良好に放熱することができるとなる。
なお、第1基板11の第1主面111は、第1の実施形態の電子素子搭載用基板1と同様に
、研磨加工等の表面加工により平坦化されていることが好ましい。例えば、第1基板11の第1主面111を平坦化した後、第1基板11と第2基板12とを接着しても良いし、第1基板11と第2基板12とを接着した後、第1基板11の第1主面111を平坦化しても構わない。これにより、第1基板11の第1主面に金属層13を良好に形成することができ、第1基板11の熱を第2基板12に良好に放熱することができるとなる。
また、第1基板11の第2主面112は、研磨加工等の表面加工により平坦化されているこ
とが好ましい。これにより、第1基板11の第2主面112と第2基板12の第3主面121とを良好に接着することができ、第1基板11の熱を第2基板12に良好に放熱することができる。
第1基板11の第1主面111と第1基板11の第2主面112とは、第1基板11と第2基板12とを接着する前に、予め研磨加工等の表面加工により平坦化されていることが好ましい。
また、図5~図7に示す例のように、第1基板11の第1主面111に設けられた複数の搭
載部のそれぞれに複数の電子素子2を搭載する場合、第2基板12は、複数の凹部12aの並列方向に沿って第1基板11の長手方向に伝熱されやすく、凹部12aに設けた、例えば嵌合された伝熱体4を介して、外部に良好に熱が伝熱しやすくなる。
また、図5(a)および図7(a)に示す例のように、第1基板11の第1主面111に複
数の搭載部が設けられている場合、平面透視において、複数の凹部12aは、複数の搭載部に重なるように設けていると、電子素子2の熱が複数の凹部12a内に設けた、例えば嵌合された複数の伝熱体4に効率よく伝熱させやすくし、伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。
また、図5(a)および図7(a)に示す例のように、平面透視において、複数の搭載部のうち、中心に設けられた搭載部を挟むように設けられていると、電子素子2の熱が複数の凹部12a内に設けた、例えば嵌合された複数の伝熱体4に効率よく分散させて伝熱させやすくし、伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。
また、図5(a)および図7(a)に示す例のように、平面透視において、複数の搭載部と複数の凹部12aとが並列方向に位置していると、複数の凹部12aの並列方向の熱伝導率が大きいので、電子素子2の熱が凹部12a側に伝熱させやすくし、複数の凹部12a内にそれぞれ設けた、例えば嵌合させた複数の伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。
また、図5~図7に示す例のように、平面透視において、凹部12aの幅が搭載部の幅よりも大きいと、電子素子2の熱が凹部12a側に伝熱させやすくし、複数の凹部12a内にそれぞれ設けた、例えば嵌合させた複数の伝熱体4を介して外部に確実に伝熱させることが可能な電子素子搭載用基板1を提供することができる。なお、ここで凹部の幅と搭載部の幅とは、平面透視において、複数の凹部の並列方向に垂直に交わる方向のことをいう。
第2の実施形態の電子素子搭載用基板1は、上述の実施形態の電子素子搭載用基板1と同様の製造方法を用いて製作することができる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図8~図10を参照しつつ説明する。
本発明の第3の実施形態における電子素子搭載用基板1において、第2基板12の第4主面122側に、第5主面141および第6主面142を有する第3基板13が接着されている点であ
る。第3の実施形態において、図8(a)および図10に示す例において、凹部12aの側面が、平面透視において、第1基板11と重なる領域を破線にて示している。金属層13は、図8および図9に示す例において、網掛けにて示している。
第3の実施形態の電子素子搭載用基板1における第2基板12は、第1の実施形態の電子素子搭載用基板1と同様に、第2基板12の複数の凹部12aの並列方向(図8~図10ではY
方向)の熱伝導率λyが、第2基板12の複数の凹部12aの並列方向に垂直に交わる方向(図8~図10ではX方向)の熱伝導率λxより大きくなっている(λy>>λx)。また、第2基板12の厚み方向の熱伝導率λzは、「λz≒λy、λz>>λx」である。
第3基板14は、平面視において、第5主面141および第6主面142のそれぞれに対して二組の対向する辺(4辺)を有した方形の板状の形状を有している。第3基板14は、第2基板12の凹部14と相対する厚み方向に貫通する貫通孔14aを有している。
本発明の第3の実施形態における電子素子搭載用基板1によれば、上述した実施形態の電子素子搭載用基板1と同様に、第2基板12の凹部12a内に伝熱体4を設ける、例えば嵌合させることで、外部に確実に伝熱させることが可能な電子素子搭載用基板を提供することができる。
第3基板14は、第1基板11と同様に、熱伝導率に優れた窒化アルミニウム質焼結体が好適に用いられる。第3基板11の熱伝導率κは、第1基板11と同様に、平面方向におけるX方向とY方向とで略一定であり、第1基板11の平面方向と厚み方向とにおいても略一定である(κx≒κy≒κz)。第1基板11と第2基板12とは、第1基板11の第2主面112と
第2基板12の第3主面121とが、TiCuAg合金等の活性ろう材からなる接合材により接着される。また、第2基板の第4主面122と第3基板14の第5主面141とが、TiCuAg
合金等の活性ろう材からなる接合材により接着される。接合材は、第1基板11と第2基板12との間および第2基板12と第3基板14との間に、10μm程度の厚みに配置される。
第1基板11、第2基板12、第3基板14は、平面視にて、それぞれ方形状をしている。方形状の第1基板11と方形状の第2基板12、方形状の第3基板14とを接着することにより、方形状の複合基板が形成される。なお、方形状とは、正方形状、長方形状等の四角形状である。図8~図10に示す例において、第1基板11、第2基板12、第3基板14はそれぞれ長方形状をしており、第1基板11、第2基板12、第3基板14とを接着することにより、長方形状の複合基板が形成される。
第3の実施形態の電子素子搭載用基板1において、第1基板11の基板厚みT1は、例えば、50μm~500μm程度であり、第2基板12の基板厚みT2は、例えば、100μm~2000μm程度であり、第3基板14の基板厚みT3は、例えば、50μm~500μm程度である。
第1基板11と第2基板12とは、T2>T1であると、第1基板11の熱を第2基板12に良好に放熱することができるとなる。
また、第1基板11と第3基板14とを同様の材料および基板厚みを同等(0.9T1≦T3
≦1.1T1)としておくと、第2基板12を挟んで第1基板11と第3基板14が形成されるの
で、電子装置の作動時に電子素子搭載用基板1の歪みを低減し、凹部12a内に設けた、例えば嵌合された伝熱体4を介して、外部に良好に放熱することができる電子素子搭載用基板1とすることができる。
なお、第1基板11の第1主面111は、第1の実施形態の電子素子搭載用基板1と同様に
、研磨加工等の表面加工により平坦化されていることが好ましい。例えば、第1基板11の第1主面111を平坦化した後、第1基板11と第2基板12とを接着しても良いし、第1基板11と第2基板12とを接着した後、第1基板11の第1主面111を平坦化しても構わない。これにより、第1基板11の第1主面に金属層13を良好に形成することができ、第1基板11の熱を第2基板12に良好に放熱することができるとなる。
また、第1基板11の第2主面112は、研磨加工等の表面加工により平坦化されているこ
とが好ましい。これにより、第1基板11の第2主面112と第2基板12の第3主面121とを良
好に接着することができ、第1基板11の熱を第2基板12に良好に放熱することができる。
第1基板11の第1主面111と第1基板11の第2主面112とは、第1基板11と第2基板12とを接着する前に、予め研磨加工等の表面加工により平坦化されていることが好ましい。
また、第3基板14の第5主面141および第6主面142は、第1基板11の第1主面111と第
2主面112と同様に、研磨加工等の表面加工により平坦化されていることが好ましい。
第3基板14の貫通孔14aの内壁面は、図8~図10に示す例のように、螺子形状であっても構わない。この場合、第3基板14の貫通穴14の内壁面と伝熱体4とを好適に接触させることができ、外部のヒートシンク5に確実に伝熱させることが可能な電子素子搭載用基板を提供することができる。
また、第2基板12の第4主面122に、第3基板14が接合されているので、第2基板12の
第4主面122が剥き出しとならないので、第1基板11の第1主面111への金属層13の形成、および金属層13上への金属めっき層の形成の際に、薬品等による変質を低減することができる。また、同様に、第1基板11の第1主面111への金属層13の形成、および金属層13上
への金属めっき層の形成の際に、予め第2基板12の露出する側面に、樹脂、セラミックス、金属等からなる保護膜を設けておいても構わない。
第3の実施形態の電子素子搭載用基板1は、上述の実施形態の電子素子搭載用基板1と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。 例えば、第1基板11と第2基板12とを接着させた複合基板の角部に切欠き部または面取り部を有している方形状であっても構わない。
また、例えば、第1基板11の第1主面111に設けた金属層13は、上述の例では、薄膜法
により形成しているが、従来周知のコファイア法またはポストファイア法等を用いた金属層であっても構わない。このような金属層13を用いる場合は、金属層13は、第1基板11と第2基板12との接合前にあらかじめ第1基板11の第1主面111に設けられる。なお、第1
基板11の平面度を良好なものとするために、上述の方法が好ましい。
第1の実施形態の電子素子搭載用基板1乃至第3の実施形態の電子素子搭載用基板1は、単層の絶縁層により形成しているが、絶縁層の層数はことなるものであっても構わない。例えば、第1の実施形態~第3の実施形態の電子素子搭載用基板1において、2層以上の絶縁層により形成しても構わない。
また、第1の実施形態の電子素子搭載用基板1~第3の実施形態の電子素子搭載用基板1において組み合わせても構わない。例えば、第1の実施形態の電子素子搭載用基板1において、第2基板12の複数の凹部12aの内壁面を螺子形状としても良いし、第2基板12の第4主面122側に、第5主面141および第6主面142を有する第3基板13が接着されていて
も構わない。
1・・・・電子素子搭載用基板
11・・・・第1基板
111 ・・・第1主面
112 ・・・第2主面
12・・・・第2基板
121 ・・・第3主面
122 ・・・第4主面
12a・・・凹部
13・・・・金属層
14・・・・第3基板
141・・・第5主面
142・・・第6主面
2・・・・電子素子
3・・・・接合部材
4・・・・伝熱体
5・・・・ヒートシンク

Claims (5)

  1. 第1主面および該第1主面と相対する第2主面を有し、前記第1主面に設けられた1または複数の電子素子の搭載部を有した方形状である第1基板と、
    前記第2主面に位置し、炭素材料からなり、方形状であって、前記第2主面と対向する第3主面および該第3主面と相対する第4主面を有し、
    前記第4主面に並列した複数の、伝熱体が設けられた凹部を含み、
    平面透視において、前記第3主面または前記第4主面における、前記複数の凹部の並列方向の熱伝導が前記複数の凹部の並列方向に垂直に交わる方向の熱伝導より大きい第2基板と、を備える電子素子搭載用基板と、
    該電子素子搭載用基板の前記搭載部に搭載された電子素子と、を有し、
    前記電子素子は、平面透視において、前記並列方向に沿って位置しており、
    前記伝熱体は、銅、銅-タングステン、又は銅-モリブデンを含んでいることを特徴とする電子装置
  2. 平面透視において、前記複数の凹部は、前記搭載部を挟むように設けられていることを特徴とする請求項1に記載の電子装置
  3. 平面透視において、前記搭載部と複数の凹部とが並列方向に位置していることを特徴とする請求項1または請求項2に記載の電子装置
  4. 平面透視において、前記凹部の幅が前記搭載部の幅よりも大きいことを特徴とする請求項3に記載の電子装置
  5. 前記第4主面に設けられ、方形状であって、前記第4主面と相対する第5主面および該第5主面と相対する第6主面を有しており、
    前記凹部と相対する、厚み方向に貫通する貫通孔を有した第3基板を備えていることを特徴とする請求項1乃至請求項4のいずれかに記載の電子装置
JP2017249575A 2017-12-26 2017-12-26 電子装置 Active JP7084134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017249575A JP7084134B2 (ja) 2017-12-26 2017-12-26 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249575A JP7084134B2 (ja) 2017-12-26 2017-12-26 電子装置

Publications (2)

Publication Number Publication Date
JP2019114752A JP2019114752A (ja) 2019-07-11
JP7084134B2 true JP7084134B2 (ja) 2022-06-14

Family

ID=67222823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249575A Active JP7084134B2 (ja) 2017-12-26 2017-12-26 電子装置

Country Status (1)

Country Link
JP (1) JP7084134B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114606A (ja) 2004-10-13 2006-04-27 Mitsubishi Electric Corp プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
JP2007027752A (ja) 2005-07-20 2007-02-01 Samsung Electro Mech Co Ltd Ledパッケージ及びその製造方法
US20070062676A1 (en) 2005-09-20 2007-03-22 Grand Power Sources Inc. Heat sink module
JP2008028283A (ja) 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 熱伝導体
WO2008053586A1 (en) 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
JP2011023670A (ja) 2009-07-17 2011-02-03 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2011159662A (ja) 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP2012238733A (ja) 2011-05-12 2012-12-06 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2014075429A (ja) 2012-10-03 2014-04-24 Sharp Corp 発光装置および発光装置へのヒートシンク取付方法
JP2014515876A (ja) 2011-03-16 2014-07-03 モーメンティブ・パフォーマンス・マテリアルズ・インク 高熱伝導率/低熱膨張率を有する複合材
WO2016080393A1 (ja) 2014-11-20 2016-05-26 日本精工株式会社 放熱基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102374256B1 (ko) * 2015-02-23 2022-03-15 삼성전기주식회사 회로기판 및 회로기판 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114606A (ja) 2004-10-13 2006-04-27 Mitsubishi Electric Corp プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
JP2007027752A (ja) 2005-07-20 2007-02-01 Samsung Electro Mech Co Ltd Ledパッケージ及びその製造方法
US20070062676A1 (en) 2005-09-20 2007-03-22 Grand Power Sources Inc. Heat sink module
JP2008028283A (ja) 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 熱伝導体
WO2008053586A1 (en) 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
JP2011023670A (ja) 2009-07-17 2011-02-03 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2011159662A (ja) 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP2014515876A (ja) 2011-03-16 2014-07-03 モーメンティブ・パフォーマンス・マテリアルズ・インク 高熱伝導率/低熱膨張率を有する複合材
JP2012238733A (ja) 2011-05-12 2012-12-06 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2014075429A (ja) 2012-10-03 2014-04-24 Sharp Corp 発光装置および発光装置へのヒートシンク取付方法
WO2016080393A1 (ja) 2014-11-20 2016-05-26 日本精工株式会社 放熱基板

Also Published As

Publication number Publication date
JP2019114752A (ja) 2019-07-11

Similar Documents

Publication Publication Date Title
JP7460704B2 (ja) 複合基板および電子装置
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
US12004293B2 (en) Substrate for mounting electronic element, electronic device, and electronic module
JP7082188B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP6983178B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7084134B2 (ja) 電子装置
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
US20240203818A1 (en) Electronic element mounting substrate, electronic device, and electronic module for improving and obtaining long-term reliability

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220602

R150 Certificate of patent or registration of utility model

Ref document number: 7084134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150