JP7082188B2 - 電子素子搭載用基板、電子装置および電子モジュール - Google Patents

電子素子搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP7082188B2
JP7082188B2 JP2020511003A JP2020511003A JP7082188B2 JP 7082188 B2 JP7082188 B2 JP 7082188B2 JP 2020511003 A JP2020511003 A JP 2020511003A JP 2020511003 A JP2020511003 A JP 2020511003A JP 7082188 B2 JP7082188 B2 JP 7082188B2
Authority
JP
Japan
Prior art keywords
substrate
electronic element
radiators
main surface
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020511003A
Other languages
English (en)
Other versions
JPWO2019189612A1 (ja
Inventor
幸雄 森田
登 北住
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2019189612A1 publication Critical patent/JPWO2019189612A1/ja
Application granted granted Critical
Publication of JP7082188B2 publication Critical patent/JP7082188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子素子搭載用基板、電子装置および電子モジュールに関するものである。
従来、電子素子搭載用基板は、第１主面と第２主面と側面とを有する絶縁基板と、絶縁基板の第１主面に設けられた電子素子の搭載部および配線層とを有している。電子素子搭載用基板において、電子素子の搭載部に電子素子を搭載した後、電子素子搭載用パッケージに搭載されて電子装置となる（特開2013-175508号公報参照。）。
本開示の電子素子搭載用基板は、第１主面を有し、該第１主面に位置するとともに、電子素子が搭載される長手領域である１または複数の搭載部および前記第１主面と反対側に第２主面を有した方形状である第１基板と、前記第２主面に位置し、金属からなり、前記第２主面と対向する第３主面および該第３主面と反対側に第４主面を有した方形状である第２基板と、該第２基板の内側に位置し、炭素材料からなり、厚み方向における前記第３主面側に位置した第５主面および該第５主面と反対側に第６主面を有する複数の放熱体とを備えている。平面透視において、前記複数の放熱体は、前記１または複数の搭載部の長手方向および前記第２基板の相対する辺に沿った方向の熱伝導率より、前記１または複数の搭載部の長手方向および前記第２基板の相対する辺に沿った方向に垂直に交わる方向の熱伝導率が大きい。また、前記第２基板の熱伝導率は、前記第１基板の熱伝導率より大きいとともに、前記１または複数の搭載部の長手方向および前記第２基板の相対する辺に沿った方向に垂直に交わる方向における前記複数の放熱体の熱伝導率よりも小さい。
本開示の電子装置は、上記構成の電子素子搭載用基板と、該電子素子搭載用基板の前記搭載部に搭載された電子素子と、前記電子素子搭載用基板が搭載された配線基板または電子素子収納用パッケージとを有している。
本開示の上記構成の電子装置と、該電子装置が接続されたモジュール用基板とを有する。
（ａ）は、第１の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１に示された電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図１（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は配線基板もしくは電子素子搭載用パッケージおよびモジュール用基板を含む（ａ）のＢ－Ｂ線における縦断面図である。 第２の実施形態における電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第２の実施形態における電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 第２の実施形態における電子素子搭載用基板の他の例の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第２の実施形態における電子素子搭載用基板の他の例に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 第３の実施形態における電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第３の実施形態における電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 第４の実施形態における電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第４の実施形態における電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 第５の実施形態における電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第５の実施形態における電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第５の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、第６の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１６に示された電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、図１６（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図１６（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図１６（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第６の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 第７の実施形態における電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第７の実施形態における電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 第８の実施形態における電子素子搭載用基板の第１基板および第２基板と放熱体とを分解した斜視図である。 （ａ）は、第８の実施形態における電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態における電子素子搭載用基板１は、図１～図４に示された例のように、第１基板11と第２基板12と放熱体13とを含んでいる。電子装置は、電子素子等用基板１と、電子素子搭載用基板の搭載部11ａに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板４とを含んでいる。電子装置は、例えば電子モジュールを構成するモジュール用基板６上の接続パッド６ａに接合材７を用いて接続される。
本実施形態における電子素子搭載用基板１は、第１主面111を有し、第１主面111に位置した長手領域である電子素子２の１または複数の搭載部11ａおよび第１主面111と反対側に第２主面112を有した方形状である第１基板11と、第２主面112に位置し、金属からなり、第２主面112と対向する第３主面121および第３主面121と反対側に第４主面122を有した方形状である第２基板12と、第２基板12の内側に位置し、炭素材料からなり、厚み方向における第３主面121側に位置した第５主面131および第５主面131と反対側に第６主面132を有する複数の放熱体13とを有しており、平面透視において、複数の放熱体13は、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向の熱伝導より、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向に垂直に交わる方向の熱伝導が大きくなっている。第１基板11は、表面に金属層14を有している。図４において、電子素子２は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１～図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子素子搭載用基板１等が使用される際の上下を限定するものではない。
図１に示す例において、電子素子搭載用基板１は、３つの放熱体13が第２基板12の貫通穴12ａ内に連なって位置しており、第１基板11の第１主面111に４つの金属層14が位置している。
複数の放熱体13は、図１（ｂ）および図２に示す例において、網掛けにて示している。金属層14は、図１（ａ）、図３（ｂ）、図４に示す例において、網掛けにて示している。第１基板11は、図１および図４（ａ）に示す例において、平面透視にて複数の放熱体13の外面と重なる領域を破線にて示している。第１基板11は、図２に示す例において、斜視にて不可視となる第１基板11の外面を破線にて示している。第２基板12は、図２に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは放熱体13と重なるように配置されている。
第１基板11は、単層または複数層の絶縁層からなり、第１主面111（図１～図４では上面）および第２主面112（図１～図４では下面）を有している。第１基板11は、図１～図４に示す例において、単層の絶縁層からなる。第１基板11は、平面視において、第１主面111および第２主面112のそれぞれに対して二組の対向する辺（４辺）を有した矩形の板状の形状を有している。第１基板11は、図１～図４に示す例において、平面視において、複数の電子素子２の並び（複数の搭載部11ａの並び）の方向に長い長方形状である。第１基板11は、複数の電子素子２を支持するための支持体として機能し、第１基板11の第１主面111に位置した複数の搭載部11ａ上に複数の電子素子２が接合部材を介してそれぞれ接着され固定される。なお、第１主面111に位置した長手領域である電子素子２の１または複数の搭載部11ａを有しており、図１～図４に示す例では複数の搭載部11ａとなっている。
第１基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。第１基板11は、例えば窒化アルミニウム質焼結体である場合であれば、窒化アルミニウム（ＡｌＮ），酸化エルビニウム（Ｅｒ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。必要に応じて、複数枚のセラミックグリーンシートを積層し、セラミックグリーンシートを高温（約1800℃）で焼成することによって単層または複数の絶縁層からなる第１基板11が製作される。
第２基板12は、第３主面121（図１～図３では上面）および第４主面122（図１～図３では下面）を有している。第３主面121と第４主面122とは相対して位置している。第２基板12は、平面視において、第３主面121および第４主面122のそれぞれに対して二組の対向する辺（４辺）を有した方形の板状の形状を有している。
第２基板12は、例えば、銅（Ｃｕ）、銅－タングステン（Ｃｕ－Ｗ）、銅－モリブデン（Ｃｕ－Ｍｏ）等の金属材料を用いることができる。第２基板12は、第３主面121から第４主面122にかけて貫通する貫通穴12ａを有している。貫通穴12ａは、複数の放熱体13が位置する領域である。
複数の放熱体13は、第５主面131（図１～図３では上面）および第６主面132（図１～図３では下面）を有している。第５主面131と第６主面132とは相対して位置している。複数の放熱体13は、平面視において、第５主面131および第６主面122のそれぞれに対して二組の対向する辺（４辺）を有した方形の板状の形状を有している。
複数の放熱体13は、例えば、炭素材料からなり、六員環が共有結合でつながったグラフェンが積層した構造体として形成される。各面がファンデルワールス力で結合された材料である。
複数の放熱体13は、図１～図４に示される例のように、第２基板12の貫通穴12ａ内に位置している。複数の放熱体13の第５主面131は、第２基板12の第３主面側121に位置しており、複数の放熱体13の第６主面132は、第４主面122側に位置している。
第１基板11は、熱伝導率に優れた窒化アルミニウム質焼結体が好適に用いられる。第２基板12は、熱伝導率に優れたＣｕからなる基板が好適に用いられる。第２基板12と複数の放熱体13とは、第２基板12の貫通穴12ａの内側面と複数の放熱体13の外側面とが、例えば、ＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等の活性ろう材からなる接合材により接着される。接合材は、第２基板12と複数の放熱体13との間に、10μｍ程度の厚みに配置される。
第１基板11と第２基板12とは、第１基板11の第２主面112と第２基板12の第３主面121とが、第１基板11と複数の放熱体13とは、第1基板11の第２主面112と複数の放熱体13の第５主面131とが、例えば、ＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ等の活性ろう材からなる接合材により接着される。接合材は、第１基板11と第２基板12との間および第１基板11と複数の放熱体13との間に、10μｍ程度の厚みに配置される。
なお、第１基板11と第２基板12と複数の放熱体13とを同時に接合しても構わない。例えば、第２基板12の貫通穴12ａ内に複数の放熱体13を位置し、第１基板11を第２基板12および複数の放熱体13に接合して形成してもよい。この場合、例えば、第１基板11の第１主面111側および第２基板12の第４主面122側より圧力を印加しつつ接合等することにより、第１基板11、第２基板12、複数の放熱体13が良好に接合され、信頼性に優れた電子素子搭載用基板１とすることができる。
第１基板11は、図１～図４に示す例のように、平面視にて、方形状をしている。第２基板12は、図１～図４に示す例のように、平面視にて方形状をしている。複数の放熱体13は、図１～図４に示す例のように、平面視にて、方形状をしている。第１基板11と第２基板12とを接着、および第１基板11と複数の放熱体13とを接着することにより、方形状の複合基板が形成される。なお、方形状とは、正方形状、長方形状等の四角形状である。図１～図３に示す例において、平面視にて、第１基板11、第２基板12は長方形状、複数の放熱体13は、正方形状をしており、第１基板11と、第２基板12と、複数の放熱体13とにより、長方形状の複合基板が形成される。
第１基板11の基板厚みＴ１は、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。複数の放熱体13の基板厚みＴ３は、例えば、100μｍ～2000μｍ程度である。第２基板12の基板厚みＴ２と複数の放熱体13の基板厚みＴ３とは、５％程度の範囲内において同等の厚みで設けられている（0.95Ｔ２≦Ｔ３≦1.05Ｔ２）。第１基板11と第２基板12とは、Ｔ２＞Ｔ１であり、第１基板11と複数の放熱体13とは、Ｔ３＞Ｔ１であると、第１基板11の熱を複数の放熱体13に良好に放熱することができる。
第１基板11の熱伝導率καは、図２に示す例のように、平面方向におけるｘ方向とｙ方向とで略一定であり、第１基板11の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（καｘ≒καｙ≒καｚ）。例えば、第１基板11として、窒化アルミニウム質焼結体が用いられる場合、第１基板11は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率καである基板が用いられる。
第２基板12の熱伝導率κβは、図２に示す例のように、平面方向におけるｘ方向とｙ方向とで略一定であり、第１基板11の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κβｘ≒κβｙ≒κβｚ）。例えば、第２基板12として、銅が用いられる場合、第２基板12は、400Ｗ／ｍ・Ｋ程度の熱伝導率κβである基板が用いられる。
複数の放熱体13の熱伝導率λは、平面方向におけるｘ方向とｙ方向とで大きさが異なっている。図２に示す、複数の放熱体13のそれぞれの方向における熱伝導率λｘ、λｙ、λｚの関係は、「熱伝導率λｘ≒熱伝導率λｚ＞＞熱伝導率λｙ」である。複数の放熱体13の熱伝導率λは、平面方向におけるｘ方向と厚み方向におけるｚ方向とが同等であり、平面方向におけるｙ方向が異なっている。例えば、複数の放熱体13の熱伝導率λｘおよび熱伝導率λｚは、1000Ｗ／ｍ・Ｋ程度であり、複数の放熱体13の熱伝導率λｙは、４Ｗ／ｍ・Ｋ程度である。
本実施形態の電子素子搭載用基板１の熱伝導率は、例えば、レーザーフラッシュ法等の分析方法により測定することができる。また、複数の放熱体13の熱伝導率を測定する場合には、第１基板11と複数の放熱体13および第２基板12と複数の放熱体13とを接合する接合材を除去し、複数の放熱体13に対して、レーザーフラッシュ法等の分析方法により測定することができる。
複数の放熱体13は、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向の熱伝導λｙより、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向に垂直に交わる方向の熱伝導λｘが大きい。また、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向の熱伝導λｙより、複数の放熱体13の厚み方向の熱伝導率λｚが大きくなるように配置されている（熱伝導率λｘ,λｚ＞＞熱伝導率λｙ）。
また、複数の放熱体13は、複数の放熱体13が連なった方向、すなわち、隣接する電子素子２の１または複数の搭載部11ａ間の方向に対する熱伝導率λｙは、複数の放熱体13が連なった方向に垂直に交わる方向の熱伝導率λｘおよび複数の放熱体13の厚み方向の熱伝導率λｚよりも小さくなるように配置されている（熱伝導率λｘ,λｚ＞＞熱伝導率λｙ）。
金属層14は、第１基板11の第１主面111に、平面視（平面透視）において複数の放熱体13の周囲に位置している。また、平面視（平面透視）において第１基板11の長手方向で金属層14と放熱体13とが交互に位置している。金属層14は、例えば、電子素子２の電極とのボンディングワイヤ等の接続部材３との接続部として用いられる。金属層14は、電子素子２と配線基板４の配線導体とを電気的に接続するためのものである。
金属層14は、薄膜層およびめっき層とを含んでいる。薄膜層は、例えば、密着金属層とバリア層とを有している。薄膜層を構成する密着金属層は、第１基板11の第１主面に形成される。密着金属層は、例えば、窒化タンタルやニッケル－クロム、ニッケル－クロムーシリコン、タングステン－シリコン、モリブデン－シリコン、タングステン、モリブデン、チタン、クロム等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することにより、第１基板11の第１主面に被着される。例えば真空蒸着法を用いて形成する場合には、第１基板11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層と成る金属片を配置し、その後、成膜室内を真空状態（１０-2Ｐａ以下の圧力）にするとともに、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を第１基板11に被着させることにより、密着金属層と成る薄膜金属の層を形成する。そして、薄膜金属層が形成された第１基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着され、バリア層は密着金属層とめっき層と接合性、濡れ性が良く、密着金属層とめっき層とを強固に接合させるとともに密着金属層とめっき層との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロムや白金、パラジウム、ニッケル、コバルト等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。
密着金属層の厚さは0.01～0.5μｍ程度が良い。0.01μｍ未満では、第１基板11上に密着金属層を強固に密着させることが困難となる傾向がある。0.5μｍを超える場合は密着金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05～１μｍ程度が良い。0.05μｍ未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
めっき層は、電解めっき法または無電解めっき法によって、薄膜層の表面に被着される。めっき層は、ニッケル，銅，金または銀等の耐食性や接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5～５μｍ程度のニッケルめっき層と0.1～３μｍ程度の金めっき層とが順次被着される。これによって、金属層14が腐食することを効果的に抑制できるとともに、金属層14と配線基板４に形成された配線導体との接合を強固にできる。
また、バリア層上に、銅（Ｃｕ）や金（Ａｕ）等の金属層を配置し、めっき層が良好に形成されるようにしても構わない。このような金属層は、薄膜層と同様な方法により形成される。
第１基板11の第１主面111への金属層14の形成、および金属層14上へのめっき層の形成の際に、予め複数の放熱体13の露出する第６主面132に、樹脂、セラミックス、金属等からなる保護膜を設けておくと、電子素子搭載用基板１の製作時に炭素材料からなる複数の放熱体13が剥き出しにならないため、薬品等による変質を低減することができる。
電子素子搭載用基板１の第１主面111側に位置した搭載部11ａ上に、電子素子２を搭載し、この電子素子搭載用基板１を配線基板４もしくは電子素子搭載用パッケージ５に搭載することによって電子装置を作製できる。電子素子搭載用基板１に搭載される電子素子２は、例えばＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子やＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）等の受光素子である。例えば、電子素子２は、Ａｕ－Ｓｎ等の接合材によって、搭載部11ａ上に固定された後、ボンディングワイヤ等の接続部材３を介して電子素子２の電極と金属層14とが電気的に接続されることによって電子素子搭載用基板１に搭載される。電子素子搭載用基板１が搭載される配線基板４もしくは電子素子搭載用パッケージ５は、例えば、第１基板11と同様に、セラミックス等の絶縁基体を用いることができ、表面に配線導体を有している。そして、電子素子搭載用基板１の金属層14と配線基板４もしくは電子素子搭載用パッケージ５の配線導体とが電気的に接続される。
本実施形態の電子装置によれば、上記構成の電子素子搭載用基板１と、電子素子搭載用基板１の搭載部11ａに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板４または電子素子収納用パッケージ５とを有している。
本実施形態の電子装置が、配線導体とモジュール用基板６の接続パッド６ａに半田等の接合材７を介して接続されて、電子モジュールとなる。
本実施形態の電子素子搭載用基板によれば、第１主面111を有し、第１主面111に位置した長手領域である電子素子２の１または複数の搭載部11ａおよび第１主面111と反対側に第２主面112を有した方形状である第１基板11と、第２主面112に位置し、金属からなり、第２主面112と対向する第３主面121および第３主面121と反対側に第４主面122を有した方形状である第２基板12と、第２基板12の内側に位置し、炭素材料からなり、厚み方向における第３主面121側に位置した第５主面131および第５主面131と反対側に第６主面132を有する複数の放熱体13とを有しており、平面透視において、複数の放熱体13は、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向の熱伝導より、１または複数の搭載部11ａの長手方向および第２基板12の相対する辺に沿った方向に垂直に交わる方向の熱伝導が大きい。上記構成により、例えば電子装置の作動時に、電子素子２から発生する熱が、第２基板12の相対する辺側に大きくおよび均等に伝わりやすいものとなり、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13は、第２基板12の内側に連なって位置しており、平面透視において、複数の放熱体13は、複数の放熱体13が連なった方向の熱伝導より複数の放熱体13が連なった方向に垂直に交わる方向の熱伝導が大きい。上記構成により、第１基板11および第２基板12の複数の放熱体13が連なった方向への伝熱を抑制し、第１基板11および第２基板12における複数の放熱体13が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、電子素子搭載用基板１に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、第２基板12の熱伝導率は、第１基板11の熱伝導率より大きく、複数の放熱体13が連なった方向に垂直に交わる方向（図１～図４ではｘ方向）における複数の放熱体13の熱伝導率より小さいと、電子素子２または金属層14にて発生した熱が第１基板11を介して第２基板12側に伝熱した際に、第２基板12内を良好に伝熱させて放熱しやすくするとともに、第２基板12を介して隣接した放熱体13に複数の放熱体13の厚み方向に拡散して伝熱した際に、第２基板12と放熱体13の境界にて複数の放熱体13が連なった方向に垂直に交わる方向に良好に伝熱させることができるので、電子素子２を動作させた場合に、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって動作させることができる。また、第２基板12と放熱体13の境界にて１または複数の搭載部11ａの長手方向に垂直に交わる方向に良好に伝熱させることができるので、電子素子２を動作させた場合に、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって動作させることができる。
また、第２基板12の熱伝導率は、複数の放熱体13が連なった方向（図１～図４ではｙ方向）における複数の放熱体13の熱伝導率より大きく、複数の放熱体13が連なった方向に垂直に交わる方向（図１～図４ではｘ方向）における複数の放熱体13の熱伝導率より小さいと、第２基板12を介して隣接した放熱体13に伝熱したとしても、第２基板12と放熱体13の境界にて複数の放熱体13が連なった方向（図１～図４ではｙ方向）には伝熱しにくく、複数の放熱体13が連なった方向に垂直に交わる方向（図１～図４ではｘ方向）には伝熱しやすいので、第２基板12から伝熱した熱が電子素子２側に伝わることを抑制するとともに、第２基板12の熱を複数の放熱体13が連なった方向に垂直に交わる方向に良好に伝熱することができ、電子素子２を動作させた場合に、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって動作させることができる。また、第２基板12から伝熱した熱を１または複数の搭載部11ａの長手方向に垂直に交わる方向に良好に伝熱することができ、電子素子２を長期間にわたって連続作動したとしても、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって連続作動させることができる。
特に電子素子２としてＬＤ、ＬＥＤ等の光素子を搭載する場合には、電子素子搭載用基板１の歪みを抑制することで、光を精度よく放出することができる光学装置用の電子素子搭載用基板１とすることができる。
本実施形態における電子素子搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子素子搭載用基板１における信頼性を向上することができる。例えば、電子素子２として、ＬＤ、ＬＥＤ等の光素子を搭載する場合、薄型で指向性にすぐれた光学装置用の電子素子搭載用基板１として好適に用いることができる。
複数の放熱体13は、図１～図４に示す例のように、平面透視において、搭載部11ａよりも大きい（電子素子２よりも大きい）と、電子素子２の熱が、平面透視にて電子素子２と重なるように位置した放熱体13に良好に伝熱され、複数の放熱体13が連なった方向に垂直に交わる方向に良好に伝熱されやすく、電子素子２が隣接する複数の放熱体13が連なった方向への伝熱が抑制されるので、電子素子搭載用基板１の歪みを抑制することができる。また、放熱体13を介して１または複数の搭載部11ａの長手方向への伝熱が抑制されるので、電子素子搭載用基板１に熱が滞留することが抑制され、電子素子搭載用基板１の歪みを抑制することができる。
金属層14は、図１～図４に示す例のように、平面透視において、放熱体13と重ならない、すなわち放熱体13の外縁よりも外側に配置しておくと、電子素子２の熱が金属層14側よりも放熱体13側に伝わりやすくし、電子素子２の熱が、金属層14を介して電子素子２と相対する位置に伝わり難いものとなり、電子素子搭載用基板１の歪みを良好に抑制することができる。
また、平面視（平面透視）において、金属層14は、複数の放熱体13が連なった方向で放熱体13を挟むように位置していると、金属層14に伝わった熱が金属層14でより放散されやすいものとなり、金属層14を介して電子素子２が隣接する放熱体13が連なった方向への伝熱が抑制されるので、電子素子２の熱が放熱体13を介して、複数の放熱体13が連なった方向に垂直に交わる方向に良好に伝熱され、電子素子搭載用基板１の歪みをより良好に抑制することができる。
また、平面視（平面透視）において複数の放熱体13が連なった方向で金属層14と放熱体13とが交互に位置していると、金属層14に伝わった熱が金属層14で効果的に放散されやすいものとなり、金属層14を介して電子素子２が隣接する放熱体13が連なった方向への伝熱が抑制されるので、電子素子２の熱が放熱体13を介して、複数の放熱体13が連なった方向に垂直に交わる方向に良好に伝熱され、電子素子搭載用基板１の歪みをより良好に抑制することができる。
複数の放熱体13が連なった方向に垂直に交わる方向の縦断面視において、複数の放熱体13は、図２に示す例のように、厚み方向に垂直に交わる方向（図１～図４ではｙ方向）より厚み方向（図１～図４ではｚ方向）の熱伝導が大きくなっていると、複数の放熱体13が連なった方向への伝熱を抑制し、複数の放熱体13の厚み方向への伝熱を大きくすることができるので、電子素子搭載用基板１に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
複数の放熱体13が連なった方向（図１～図４ではｙ方向）の熱伝導よりも、複数の放熱体13が連なった方向に垂直に交わる方向（図１～図４ではｘ方向）と複数の放熱体13の厚み方向（図１～図４ではｚ方向）の熱伝導率が大きいので、複数の放熱体13が連なった方向への伝熱を抑制し、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、図１～図４に示す例のように、平面視において、複数の放熱体13が第１基板11の長手方向に連なって位置していると、それぞれの放熱体13により、第１基板11の長手方向への伝熱を抑制し、電子素子２の熱は放熱体13を介して、複数の放熱体13が連なった方向に垂直に交わる方向に良好に伝熱することができる。
本実施形態の電子装置によれば、上記構成の電子素子搭載用基板１と、電子素子搭載用基板１の搭載部11ａに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板４または電子素子収納用パッケージ５とを有していることによって、長期信頼性に優れた電子装置とすることができる。
本実施形態の電子モジュールによれば、上記構成の電子装置と、電子装置が接続されたモジュール用基板６とを有することによって、長期信頼性に優れたものとすることができる。
（第２の実施形態）
次に、第２の実施形態による電子素子搭載用基板について、図５、図６を参照しつつ説明する。
第２の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、第２基板12の第４主面122および複数の放熱体13の第６主面132に第３基板16が位置している点である。すなわち、第２基板12の貫通穴12ａ内に位置した放熱体13が、第１基板11および第３基板16と第２基板12とにより被覆され、露出しないようにしている点である。
図５、図６に示す例において、電子素子搭載用基板１は、３つの放熱体13が第２基板12の貫通孔12ａ内に連なって位置しており、第１基板11の第１主面111に４つの金属層14が位置している。
複数の放熱体13は、図５に示す例において、網掛けにて示している。金属層14および搭載層15は、図６に示す例において、網掛けにて示している。第１基板11は、図６（ａ）に示す例において、平面透視にて放熱体13の外面と重なる領域を破線にて示している。第１基板11および第３基板16は、図２に示す例において、斜視にて不可視となる第１基板11の外面を破線にて示している。第２基板12は、図５に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは放熱体13と重なるように配置されている。
第３基板16は、第２基板12の第４主面122および複数の放熱体13の第６主面132と対向する第７主面161（図５、図６では上面）、および第７主面161と相対する第８主面162（図５、図６では下面）を有している。第３基板16は、平面視において、第７主面161および第８主面162のそれぞれに対して二組の対向する辺（４辺）を有した矩形の板状の形状を有している。
第３基板16が、第２基板12の第４主面122および複数の放熱体13の第６主面132と対向する第７主面161、および第７主面161と相対する第８主面162を有していることから、第１基板11と第２基板12および複数の放熱体13との熱膨張の違いによる電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって動作させることができる。
第３基板16は、上述の第１基板11と同様の材料および方法により製作することができる。第３基板16の熱伝導率κγは、図６に示す例のように、第１基板11と同様に、平面方向におけるｘ方向とｙ方向とで略一定であり、第３基板16の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κγｘ≒κγｙ≒κγｚ）。例えば、第３基板16として、窒化アルミニウム質焼結体が用いられる場合、第３基板16は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κγである基板が用いられる。
第２の実施形態の電子素子搭載用基板１において、第１基板11の第２主面112と第２基板12の第３主面121および複数の放熱体13の第５主面131とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。また、第３基板16の第７主面161と第２基板12の第４主面122および複数の放熱体13の第６主面132とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。
第２の実施形態の電子素子搭載用基板１においても、第１の実施形態と同様に、第１基板11と、第２基板12と、複数の放熱体13と、第３基板16とは、平面視にて方形状をしている。第１基板11と、第２基板12と、複数の放熱体13と、第３基板16とを接着することにより、方形状の複合基板が形成される。図５、図６８に示す例において、第１基板11と、第２基板12と、第３基板16とは長方形状をしており、長方形状の複合基板が形成される。
なお、第１基板11と、第２基板12と、複数の放熱体13、第３基板16を同時に接合しても構わない。例えば、第２基板12の貫通穴12ａ内に放熱体13を位置し、第１基板11および第３基板16を第２基板12および複数の放熱体13に接合して形成してもよい。この場合、例えば、第１基板11の第１主面111側および第３基板16の第８主面162側より圧力を印加しつつ接合等することにより、第第１基板11と、第２基板12と、複数の放熱体13、第３基板16が良好に接合され、信頼性に優れた電子素子搭載用基板１とすることができる。また、第１基板11と、第２基板12と、複数の放熱体13、第３基板16とを同時に接合することで、製作時において、複数の放熱体13の露出を抑制し、外気による変質を抑制することが出来る。
第２基板12および複数の放熱体13が、第１基板11および第３基板16の間に位置していることから、第１基板11と第２基板12および複数の放熱体13との熱膨張の違いによる電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
特に、第３基板16が、第１基板11と同一材料の基板を用いている、すなわち、例えば、第１基板11として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いている場合、第３基板16として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いていると、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第１基板11の基板厚みＴ１は、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。複数の放熱体13の基板厚みＴ３は、例えば、100μｍ～2000μｍ程度である。
また、第３基板16の基板厚みは、第１基板11の基板厚みＴ１と同様に、例えば、50μｍ～500μｍ程度である。第１基板11の基板厚みＴ１と第３基板16の基板厚みＴ４とは、10％程度の範囲内において同等の厚みで位置している（0.90Ｔ１≦Ｔ４≦1.10Ｔ１）と、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。例えば、第１基板11の基板厚みが100μｍである場合、第３基板16の基板厚みは、100μｍ（90μｍ～110μｍ）であってもよい。
第１基板11の基板厚みＴ１と第３基板16の基板厚みＴ４とは、複数の放熱体13の基板厚みＴ３よりも小さくてもよい（Ｔ３＞Ｔ１、Ｔ３＞Ｔ４）。
また、図５、図６の例に示すように、第１基板11の搭載部11ａに搭載層15を位置しても構わない。搭載層15は、電子素子２との搭載する領域として用いられる。電子素子搭載用基板１と電子素子２との接合、または電子素子２の電子素子搭載用基板２への放熱を良好なものとすることができる。搭載層15は、平面透視において、複数の放熱体13よりも小さくてもよい。搭載層15は、上述の金属層14と同様な方法により製作することができる。
また、第３基板16は、第８主面162側に接合層を位置しておいても構わない。第３基板16に位置する接合層は、例えば、電子素子搭載用基板１と配線基板４または電子素子搭載用パッケージ５に位置した導体層との接合等に用いることができる。接合層は、上述の金属層14と同様な方法により製作することができる。また、接合層は、平面透視にて、複数の放熱体13を覆うように第３基板16の下面の略全面に位置しておくことで、電子素子搭載用基板１から配線基板４または電子素子搭載用パッケージ５への放熱性を良好なものとすることができる。
搭載層15および接合層は、金属層14と同様に、表面にめっき層が位置する。
また、図７、図８に示す例のように、複数の放熱体13は、平面視にて円形状、多角形状等の形状であっても構わない。
第２の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第３実施形態）
次に、第３実施形態による電子装置について、図９、図10を参照しつつ説明する。
第３の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、放熱体13が、複数の放熱体13が連なった方向よりも複数の放熱体13が連なった方向に垂直に交わる方向に長い点である。
図９、図10に示す例において、電子素子搭載用基板１は、３つの放熱体13が第２基板12の貫通孔12ａ内に連なって位置しており、第１基板11の第１主面111に４つの金属層14が位置している。
複数の放熱体13は、図９に示す例において、網掛けにて示している。金属層14および搭載用15は、図10に示す例において、網掛けにて示している。第１基板11は、図10（ａ）に示す例において、平面透視にて複数の放熱体13の外面と重なる領域を破線にて示している。第１基板11および第３基板16は、図９に示す例において、斜視にて不可視となる第１基板11の外面を破線にて示している。第２基板12は、図９に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは放熱体13と重なるように配置されている。
第３の実施形態の電子素子搭載用基板１は、放熱体13が、複数の放熱体13が連なった方向に交わる方向に長いと、複数の放熱体13が連なった方向に垂直に交わる方向への伝熱をさらに大きくすることができるので、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13は、図９、図10に示す例のように、複数の放熱体13が連なった方向に垂直に交わる方向に、電子素子搭載用基板１の側面に延出していると、電子素子２間への伝熱が抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13の露出した側面に熱伝導率に優れた部材を接触させ、放熱性を高めても構わない。
第３の実施形態の電子素子搭載用基板１において、第１基板11の基板厚みＴ１および第３基板16の基板厚みＴ４は、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２および複数の放熱体Ｔ３の基板厚みＴ３は、例えば、100μｍ～2000μｍ程度である。
また、第３の実施形態の電子素子搭載用基板１においても、第２の実施形態の電子素子搭載用基板１と同様に、搭載層15は、平面透視において、放熱体13よりも小さく、放熱体13の内側に位置してもよい。
また、第３の実施形態の電子素子搭載用基板１においても、第１基板11の基板厚みＴ１と第３基板16の基板厚みＴ４とは、10％程度の範囲内において同等の厚みで位置している（0.90Ｔ１≦Ｔ４≦1.10Ｔ１）と、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。例えば、第１基板11の基板厚みが100μｍである場合、第３基板16の基板厚みは、100μｍ（90μｍ～110μｍ）であってもよい。
第３の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様な方法により製作することができる。
（第４の実施形態）
次に、第４の実施形態による電子装置について、図11、図12を参照しつつ説明する。
第４の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、複数の放熱体13の大きさが、平面透視においてそれぞれ異なっている点である。
図11、図12に示す例において、電子素子搭載用基板１は、３つの放熱体13が第２基板12の貫通孔12ａ内に連なって位置しており、第１基板11の第１主面111に４つの金属層14が位置している。
複数の放熱体13は、図11に示す例において、網掛けにて示している。金属層14および搭載用15は、図12に示す例において、網掛けにて示している。第１基板11は、図12（ａ）に示す例において、平面透視にて複数の放熱体13の外面と重なる領域を破線にて示している。第１基板11および第３基板16は、図11に示す例において、斜視にて不可視となる第１基板11の外面を破線にて示している。第２基板12は、図11に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは放熱体13と重なるように配置されている。
複数の放熱体13は、図11、図12に示す例のように、平面透視にて、電子素子搭載用基板１の中央部付近に配置された放熱体13の大きさが、電子素子搭載用基板１の外周部付近に配置された放熱体13の大きさよりも大きいと、中央部付近の熱の第１基板11の長手方向に垂直に交わる方向への伝熱を大きくすることができるので、第１基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
第４の実施形態の電子素子搭載用基板１は、搭載される複数の電子素子２の大きさが異なる電子装置においても好適に使用することができる。また、図12に示す例のように、搭載層14の大きさが、平面視にて異なっていても構わない。
第４の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第５の実施形態）
次に、第５の実施形態による電子装置について、図13、図14を参照しつつ説明する。
第５の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、複数の放熱体13の連なった方向および複数の放熱体13の連なった方向に垂直に交わる方向に複数の放熱体13がそれぞれ配置されている点である。
図13、図14に示す例において、電子素子搭載用基板１は、12つの放熱体13が第２基板12の貫通孔12ａ内に位置しており、第１基板11の第１主面111に２つの金属層14が位置している。
複数の放熱体13は、図13に示す例において、網掛けにて示している。金属層14および搭載用15は、図14に示す例において、網掛けにて示している。第１基板11は、図14に示す例において、平面透視にて複数の放熱体13の外面と重なる領域を破線にて示している。第１基板11および第３基板16は、図13に示す例において、斜視にて不可視となる第１基板11の外面を破線にて示している。第２基板12は、図13に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは放熱体13と重なるように配置されている。
複数の放熱体13の連なった方向に垂直に交わる方向（図24ではｘ方向）における隣接する放熱体13の間隔Ｌ１は、複数の放熱体13の連なった方向（図24ではｙ方向）に隣接する放熱体13の間隔Ｌ２よりも大きい（Ｌ１＞Ｌ２）と、複数の放熱体13の連なった方向に垂直に交わる方向に対する伝熱を低減できるので、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。特に、複数の放熱体13の連なった方向に垂直に交わる方向に隣接する放熱体13の間隔Ｌ１は、複数の放熱体13の連なった方向に隣接する放熱体13の間隔Ｌ２の２倍以上（Ｌ１＞２Ｌ２）であってもよい。
また、図15に示す例のように、複数の放熱体13の連なった方向（図15ではｙ方向）における配置と、複数の放熱体13の連なった方向に垂直に交わる方向（図15ではｘ方向）における配置とで、放熱体13を複数の放熱体13の連なった方向にずらして配置していると、複数の放熱体13の連なった方向に垂直に交わる方向で隣接する電子素子２間の距離を長くし、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
図13～図15に示す例において、放熱体13は、複数の放熱体13の連なった方向に垂直に交わる方向に３列配置されているが、複数の放熱体13の連なった方向に垂直に交わる方向に２列、もしくは４列以上配置されていても構わない。
（第６の実施形態）
次に、第６の実施形態による電子装置について、図16～図19を参照しつつ説明する。
第６の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、複数の放熱体13が、第２基板12の内側で縦横に位置している点である。なお、第１主面111に位置した長手領域である電子素子２の１または複数の搭載部11ａを有しており、図16～図20に示す例では１つの搭載部11ａとなっている。また、１の搭載部11ａは、長手方向の一端部が第１主面111の外縁部に位置した矩形状となっている。
図16～図19に示す例において、電子素子搭載用基板１には、平面透視において、12個の放熱体13を有している。12個の放熱体13は、搭載部11ａの長手方向（図16～図19ではｙ方向）に４個並んで配列し、搭載部11ａの長手方向に垂直に交わる方向（図16～図19ではｘ方向）に３個並んで配列している。
第２基板12の貫通穴12ａは、平面視にて、矩形状等の多角形状、円形状等の形状をしている。貫通穴12ａは、図16～図19に示す例において、平面視にて、四角形状である。第２基板12は、平面視にて、縦または横に並んで配置された複数の貫通穴12ａを有している。図16～図19に示す例において、長手方向方向（図16～図19ではｙ方向）に、４つの貫通穴12ａが並んでおり、長手方向に垂直に交わる方向（図16～図19ではｘ方向）に３つの貫通穴12ａが並んでおり、第２基板12は、図16～図19に示す例において、平面視にて12個の貫通穴12ａを有している。12個の貫通穴12ａは、それぞれに放熱体13ａが位置している。なお、図16～図19に示す例において、第２基板12は、平面視で縦または横に複数位置した格子部を含んでいる。
複数の放熱体13の第５主面131は、第２基板12の第３主面121側に位置しており、複数の放熱体13の第６主面132は、第４主面122側に位置している。複数の放熱体13のいくつかは、図16～図19に示す例のように、平面透視にて、搭載部11ａと重なるように位置している。
図16～図19に示す例において、電子素子搭載用基板１には、平面透視において、長手方向に４個並んで配列し、長手方向に垂直に交わる方向に３個並んで配列し、合計12個の放熱体13が、第２基板12の貫通穴12ａ内に位置している。
第１基板11の第１主面111に位置している金属層14は、電子素子２の搭載部11ａ、あるいはボンディングワイヤ等の接続部材３の接続部として用いられ、電子素子２と配線基板４の配線導体とを電気的に接続するためのものである。
１または複数の搭載部11ａの長手方向の縦断面視において、複数の放熱体13は、厚み方向に垂直に交わる方向（図16～図19ではｙ方向）より厚み方向（図16～図19ではｚ方向）の熱伝導が大きいと、１または複数の搭載部11ａの長手方向への伝熱を抑制し、１または複数の搭載部11ａに熱が滞留しにくく、第２基板12の第４主面122側および複数の放熱体13の第６主面132側に放熱しやすいものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13は、１または複数の搭載部11ａの長手方向（図16～図19ではｙ方向）の熱伝導よりも、１または複数の搭載部11ａの長手方向に垂直に交わる方向（図16～図19ではｘ方向）と複数の放熱体13の厚み方向（図16～図19ではｚ方向）の熱伝導率が大きいので、１または複数の搭載部11ａの長手方向への伝熱を抑制し、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、平面透視において、複数の放熱体13は、第２基板12の内側で縦横に位置していると、１または複数の搭載部11ａの長手方向への伝熱を抑制し、１または複数の搭載部11ａの長手方向に垂直に交わる方向への伝熱を大きくすることができるので、電子素子搭載用基板１に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13が、第３主面121および側面が良好に保持されるので、第１基板11と複数の放熱体13との間、第２基板12と複数の放熱体13との間で良好に伝熱することができ、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、第２基板12の熱伝導率は、第１基板11の熱伝導率より大きく、１または複数の搭載部11ａの長手方向に垂直に交わる方向（図16～図19ではｘ方向）の熱伝導率より低いと、電子素子２または金属層14にて発生した熱が第１基板11を介して第２基板12側に伝熱した際に、第２基板12内を良好に伝熱させて放熱しやすくするとともに、第２基板12を介して隣接した放熱体13に複数の放熱体13の厚み方向に拡散して伝熱した際に、第２基板12と放熱体13の境界にて１または複数の搭載部11ａの長手方向に垂直に交わる方向に良好に伝熱させることができるので、電子素子２を長期間にわたって連続作動したとしても、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって連続作動させることができる。
また、第２基板12の熱伝導率は、１または複数の搭載部11ａの長手方向における複数の放熱体13の熱伝導率より大きく、１または複数の搭載部11ａの長手方向に垂直に交わる方向における複数の放熱体13の熱伝導率より小さいと、第２基板12を介して隣接した放熱体13に伝熱したとしても、第２基板12と放熱体13の境界にて１または複数の搭載部11ａの長手方向には伝熱しにくく、１または複数の搭載部11ａの長手方向に垂直に交わる方向には伝熱しやすいので、第２基板12から伝熱した熱が電子素子２側に伝わることを抑制するとともに、第２基板12の熱を１または複数の搭載部11ａの長手方向に垂直に交わる方向に良好に伝熱することができ、電子素子２を長期間にわたって連続作動したとしても、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって連続作動させることができる。
また、図20に示す例のように、１または複数の搭載部11ａの長手方向（図20ではｙ方向）における配置と、１または複数の搭載部11ａの長手方向に垂直に交わる方向（図20ではｘ方向）における配置とで、放熱体13を１または複数の搭載部11ａの長手方向にずらして配置していると、搭載部11ａのいずれの領域においても、１または複数の搭載部11ａの長手方向に垂直に交わる方向に対して放熱体13が位置することとなり、１または複数の搭載部11ａの長手方向に垂直に交わる方向にて放熱体13が位置しない領域をなくすことで、各領域にて電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
第６の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第７の実施形態）
次に、第７の実施形態による電子素子搭載用基板について、図21、図22を参照しつつ説明する。
第７の実施形態における電子素子搭載用基板１において、上述した第６の実施形態の電子素子搭載用基板１と異なる点は、第２基板12の第４主面122および複数の放熱体13の第６主面132に第３基板16が位置している点である。すなわち、第２基板12の貫通穴12ａ内に位置した放熱体13が、第１基板11および第３基板16と第２基板12とにより被覆され、露出しないようにしている点である。
図21、図22に示す例において、電子素子搭載用基板１には、平面透視において、12個の放熱体13を有している。12個の放熱体13は、長手方向（図21、図22ではｙ方向）に４個並んで配列し、長手方向に垂直に交わる方向（図21、図22ではｘ方向）に３個並んで配列している。
複数の放熱体13は、図21に示す例において、網掛けにて示している。金属層14は、図22に示す例において、網掛けにて示している。第２基板12は、図22に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは複数の放熱体13のうちのいくつかと重なるように配置されている。
第３基板16は、第２基板12の第４主面122および複数の放熱体13の第６主面132と対向する第７主面（図21、図22では上面）、および第７主面と相対する第８主面（図21、図22では下面）を有していることから、第１基板11と第２基板12および複数の放熱体13との熱膨張の違いによる電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制し、電子素子２を長期間にわたって動作させることができる。第３基板16は、平面視において、第７主面および第８主面のそれぞれに対して二組の対向する辺（４辺）を有した矩形の板状の形状を有している。
第３基板16は、上述の第１基板11と同様の材料および方法により製作することができる。第３基板16の熱伝導率κγは、図21に示す例のように、第１基板11と同様に、平面方向におけるｘ方向とｙ方向とで略一定であり、第３基板16の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κγｘ≒κγｙ≒κγｚ）。例えば、第３基板16として、窒化アルミニウム質焼結体が用いられる場合、第３基板16は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κγである基板が用いられる。
第７の実施形態の電子素子搭載用基板１において、第１基板11の第２主面112と第２基板12の第３主面121および複数の放熱体13の第５主面131とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。また、第３基板16の第７主面と第２基板12の第４主面122および複数の放熱体13の第６主面132とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。
第７の実施形態の電子素子搭載用基板１においても、上述の実施形態と同様に、第１基板11と、第２基板12と、複数の放熱体13と、第３基板16とは、平面視にて方形状をしている。第１基板11と、第２基板12と、複数の放熱体13と、第３基板16とを接着することにより、方形状の複合基板が形成される。図21、図22に示す例において、第１基板11と、第２基板12と、第３基板16とは長方形状をしており、長方形状の複合基板が形成される。
なお、第１基板11と、第２基板12と、複数の放熱体13、第３基板16を同時に接合しても構わない。例えば、第２基板12の貫通穴12ａ内に放熱体13を位置し、第１基板11および第３基板16を第２基板12および複数の放熱体13に接合して形成してもよい。この場合、例えば、第１基板11の第１主面111側および第３基板16の第８主面側より圧力を印加しつつ接合等することにより、第第１基板11と、第２基板12と、複数の放熱体13、第３基板16が良好に接合され、信頼性に優れた電子素子搭載用基板１とすることができる。また、第１基板11と、第２基板12と、複数の放熱体13、第３基板16とを同時に接合することで、製作時において、複数の放熱体13の露出を抑制し、外気による変質を抑制することが出来る。
第２基板12および複数の放熱体13が、第１基板11および第３基板16の間に位置していることから、第１基板11と第２基板12および複数の放熱体13との熱膨張の違いによる電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
特に、第３基板16が、第１基板11と同一材料の基板を用いている、すなわち、例えば、第１基板11として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いている場合、第３基板16として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いていると、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第１基板11の基板厚みＴ１は、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。複数の放熱体13の基板厚みＴ３は、例えば、100μｍ～2000μｍ程度である。
また、第３基板16の基板厚みは、第１基板11の基板厚みＴ１と同様に、例えば、50μｍ～500μｍ程度である。第１基板11の基板厚みＴ１と第３基板16の基板厚みＴ４とは、10％程度の範囲内において同等の厚みで位置している（0.90Ｔ１≦Ｔ４≦1.10Ｔ１）と、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。例えば、第１基板11の基板厚みが100μｍである場合、第３基板16の基板厚みは、100μｍ（90μｍ～110μｍ）であってもよい。
第１基板11の基板厚みＴ１と第３基板16の基板厚みＴ４とは、複数の放熱体13の基板厚みＴ３よりも小さくてもよい（Ｔ３＞Ｔ１、Ｔ３＞Ｔ４）。
また、第３基板16は、第８主面側に接合層を位置しておいても構わない。第３基板16に位置する接合層は、例えば、電子素子搭載用基板１と配線基板４または電子素子搭載用パッケージ５に位置した導体層との接合等に用いることができる。接合層は、上述の金属層14と同様な方法により製作することができる。また、接合層は、平面透視にて、複数の放熱体13を覆うように第３基板16の下面の略全面に位置しておくことで、電子素子搭載用基板１から配線基板４または電子素子搭載用パッケージ５への放熱性を良好なものとすることができる。
接合層は、金属層14と同様に、表面にめっき層が位置する。
第７の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第８の実施形態）
次に、第８の実施形態による電子装置について、図23、図24を参照しつつ説明する。
第８の実施形態における電子素子搭載用基板１において、上述した第６、第７の実施形態の電子素子搭載用基板１と異なる点は、長手方向（図23、図24ではｙ方向）に長い放熱体13が長手方向に垂直に交わる方向（図23、図24ではｘ方向）に複数配置されている点である。
複数の放熱体13は、図23に示す例において、網掛けにて示している。金属層14は、図24に示す例において、網掛けにて示している。第２基板12は、図23に示す例において、斜視にて不可視となる第２基板12の外面および貫通穴12ａの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ａは複数の放熱体13のうちいくつかと重なるように配置されている。
図23、図24に示す例において、電子素子搭載用基板１には、平面透視において、３個の放熱体13を有している。３個の放熱体13は、長手方向（図23、図24ではｙ方向）に１個配列し、長手方向に垂直に交わる方向（図23、図24ではｘ方向）に３個並んで配列している。
第８の実施形態の電子素子搭載用基板１において、平面透視において、１つの放熱体12と重なる領域に、電子素子２の搭載部11ａが位置している。この際、複数の搭載部11ａの長手方向（図23、図24ではｙ方向）における複数の放熱体13の熱伝導率λｙは、搭載部11ａの長手方向に垂直に交わる方向における熱伝導率λｘよりも小さい（λｘ＞＞λｙ）。
また、第８の実施形態の電子素子搭載用基板１は、複数の放熱体13が、１または複数の搭載部11ａの長手方向に交わる方向に長いと、搭載部11ａの長手方向に垂直に交わる方向への伝熱をさらに大きくすることができるので、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13は、図23、図24に示す例のように、１または複数の搭載部11ａの長手方向に、電子素子搭載用基板１の側面に延出していると、搭載部11ａの長さ方向（図23、図24ではｙ方向）にわたって、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体は、１または複数の搭載部11ａの長手方向に垂直に交わる方向に、電子素子搭載用基板１の側面に延出していると、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、複数の放熱体13の露出した側面に熱伝導率に優れた部材を接触させ、放熱性を高めても構わない。
第８の実施形態の電子素子搭載用基板１において、第１基板11の基板厚みＴ１および第３基板16の基板厚みＴ４は、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２および複数の放熱体Ｔ３の基板厚みＴ３は、例えば、100μｍ～2000μｍ程度である。
また、第８の実施形態の電子素子搭載用基板１においても、第１基板11の基板厚みＴ１と第３基板16の基板厚みＴ４とは、10％程度の範囲内において同等の厚みで位置している（0.90Ｔ１≦Ｔ４≦1.10Ｔ１）と、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。例えば、第１基板11の基板厚みが100μｍである場合、第３基板16の基板厚みは、100μｍ（90μｍ～110μｍ）であってもよい。
第８の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様な方法により製作することができる。
本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、第１基板11の第１主面111に位置した金属層14は、上述の例では、薄膜法により形成しているが、従来周知のコファイア法またはポストファイア法等を用いた金属層であっても構わない。このような金属層14を用いる場合は、金属層14は、第１基板11と複数の放熱体13との接合前にあらかじめ第１基板11の第１主面111に位置する。なお、第１基板11の平面度を良好なものとするために、上述の実施の形態で記載した方法であってもよい。
また、電子素子搭載用基板１には、平面視にて電子素子搭載用基板１の角部または辺部において、面取りや切り欠き等を有するものであっても構わない。
第１の実施形態の電子素子搭載用基板１乃至第８の実施形態の電子素子搭載用基板１は、第１基板11または第３基板16は、単層の絶縁層により形成しているが、絶縁層の層数は異なるものであっても構わない。例えば、第１の実施形態の電子素子搭載用基板１において、第１基板11が２層以上の絶縁層により形成しても構わない。
第１の実施形態の電子素子搭載用基板１乃至第５の実施形態の電子素子搭載用基板１は、３つの放熱体13が、第２基板12の３つの貫通穴12ａに収納されているが、複数の放熱体13の連なった方向に４つ以上の貫通穴12ａおよび放熱体13が配置された電子素子搭載用基板１であっても構わない。
また、第１の実施形態の電子素子搭載用基板１～第８の実施形態の電子素子搭載用基板１を組み合わせたものであっても構わない。例えば、第１の実施形態の電子素子搭載用基板１、第３～第５の実施形態の電子素子搭載用基板１等において、第２の実施形態の電子素子搭載用基板１のように、複数の放熱体13が、平面視において円形状であっても構わない。

Claims (11)

  1. 第１主面を有し、該第１主面に位置するとともに、電子素子が搭載される長手領域である１または複数の搭載部および前記第１主面と反対側に第２主面を有した方形状である第１基板と、
    前記第２主面に位置し、金属からなり、前記第２主面と対向する第３主面および該第３主面と反対側に第４主面を有した方形状である第２基板と、
    該第２基板の内側に位置し、炭素材料からなり、厚み方向における前記第３主面側に位置した第５主面および該第５主面と反対側に第６主面を有する複数の放熱体とを備えており、
    平面透視において、前記複数の放熱体は、前記１または複数の搭載部の長手方向および前記第２基板の相対する辺に沿った方向の熱伝導率より、前記１または複数の搭載部の長手方向および前記第２基板の相対する辺に沿った方向に垂直に交わる方向の熱伝導率が大きく、
    前記第２基板の熱伝導率は、前記第１基板の熱伝導率より大きいとともに、前記１または複数の搭載部の長手方向および前記第２基板の相対する辺に沿った方向に垂直に交わる方向における前記複数の放熱体の熱伝導率よりも小さいことを特徴とする電子素子搭載用基板。
  2. 前記複数の放熱体は、前記第２基板の内側に連なって位置しており、
    平面透視において、前記複数の放熱体は、前記複数の放熱体が連なった方向の熱伝導率より前記複数の放熱体が連なった方向に垂直に交わる方向の熱伝導率が大きいことを特徴とする請求項１に記載の電子素子搭載用基板。
  3. 前記第２基板の熱伝導率は、前記複数の放熱体が連なった方向における前記複数の放熱体の熱伝導率より大きいとともに、前記複数の放熱体が連なった方向に垂直に交わる方向における前記複数の放熱体の熱伝導率より小さいことを特徴とする請求項２に記載の電子素子搭載用基板。
  4. 前記複数の放熱体が連なった方向に垂直に交わる方向の縦断面視において、前記複数の放熱体は、前記複数の放熱体の厚み方向に垂直に交わる方向の熱伝導率より、前記複数の放熱体の厚み方向の熱伝導率が大きいことを特徴とする請求項２または３に記載の電子素子搭載用基板。
  5. 前記第１基板が矩形状であり、平面視において、前記複数の放熱体が前記第１基板の長手方向に連なって位置していることを特徴とする請求項２乃至請求項４のいずれかに記載の電子素子搭載用基板。
  6. 前記１または複数の搭載部の長手方向の縦断面視において、前記複数の放熱体は、厚み方向に垂直に交わる方向より厚み方向の熱伝導率が大きいことを特徴とする請求項１に記載の電子素子搭載用基板。
  7. 平面透視において、前記複数の放熱体は、前記第２基板の内側で縦横に位置していることを特徴とする請求項６に記載の電子素子搭載用基板。
  8. 平面透視において、前記複数の放熱体は、前記１または複数の搭載部の長手方向に長いことを特徴とする請求項６に記載の電子素子搭載用基板。
  9. 前記第４主面および前記第６主面に位置し、前記第４主面および前記第６主面と対向する第７主面、および該第７主面と相対する第８主面を有する第３基板を有していることを特徴とする請求項１乃至請求項８のいずれかに記載の電子素子搭載用基板。
  10. 請求項１乃至請求項９のいずれかに記載の電子素子搭載用基板と、
    該電子素子搭載用基板の搭載部に搭載された電子素子と、
    前記電子素子搭載用基板が搭載された配線基板または電子素子収納用パッケージとを有していることを特徴とする電子装置。
  11. 請求項１０に記載の電子装置と、
    該電子装置が接続されたモジュール用基板とを有することを特徴とする電子モジュール。
JP2020511003A 2018-03-28 2019-03-28 電子素子搭載用基板、電子装置および電子モジュール Active JP7082188B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018062279 2018-03-28
JP2018062279 2018-03-28
JP2018101617 2018-05-28
JP2018101617 2018-05-28
PCT/JP2019/013685 WO2019189612A1 (ja) 2018-03-28 2019-03-28 電子素子搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2019189612A1 JPWO2019189612A1 (ja) 2021-03-11
JP7082188B2 true JP7082188B2 (ja) 2022-06-07

Family

ID=68060284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020511003A Active JP7082188B2 (ja) 2018-03-28 2019-03-28 電子素子搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (2) US11570882B2 (ja)
EP (1) EP3780080A4 (ja)
JP (1) JP7082188B2 (ja)
CN (1) CN111971788B (ja)
WO (1) WO2019189612A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3817041B1 (en) * 2018-06-26 2023-08-16 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
WO2022255048A1 (ja) * 2021-06-02 2022-12-08 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159662A (ja) 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP2012238733A (ja) 2011-05-12 2012-12-06 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2016157928A (ja) 2015-02-23 2016-09-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板および回路基板の製造方法
JP2018152408A (ja) 2017-03-10 2018-09-27 東芝電波プロダクツ株式会社 ヒートスプレッダ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494753A (en) * 1994-06-20 1996-02-27 General Electric Company Articles having thermal conductors of graphite
US5958572A (en) * 1997-09-30 1999-09-28 Motorola, Inc. Hybrid substrate for cooling an electronic component
TWI265541B (en) * 2002-12-25 2006-11-01 Hon Hai Prec Ind Co Ltd Plasma display
JP2008091432A (ja) * 2006-09-29 2008-04-17 Kodenshi Corp 電子部品
US20080180014A1 (en) * 2007-01-29 2008-07-31 Tennrich International Corp. LED heat sink
CN101499465A (zh) * 2008-01-29 2009-08-05 京瓷株式会社 热电模块及其制造方法
TWI437930B (zh) * 2011-05-03 2014-05-11 Subtron Technology Co Ltd 封裝載板及其製作方法
JP5944690B2 (ja) 2012-02-23 2016-07-05 京セラ株式会社 配線基板の製造方法
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
EP2894950B1 (en) * 2013-05-31 2020-07-29 Dialog Semiconductor GmbH Embedded heat slug to enhance substrate thermal conductivity
JP2015191950A (ja) * 2014-03-27 2015-11-02 ウシオ電機株式会社 半導体装置
KR102262906B1 (ko) * 2014-11-13 2021-06-09 삼성전기주식회사 회로기판
JP2016171119A (ja) * 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
JP2017139325A (ja) 2016-02-03 2017-08-10 株式会社村田製作所 半導体モジュール及び半導体モジュールの製造方法
JP6738193B2 (ja) * 2016-05-09 2020-08-12 昭和電工株式会社 伝熱構造体、絶縁積層材、絶縁回路基板およびパワーモジュール用ベース
TWM546046U (zh) * 2017-02-24 2017-07-21 Luxnet Corp 半導體及高導熱效率散熱基板的組合

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159662A (ja) 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP2012238733A (ja) 2011-05-12 2012-12-06 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2016157928A (ja) 2015-02-23 2016-09-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板および回路基板の製造方法
JP2018152408A (ja) 2017-03-10 2018-09-27 東芝電波プロダクツ株式会社 ヒートスプレッダ

Also Published As

Publication number Publication date
US20210007212A1 (en) 2021-01-07
WO2019189612A1 (ja) 2019-10-03
EP3780080A4 (en) 2021-12-29
CN111971788A (zh) 2020-11-20
CN111971788B (zh) 2024-03-05
US11570882B2 (en) 2023-01-31
EP3780080A1 (en) 2021-02-17
JPWO2019189612A1 (ja) 2021-03-11
US20230156904A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US20230156904A1 (en) Substrate for mounting electronic element, electronic device, and electronic module
JP7460704B2 (ja) 複合基板および電子装置
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
US12004293B2 (en) Substrate for mounting electronic element, electronic device, and electronic module
JP6983178B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7189128B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7084134B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200918

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220526

R150 Certificate of patent or registration of utility model

Ref document number: 7082188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150