JP7189128B2 - 電子素子搭載用基板、電子装置および電子モジュール - Google Patents

電子素子搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP7189128B2
JP7189128B2 JP2019514489A JP2019514489A JP7189128B2 JP 7189128 B2 JP7189128 B2 JP 7189128B2 JP 2019514489 A JP2019514489 A JP 2019514489A JP 2019514489 A JP2019514489 A JP 2019514489A JP 7189128 B2 JP7189128 B2 JP 7189128B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
main surface
radiator
device mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019514489A
Other languages
English (en)
Other versions
JPWO2018199022A1 (ja
Inventor
登 北住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2018199022A1 publication Critical patent/JPWO2018199022A1/ja
Priority to JP2022153129A priority Critical patent/JP2022180570A/ja
Application granted granted Critical
Publication of JP7189128B2 publication Critical patent/JP7189128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Description

本発明は、電子素子搭載用基板、電子装置および電子モジュールに関するものである。
従来、電子素子搭載用基板は、第１主面と第２主面と側面とを有する絶縁基板と、絶縁基板の第１主面に位置した電子素子の搭載部および配線層とを有している。電子素子搭載用基板において、電子素子の搭載部に電子素子を搭載した後、電子素子搭載用パッケージに搭載されて電子装置となる（例えば、特開2013-175508号公報参照。）。
本開示の電子素子搭載用基板は、単層または複数層の絶縁層からなり、第１主面および該第１主面と相対する第２主面を有した方形状である基板と、該基板に連なって埋め込まれ、炭素材料からなり、厚み方向における前記第１主面側に位置した第３主面および該第３主面と相対する第４主面を有する放熱体とを有しており、該放熱体は、前記放熱体が連なった方向の熱伝導より前記放熱体が連なった方向に垂直に交わる方向の熱伝導が大きく、前記放熱体における前記第３主面に重なる領域は、それぞれが１つの電子素子の搭載部を含んでおり、前記放熱体が連なった方向における前記基板の熱伝導率が、前記放熱体が連なった方向における前記放熱体の熱伝導率よりも大きい。
また、本開示の電子素子搭載用基板は、単層または複数層の絶縁層からなり、第１主面および該第１主面と相対する第２主面を有した方形状である基板と、該基板に連なって埋め込まれ、炭素材料からなり、厚み方向における前記第１主面側に位置した第３主面および該第３主面と相対する第４主面を有する放熱体とを有しており、該放熱体は、前記放熱体が連なった方向の熱伝導より前記放熱体が連なった方向に垂直に交わる方向の熱伝導が大きく、前記放熱体における前記第３主面に重なる領域は、それぞれが１つの電子素子の搭載部を含んでおり、前記基板の熱伝導率は、平面方向と厚み方向とにおいて一定であり、前記基板の熱伝導率が、前記放熱体が連なった方向における前記放熱体の熱伝導率よりも大きい。
本開示の電子装置は、上記構成の電子素子搭載用基板と、該電子素子搭載用基板の前記搭載部に搭載された電子素子と、前記電子素子搭載用基板が搭載された配線基板または電子素子収納用パッケージとを有する。
本開示の電子モジュールは、上記構成の電子装置と、該電子装置が接続されたモジュール用基板とを有する。
（ａ）は、第１の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図１（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第２の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図５に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図５（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図５（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図５（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第３の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図９に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図９（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図９（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図９（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第４の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図13に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図13（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図13（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図13（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第５の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図17に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図17（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図17（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図17（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第６の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図21に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図21（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図21（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図21（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第６の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、第７の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図26に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図26（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図26（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図26（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第７の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、第８の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図31に示された電子素子搭載用基板の基板と放熱体とを分解した斜視図である。 （ａ）は、図31（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図31（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図31（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、第８の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態における電子素子搭載用基板１は、図１～図４に示された例のように、基板11と基板11と放熱体12とを含んでいる。電子装置は、電子素子等用基板１と、電子素子搭載用基板の搭載部11ｂに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板３とを含んでいる。電子装置は、例えば電子モジュールを構成するモジュール用基板上の接続パッドに接合材を用いて接続される。
本実施形態における電子素子搭載用基板１は、第１主面111および第１主面111と相対する第２主面112を有した方形状である基板11と、基板11に連なって埋め込まれ、炭素材料からなり、厚み方向における第１主面111側に位置した第３主面121および第３主面121と相対する第４主面122を有する放熱体12とを有している。放熱体12は、平面透視において、放熱体12が連なった方向の熱伝導より放熱体12が連なった方向に垂直に交わる方向の熱伝導が大きくなっている。基板11は、表面に金属層13を有している。図４において、電子素子２は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１～図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子素子搭載用基板１等が使用される際の上下を限定するものではない。
放熱体12は、図１および図２に示す例において、網掛けにて示している。金属層13は、図１（ａ）、図３（ｂ）、図４に示す例において、網掛けにて示している。基板11は、図２に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。なお、平面透視において、電子素子２の搭載部11ｂは放熱体12と重なるように配置されている。電子部品２の搭載部11ｂは、平面視において、放熱体12が連なった方向（ｙ方向）に複数配置されている。図１～図４に示す例において、電子部品２の搭載部11ｂは、平面視において、放熱体12が連なった方向（ｙ方向）に３つ位置している。
基板11は、単層または複数層の絶縁層11ａからなり、第１主面111（図１～図４では上面）および第２主面112（図１～図４では下面）を有している。基板11は、図１～図４に示す例において、単層の絶縁層11ａからなる。基板11は、平面視において、第１主面111および第２主面112のそれぞれに対して二組の対向する辺（４辺）を有した方形の板状の形状を有している。基板11は、図１～図４に示す例において、平面視において、複数の電子素子２の並び（搭載部11ｂの並び）の方向に長い長方形状である。基板11は、複数の電子素子２を支持するための支持体として機能し、基板11の第１主面111に位置した複数の搭載部11ｂ上に複数の電子素子２が接合部材を介してそれぞれ接着され固定される。
基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。基板11は、例えば窒化アルミニウム質焼結体である場合であれば、窒化アルミニウム（ＡｌＮ），酸化エルビニウム（Ｅｒ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。必要に応じて、複数枚のセラミックグリーンシートを積層し、セラミックグリーンシートを高温（約1800℃）で焼成することによって単層または複数の絶縁層11ａからなる基板11が製作される。
基板11は、放熱体12を収納する穴11ｃを有している。第１の実施形態の電子素子搭載用基板１において、穴11ｃは、基板11の第１主面111側と第２主面112側とを貫通している。穴11ｃは、例えば、基板11用のセラミックグリーンシートにレーザー加工、金型による打ち抜き加工等を施すことによって、穴11ｃとなる貫通孔をセラミックグリーンシートに形成しておくことで形成できる。
放熱体12は、第３主面121（図１～図４では上面）および第４主面122（図１～図４では下面）を有している。放熱体12は、平面視において、第３主面121および第４主面122のそれぞれに対して二組の対向する辺（４辺）を有した方形の板状の形状を有している。
放熱体12は、例えば、炭素材料からなり、六員環が共有結合でつながったグラフェンが積層した構造体として形成される。各面がファンデルワールス力で結合された材料である。
放熱体12は、基体11の穴11ｃに収納して基体11に埋め込まれている。放熱体12は、図１～図４に示す例において、基体11の長手方向に並んで（連なって）配置された３つの穴11ｃのそれぞれに１つずつ収納され、基体11に埋め込まれている。放熱体12は、図１～図４に示す例において、基板11の厚み方向における第１主面111側に第３主面121が露出し、基板11の厚み方向における第２主面112側に第４主面122が露出している。
基板11は、熱伝導率に優れた窒化アルミニウム質焼結体が用いられてもよい。基板11と放熱体12とは、基板11の穴11ｃの内側面と放熱体12の外側面とが、ＴiＣｕＡｇ合金等の活性ろう材からなる接合材により接着される。接合材は、基板11と放熱体12との間に、10μｍ程度の厚みに配置される。
第１の実施形態の電子素子搭載用基板１において、基板11の基板厚みＴ１および放熱体12の基板厚みＴ２は、それぞれ100μｍ～2500μｍ程度である。第１の実施形態の電子素子搭載用基板１において、基板11の基板厚みＴ１と放熱体12の基板厚みＴ２とは、５％程度の範囲内において同等の厚みとなっている（0.95Ｔ１≦Ｔ２≦1.05Ｔ１）。
基板11の熱伝導率κは、図２に示す例のように、平面方向におけるｘ方向とｙ方向とで略一定であり、基板11平面方向と厚み方向とにおいても略一定である（κｘ≒κｙ≒κｚ）。例えば、基板11として、窒化アルミニウム質焼結体が用いられる場合、基板11は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κである基板11が用いられる。
放熱体12の熱伝導率λは、平面方向におけるｘ方向とｙ方向とで大きさが異なっている。例えば、放熱体12のそれぞれの方向における熱伝導率λｘ、λｙ、λｚの関係は、図２に示すように、「熱伝導率λｘ≒熱伝導率λｚ＞＞熱伝導率λｙ」である。例えば、放熱体12の熱伝導率λｘおよび熱伝導率λｚは、1000Ｗ／ｍ・Ｋ程度であり、放熱体12の熱伝導率λｙは、４Ｗ／ｍ・Ｋ程度である。放熱体12は、平面透視において、放熱体12が連なった方向の熱伝導より放熱体12が連なった方向に垂直に交わる方向の熱伝導が大きくなるように配置している。
本実施形態の電子素子搭載用基板１の熱伝導率は、例えば、レーザーフラッシュ法等の分析方法により測定することができる。また、放熱体12の熱伝導率を測定する場合には、基体11と放熱体12とを接合する接合材を除去し、放熱体12に対して、レーザーフラッシュ法等の分析方法により測定することができる。
放熱体12は、基板11の長手方向、すなわち、隣接する電子素子２の搭載部11ｂ間の方向に対する熱伝導率λｙは、基板11の長手方向に垂直に交わる方向の熱伝導率λｘおよび放熱体12の厚み方向の熱伝導率λｚよりも小さくなるように配置されている。
金属層13は、基板11の第１主面111に、平面視（平面透視）において基板11の長手方向（放熱体12が連なった方向）で放熱体12を挟むように位置している。また、平面視（平面透視）において基板11の長手方向で金属層13と放熱体12とが交互に位置している。金属層13は、例えば、電子素子２の電極とのボンディングワイヤ等の接続部材３との接続部として用いられる。
金属層13は、薄膜層およびめっき層とを含んでいる。薄膜層は、例えば、密着金属層とバリア層とを有している。薄膜層を構成する密着金属層は、基板11の第１主面に形成される。密着金属層は、例えば、窒化タンタル、ニッケル－クロム、ニッケル－クロムーシリコン、タングステン－シリコン、モリブデン－シリコン、タングステン、モリブデン、チタン、クロム等から成り、蒸着法、イオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することにより、基板11の第１主面に被着される。例えば真空蒸着法を用いて形成する場合には、基板11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層と成る金属片を配置し、その後、成膜室内を真空状態（１０-2Ｐａ以下の圧力）にするとともに、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を基板11に被着させることにより、密着金属層と成る薄膜金属の層を形成する。そして、薄膜金属層が形成された基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着され、バリア層は密着金属層とめっき層と接合性、濡れ性が良く、密着金属層とめっき層とを強固に接合させるとともに密着金属層とめっき層との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロム、白金、パラジウム、ニッケル、コバルト等から成り、蒸着法、イオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。
密着金属層の厚さは0.01～0.5μｍ程度が良い。0.01μｍ未満では、基板11上に密着金属層を強固に密着させることが困難となる傾向がある。0.5μｍを超える場合は密着金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05～１μｍ程度が良い。0.05μｍ未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
めっき層は、電解めっき法または無電解めっき法によって、薄膜層の表面に被着される。めっき層は、ニッケル，銅，金または銀等の耐食性、接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5～５μｍ程度のニッケルめっき層と0.1～３μｍ程度の金めっき層とが順次被着される。これによって、金属層13が腐食することを効果的に抑制できるとともに、金属層13と配線基板に形成された配線導体との接合を強固にできる。
また、バリア層上に、銅（Ｃｕ）、金（Ａｕ）等の金属層を配置し、めっき層が良好に形成されるようにしても構わない。このような金属層は、薄膜層と同様な方法により形成される。
基板11の第１主面111への金属層13の形成、および金属層13上への金属めっき層の形成の際に、予め放熱体12の露出する第３主面121および第４主面122に、樹脂、セラミックス、金属等からなる保護膜を位置しておくと、電子素子搭載用基板１の製作時に炭素材料からなる放熱体12が剥き出しにならないため、薬品等による変質を低減することができる。
電子素子搭載用基板１の第１主面111側に位置した搭載部11ｂ上に、電子素子２を搭載し、この電子素子搭載用基板１を配線基板もしくは電子素子搭載用パッケージに搭載することによって電子装置を作製できる。電子素子搭載用基板１に搭載される電子素子２は、例えばＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）等の受光素子である。例えば、電子素子２は、Ａｕ－Ｓｎ等の接合材によって、搭載部11ｂ上に固定された後、ボンディングワイヤ等の接続部材３を介して電子素子２の電極と金属層13とが電気的に接続されることによって電子素子搭載用基板１に搭載される。電子素子搭載用基板１が搭載される配線基板もしくは電子素子搭載用パッケージは、例えば、基板11と同様に、セラミックス等の絶縁基体を用いることができ、表面に配線導体を有している。そして、電子素子搭載用基板１の金属層13と配線基板もしくは電子素子搭載用パッケージの配線導体とが電気的に接続される。
本実施形態の電子装置が、配線導体とモジュール用基板の接続パッドに半田等の接合材を介して接続されて、電子モジュールとなる。これにより、電子素子２とモジュール用基板の接続パッドとが電気的に接続される。
本実施形態の電子素子搭載用基板１によれば、第１主面111および第１主面111と相対する第２主面112を有した方形状である基板11と、基板11に連なって埋め込まれ、炭素材料からなり、厚み方向における第１主面111側に位置した第３主面121および第３主面121と相対する第４主面122を有する放熱体12とを有しており、平面透視において、放熱体12は、放熱体12が連なった方向の熱伝導より放熱体12が連なった方向に垂直に交わる方向の熱伝導が大きいことにより、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
特に電子素子２としてＬＤ、ＬＥＤ等の光素子を搭載する場合には、電子素子搭載用基板１の歪みを抑制することで、光を精度よく放出することができる光学装置用の電子素子搭載用基板１とすることができる。
本実施形態における電子素子搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子素子搭載用基板１における信頼性を向上することができる。例えば、電子素子２として、ＬＤ、ＬＥＤ等の光素子を搭載する場合、薄型で指向性にすぐれた光学装置用の電子素子搭載用基板１として好適に用いることができる。
放熱体12は、図１～図４に示す例のように、平面透視において、搭載部11ｂよりも大きい（電子素子２よりも大きい）と、放熱体12に伝熱した電子素子２の熱が、放熱体12が連なった方向に垂直に交わる方向に良好に伝熱されやすく、電子素子２が隣接する、放熱体12が連なった方向への伝熱が抑制されるので、電子素子搭載用基板１の歪みを抑制することができる。
金属層13は、図１～図４に示す例のように、平面透視において、放熱体12と重ならない、すなわち放熱体12の外縁よりも外側に配置しておくと、電子素子２の熱が金属層13側よりも放熱体12側に伝わりやすくし、電子素子２の熱が、金属層13を介して電子素子２と相対する位置に伝わり難いものとなり、電子素子搭載用基板１の歪みを良好に抑制することができる。
また、平面視（平面透視）において、金属層13は放熱体12が連なった方向で放熱体12を挟むように位置していると、金属層13に伝わった熱が金属層13でより放散されやすいものとなり、金属層13を介して電子素子２が隣接する、放熱体12が連なった方向への伝熱が抑制されるので、電子素子２の熱が放熱体12を介して、放熱体12が連なった方向に垂直に交わる方向に良好に伝熱され、電子素子搭載用基板１の歪みをより良好に抑制することができる。
また、平面視（平面透視）において放熱体12が連なった方向で金属層13と放熱体12とが交互に位置していると、金属層13に伝わった熱が金属層13で効果的に放散されやすいものとなり、金属層13を介して電子素子２が隣接する、放熱体12が連なった方向への伝熱が抑制されるので、電子素子２の熱が放熱体12を介して、放熱体12が連なった方向に垂直に交わる方向に良好に伝熱され、電子素子搭載用基板１の歪みをより良好に抑制することができる。
また、放熱体12が連なった方向の縦断面視において、放熱体12は、厚み方向に垂直に交わる方向より厚み方向の熱伝導が大きいと、放熱体12の厚み方向に向かって伝熱しやすくなり、放熱体12が連なった方向への伝熱を良好に抑制することができる。
また、図１～図４に示す例のように、平面視において、基板11が矩形状であり、放熱体12が基板11の長手方向に連なって位置していると、それぞれの放熱体12により、基板11の長手方向への伝熱を抑制し、電子素子２の熱は放熱体12を介して、基板11の長手方向に垂直に交わる方向に良好に伝熱することができる。
放熱体12は、基板11の厚み方向における第１主面111側に第３主面121が露出していることから、放熱体12上（搭載部11ｂ）に、電子素子２を搭載した際に、電子素子２の熱を直接放熱体12に伝熱することができ、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向に良好に伝熱されるので、基板11の歪みを良好に抑制することができる。
放熱体12は、基板11の厚み方向における第２主面112側に第４主面122が露出していることから、放熱体12を介して第４主面122側に伝熱した熱を外部に放出しやすくすることができる。
本実施形態の電子装置によれば、上記構成の電子素子搭載用基板１と、電子素子搭載用基板１の搭載部11ｂに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板または電子素子収納用パッケージとを有していることによって、長期信頼性に優れた電子装置とすることができる。
本実施形態の電子モジュールによれば、上記構成の電子装置と、電子装置が接続されたモジュール用基板とを有することによって、長期信頼性に優れたものとすることができる。
（第２の実施形態）
次に、第２の実施形態による電子素子搭載用基板について、図５～図８を参照しつつ説明する。
第２の実施形態における電子装置において、上述した実施形態の電子装置と異なる点は、基板11が底面を有する穴11ｃを有している点である。第２の実施形態において、基板11は、２層の絶縁層11ａより形成されている。放熱体12は、図５～図８に示す例において、基板11の厚み方向における第１主面111側に第３主面121が露出している。放熱体1は、図５（ａ）および図６、図８（ａ）に示す例において、網掛けにて示している。金属層13は、図５（ａ）、図７（ｂ）、図８に示す例において、網掛けにて示している。基板11は、図６に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。基板11は、図５（ｂ）に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。
第２の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
穴11ｃは、基板11の第１主面111側に開口し、第２主面112側に底面を有している。第２の実施形態の電子素子搭載用基板１は、基板11の穴11ｃの底面と放熱体12の第４主面122とを接合して製作することができる。第２の実施形態の電子素子搭載用基板１によれば、放熱体12の第４主面122側に絶縁層11ａを有することから、放熱体12の第４主面122を含めて、電子素子搭載用基板１の下面側全体を保持して電子素子搭載用基板１の歪みを小さくすることができる。また、基板11の第２主面112側全面が平坦となり、基板11の第２主面112に他の放熱部材とを良好に接合することができ、信頼性に優れた電子素子搭載用基板１とすることができる。
穴11ｃは、例えば、基板11用のセラミックグリーンシートにレーザー加工、金型による打ち抜き加工等を施すことによって、穴11ｃとなる貫通孔をセラミックグリーンシートに形成しておき、他のセラミックグリーンシートと積層することで形成できる。
第２の実施形態の電子素子搭載用基板１において、基板11の穴11ｃの底面と放熱体２の第４主面122とがＴiＣｕＡｇ合金等の活性ろう材からなる接合材により接着される。接合材は、基板11と放熱体12との間に、10μｍ程度の厚みに配置される。基板11の基板厚みＴ１は、例えば、150μｍ～2500μｍ程度であり、放熱体12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。基板11の第２主面112側の絶縁層11ａの厚みＴ12は、基板11の第１主面111側の絶縁層11ａの厚みT11、すなわち、穴11ｃの高さ（深さ）よりも小さくてもよい（Ｔ11＞Ｔ12）。
なお、第２の実施形態の電子素子搭載用基板１は、第１の実施形態の電子素子搭載用基板１の基板11の第２主面112側および放熱体12の第４主面122側に、基板11と実質的に同材料の他の基板11を接合することで形成しても構わない。
第２の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第３の実施形態）
次に、第３の実施形態による電子装置について、図９～図12を参照しつつ説明する。
第３の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、基板11の第２主面112側に開口した底面を有する穴11ｃを有している点、放熱体12が、平面透視において、円形状である点である。第３の実施形態において、基板11は、２層の絶縁層11ａより形成されている。放熱体12は、図９～図12に示す例において、基板11の厚み方向における第２主面112側に第４主面122が露出している。電子素子２の搭載部11ｂおよび放熱体12は、図９（ｂ）および図10に示す例において、網掛けにて示している。金属層13および搭載層14は、図９および図11、図12に示す例において、網掛けにて示している。基板11は、図10に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。基板11は、図９（ａ）および図12（ａ）に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。
第３の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
第３の実施形態の電子素子搭載用基板１は、基板11の穴11ｃの底面と放熱体12の第３主面121とを接合して製作することができる。放熱体12の第３主面121側に絶縁層11ａを有することから、放熱体12の第３主面121を含めて、電子素子搭載用基板１の上面側全体を保持して電子素子搭載用基板１の歪みを小さくすることで、信頼性に優れた電子素子搭載用基板１とすることができる。また、基板11の第１主面111側全面が平坦となり、搭載部11ｂ上に電子素子２を良好に搭載することができる。
穴11ｃは、例えば、基板11用のセラミックグリーンシートにレーザー加工、金型による打ち抜き加工等を施すことによって、穴11ｃとなる貫通孔をセラミックグリーンシートに形成しておき、他のセラミックグリーンシートと積層することで形成できる。
第３の実施形態の電子素子搭載用基板１において、ＴiＣｕＡｇ合金等の活性ろう材からなる接合材により接着される。接合材は、基板11と放熱体12との間に、10μｍ程度の厚みに配置される。基板11の厚みＴ１は、例えば、150μｍ～2500μｍ程度であり、放熱体12の厚みＴ２は、例えば、100μｍ～2000μｍ程度である。基板11の第２主面112側の絶縁層11ａの厚みＴ12は、基板11の第１主面111側の絶縁層11ａの厚みT11、すなわち、穴11ｃの高さ（深さ）よりも大きくてもよい（Ｔ12＞Ｔ11）。
また、図９～図12に示す例のように、電子素子２の搭載部11ｂとなる搭載層14を有していてもよい。搭載層14は、金属層13と同様の材料、方法により製作することができる。搭載層14により、より良好に電子素子２を電子素子搭載用基板１に搭載することができる。
また、基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３は、平面透視における搭載層14の外縁と放熱体12の外縁との間隔Ｗよりも小さいと、電子素子２の熱が、放熱体12が連なった方向における放熱体12の外縁の外側よりも放熱体12側に伝熱されやすくなり、放熱体12が連なった方向への伝熱を抑制することができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
搭載層14は、図９～図12に示す例のように、平面透視において、放熱体12よりも小さいと、放熱体12により電子素子２の熱が放熱体12が連なった方向への伝熱を抑制することができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
なお、第３の実施形態の電子素子搭載用基板１は、第１の実施形態の電子素子搭載用基板１の基板11の第１主面111側および放熱体12の第３主面121側に、基板11と実質的に同材料の他の基板11を接合することで形成しても構わない。
第３の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第４の実施形態）
次に、第４の実施形態による電子装置について、図13～図16を参照しつつ説明する。
第４の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、放熱体12が、放熱体12の第３主面121および第４主面122が表面に露出しないように基板11内に埋め込まれている点である。第４の実施形態において、基板11は、３層の絶縁層11ａより形成されている。放熱体12は、図14に示す例において、網掛けにて示している。金属層13および搭載層14は、図13（ａ）および図15、図16に示す例において、網掛けにて示している。基板11は、図14に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。基板11は、図13および図16（ａ）に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。
第４の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、第４の実施形態の電子素子搭載用基板１は、放熱体12の第３主面121および第４主面122が表面に露出しないように放熱体12が基板11内に埋め込まれていると、放熱体12の第３主面121と第４主面122とを基板11と良好に接合して製作することができる。放熱体12の第３主面121および第４主面122がそれぞれ基板11の絶縁層11ａにより被覆された電子素子搭載用基板１となる。
第４の実施形態の電子素子搭載用基板１において、基板11の基板厚みＴ１は、例えば、200μｍ～3000μｍ程度であり、放熱体12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３および基板11の第２主面112と放熱体12の第４主面122との間の基板11の厚みＴ４は、放熱体12の基板厚みＴ２よりも小さくてもよい（Ｔ２＞Ｔ３、Ｔ２＞Ｔ４）。なお、第５の実施形態～第８の実施形態の電子素子搭載用基板１においても同様である。
また、第４の実施形態の電子素子搭載用基板１においても、第３の実施形態の電子素子搭載用基板１と同様に、基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３は、平面透視における搭載層14の外縁と放熱体12の外縁との間隔Ｗよりも小さくてもよい。
また、第４の実施形態の電子素子搭載用基板１においても、第３の実施形態の電子素子搭載用基板１と同様に、基板11の第１主面に搭載層14を形成しても構わない。搭載層14は、第３の実施形態と同様に、搭載層14は、平面透視において、放熱体12よりも小さくてもよい。
基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３と、基板11の第２主面112と放熱体12の第４主面122との間の基板11の厚みＴ４とは同等の厚みであってよい。例えば、基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３が100μｍである場合、基板11の第２主面112と放熱体12の第４主面122との間の基板11の厚みＴ４は、90μｍ～110μｍ程度であってもよい。放熱体12を挟んでの基板11の厚みが同等であるので、電子素子搭載用基板１の歪みを小さいものとすることできる。
第４の実施形態の電子素子搭載用基板１は、第１の実施形態の電子素子搭載用基板１の基板11の第１主面111側および第２主面112側のそれぞれに、基板11と実質的に同材料の他の基板11を接合することで形成することができる。また、第４の実施形態の電子素子搭載用基板１は、第２の実施形態の電子素子搭載用基板１の基板11の第１主面111側および放熱体12の第３主面121側に、基板11と実質的に同材料の他の基板11を接合して形成しても良いし、第３の実施形態の電子素子搭載用基板１の基板11の第２主面112側および放熱体12の第４主面122側に、基板11と実質的に同材料の他の基板11を接合して形成しても構わない。
第４の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第５の実施形態）
次に、第５の実施形態による電子装置について、図17～図20を参照しつつ説明する。
第５の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、放熱体12が、基板11の長手方向に垂直に交わる方向に長い点である。第５の実施形態において、基板11は、３層の絶縁層11ａより形成されている。放熱体12は、図18に示す例において、網掛けにて示している。金属層13および搭載層14は、図17（ａ）および図19、図20に示す例において、網掛けにて示している。基板11は、図18に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。基板11は、図17および図20（ａ）に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。
第５の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、第５の実施形態の電子素子搭載用基板１は、放熱体12が基板11の長手方向に垂直に交わる方向に長いと、放熱体12が連なった方向に垂直に交わる方向への伝熱をさらに大きくすることができるので、電子素子搭載用基板１の歪みを抑制することができる。
また、放熱体12は、図17～図20に示す例のように、放熱体12が連なった方向に垂直に交わる方向に、基板11の側面に延出していると、電子素子２間への伝熱が抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
第５の実施形態の電子素子搭載用基板１において、基板11の基板厚みＴ１は、例えば、200μｍ～3000μｍ程度であり、放熱体12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。
また、第５の実施形態の電子素子搭載用基板１においても、第３の実施形態の電子素子搭載用基板１およびと第４の実施形態の電子素子搭載用基板１同様に、基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３は、平面透視における搭載層14の外縁と放熱体12の外縁との間隔Ｗよりも小さくてもよい。
また、第５の実施形態の電子素子搭載用基板１においても、第３の実施形態の電子素子搭載用基板１および第４の実施形態の電子素子搭載用基板１と同様に、基板11の第１主面に搭載層14を形成しても構わない。搭載層14は、第３の実施形態と同様に、搭載層14は、平面透視において、放熱体12よりも小さく、放熱体12の内側に位置してもよい。
第５の実施形態の電子素子搭載用基板１においても、放熱体12の第３主面121および第４主面122が表面に露出しないように、放熱体12の第３主面121側と第４主面122側とが絶縁層11ａにより接合している。この場合、基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３と、基板11の第２主面112と放熱体12の第４主面122との間の基板11の厚みＴ４とは同等の厚みであってもよい。例えば、基板11の第１主面111と放熱体12の第３主面121との間の基板11の厚みＴ３が100μｍである場合、基板11の第２主面112と放熱体12の第４主面122との間の基板11の厚みＴ４は、90μｍ～110μｍ程度であってもよい。放熱体12を挟んでの基板11の厚みが同等であるので、電子素子搭載用基板１の歪みを小さいものとすることできる。
第５の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第６の実施形態）
次に、第６の実施形態による電子装置について、図21～図24を参照しつつ説明する。
第６の実施形態における電子素子搭載用基板１において、上述した実施形態の電子素子搭載用基板１と異なる点は、複数の放熱体12の大きさが、平面透視においてそれぞれ異なっている点である。放熱体12は、図22に示す例において、網掛けにて示している。金属層13および搭載層14は、図21（ａ）、図23、図24（ａ）に示す例において、網掛けにて示している。基板11は、図21、図24に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。
第６の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
放熱体12は、図21～図24に示す例のように、平面透視にて、電子素子搭載用基板１の中央部付近に配置された放熱体12の大きさが、電子素素子搭載用基板１の外周部付近に配置された放熱体12の大きさよりも大きいと、電子素子搭載用基板１の中央部付近における放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11の中央部付近に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
第６の実施形態の電子素子搭載用基板１は、搭載される複数の電子素子２の大きさが異なる電子装置においても好適に使用することができる。また、図25に示す例のように、搭載層14の大きさが、平面視にて異なっていても構わない。
第６の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第７の実施形態）
次に、第７の実施形態による電子装置について、図26～図29を参照しつつ説明する。
第７の実施形態における電子素子搭載用基板１において、平面視で放熱体12が連なった方向に垂直に交わる方向に複数の連なった放熱体12が配置されている点である。第７の実施形態において、基板11は、３層の絶縁層11ａより形成されている。放熱体12は、図27に示す例において、網掛けにて示している。金属層13および搭載層14は、図26および図28、図29に示す例において、網掛けにて示している。基板11は、図27に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。基板11は、図26および図29（ａ）に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。
第７の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、放熱体12が連なった方向への伝熱を抑制し、放熱体12が連なった方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
また、放熱体12が連なった方向に直交する方向に隣接する放熱体12の間隔Ｌ１は、放熱体12が連なった方向に隣接する放熱体の間隔Ｌ２よりも大きい（Ｌ１＞Ｌ２）と、放熱体12が連なった方向に直交する方向に対する伝熱を妨げにくいので、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。特に、放熱体12が連なった方向に直交する方向に隣接する放熱体12の間隔Ｌ１は、放熱体12が連なった方向に隣接する放熱体の間隔Ｌ２の２倍以上（Ｌ１＞２Ｌ２）であってもよい。
また、図30に示す例のように、放熱体12が連なった方向に直交する方向に配置された複数の連なった放熱体12が、放熱体12が連なった方向に互いにずれて配置されていると、放熱体12が連なった方向に直交する方向に対する伝熱をより妨げにくいので、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
第７の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
図26～図30に示す例において、放熱体12は、放熱体12が連なった方向に直交する方向に３列配置されているが、放熱体12が連なった方向に直交する方向に２列、もしくは４列以上配置されていても構わない。
（第８の実施形態）
次に、第８の実施形態による電子装置について、図31～図34を参照しつつ説明する。
第８の実施形態における電子素子搭載用基板１において、平面視透視で、１つの放熱体12が、複数の電子部品２の搭載部11ｂと重なるように位置している点である。第８の実施形態において、基板11は、３層の絶縁層11ａより形成されている。放熱体12は、図32に示す例において、網掛けにて示している。金属層13および搭載層14は、図31および図33、図34に示す例において、網掛けにて示している。基板11は、図32に示す例において、斜視にて不可視となる基板11の外面および穴11ｃの内面とを破線にて示している。基板11は、図31および図34（ａ）に示す例において、平面透視にて放熱体12の側面と重なる領域を破線にて示している。また、平面透視において、放熱体12は矩形状であり、電子部品２の搭載部11ｂが放熱体12の長手方向に連なって位置している。なお、平面透視において、放熱体12は方形状であってもよい。
第８の実施形態における電子素子搭載用基板１によれば、上述した実施形態の電子素子搭載用基板１と同様に、隣接する電子部品２の搭載部11ｂの方向への伝熱を抑制し、隣接する電子部品２の搭載部11ｂの方向に垂直に交わる方向への伝熱を大きくすることができるので、基板11に熱が滞留することが抑制され、電子素子搭載用基板１の放熱が良好なものとなり、電子素子搭載用基板１の歪みを抑制することができる。
１つの放熱体12は、平面透視において、複数の電子部品２の搭載部11ｂと重なっている。１つの放熱体12は、図31～図34に示す例において、平面透視において、５個の電子部品２の搭載部11ｂと重なっている。放熱体12は、複数の電子部品２の搭載部11ｂの並びの方向（ｙ方向）の熱伝導率λｙが、基板11の熱伝導率κｙよりも小さい（λｙ＜κｙ）と、第１の実施形態～第７の実施形態と比較して、隣接する電子部品２間の伝熱を抑制し、搭載部11ｂ間の間隔を小さく設置できるので、小型な電子装置として好適に使用することができる。
また、電子部品２として発光素子を用いる場合、搭載部11ｂ間の間隔を小さくして多くの発光素子を搭載することができ、輝度に優れた発光装置とすることができる。
また、図35に示す例のように、複数の電子部品２の搭載部11ｂと重なるように位置した放熱体12が、複数の電子部品２の搭載部11ｂの並びの方向に、複数連なって配置されていても構わない。この場合、それぞれの放熱体12は、放熱体12が連なった方向の熱伝導より前放熱体が連なった方向に垂直に交わる方向の熱伝導が大きくなるように位置している。
第８の実施形態の電子素子搭載用基板１は、上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、基板11の第１主面111に位置した金属層13は、上述の例では、薄膜法により形成しているが、従来周知のコファイア法またはポストファイア法等を用いた金属層であっても構わない。このような金属層13を用いる場合は、金属層13は、基板11と放熱体12との接合前にあらかじめ基板11の第１主面に設けられる。なお、基板11の平面度を良好なものとするために、上述の方法であってもよい。
また、電子素子搭載用基板１には、平面視にて基板11の角部または辺部において、面取り、切り欠き等を有するものであっても構わない。
第１の実施形態の電子素子搭載用基板１乃至第７の実施形態の電子素子搭載用基板１は、単層～３層の絶縁層11ａにより形成しているが、絶縁層11ａの層数はことなるものであっても構わない。例えば、第１の実施形態の電子素子搭載用基板１において、２層以上の絶縁層11ａにより形成しても構わない。
第１の実施形態の電子素子搭載用基板１乃至第７の実施形態の電子素子搭載用基板１は、３つの放熱体12が、基体11の３つの穴11ｃに収納されているが、４つ以上の穴11ｃおよび放熱体12が配置された電子素子搭載用基板１であっても構わない。
また、第１の実施形態の電子素子搭載用基板１～第７の実施形態の電子素子搭載用基板１を組み合わせたものであっても構わない。例えば、第３の実施形態の電子素子搭載用基板１、第４の実施形態の電子素子搭載用基板１、第６の実施形態の電子素子搭載用基板１、第７の実施形態の電子素子搭載用基板１等において、第２の実施形態の電子素子搭載用基板１のように、平面視において、放熱体12が、平面視において円形状であっても構わない。

Claims (8)

  1. 単層または複数層の絶縁層からなり、第１主面および該第１主面と相対する第２主面を有した方形状である基板と、
    該基板に連なって埋め込まれ、炭素材料からなり、厚み方向における前記第１主面側に位置した第３主面および該第３主面と相対する第４主面を有する放熱体とを有しており、
    該放熱体は、前記放熱体が連なった方向の熱伝導より前記放熱体が連なった方向に垂直に交わる方向の熱伝導が大きく、
    前記放熱体における前記第３主面に重なる領域は、それぞれが１つの電子素子の搭載部を含んでおり、
    前記放熱体が連なった方向における前記基板の熱伝導率が、前記放熱体が連なった方向における前記放熱体の熱伝導率よりも大きいことを特徴とする電子素子搭載用基板。
  2. 単層または複数層の絶縁層からなり、第１主面および該第１主面と相対する第２主面を有した方形状である基板と、
    該基板に連なって埋め込まれ、炭素材料からなり、厚み方向における前記第１主面側に位置した第３主面および該第３主面と相対する第４主面を有する放熱体とを有しており、
    該放熱体は、前記放熱体が連なった方向の熱伝導より前記放熱体が連なった方向に垂直に交わる方向の熱伝導が大きく、
    前記放熱体における前記第３主面に重なる領域は、それぞれが１つの電子素子の搭載部を含んでおり、
    前記基板の熱伝導率は、平面方向と厚み方向とにおいて一定であり、前記基板の熱伝導率が、前記放熱体が連なった方向における前記放熱体の熱伝導率よりも大きいことを特徴とする電子素子搭載用基板。
  3. 前記放熱体が連なった方向の縦断面視において、前記放熱体は、厚み方向に垂直に交わる方向より厚み方向の熱伝導が大きいことを特徴とする請求項１または２に記載の電子素子搭載用基板。
  4. 前記基板が矩形状であり、平面視において、前記放熱体が前記絶縁基板の長手方向に連なって位置していることを特徴とする請求項１乃至請求項３に記載の電子素子搭載用基板。
  5. 前記放熱体は、前記基板の厚み方向における前記第１主面側に前記第３主面が露出していることを特徴とする請求項１乃至請求項４のいずれかに記載の電子素子搭載用基板。
  6. 前記放熱体は、前記基板の厚み方向における前記第２主面側に前記第４主面が露出していることを特徴とする請求項１乃至請求項５のいずれかに記載の電子素子搭載用基板。
  7. 請求項１乃至請求項６のいずれかに記載の電子素子搭載用基板と、
    該電子素子搭載用基板の搭載部に搭載された電子素子と、
    前記電子素子搭載用基板が搭載された配線基板または電子素子収納用パッケージとを有していることを特徴とする電子装置。
  8. 請求項７に記載の電子装置と、
    該電子装置が接続されたモジュール用基板とを有することを特徴とする電子モジュール。
JP2019514489A 2017-04-25 2018-04-23 電子素子搭載用基板、電子装置および電子モジュール Active JP7189128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022153129A JP2022180570A (ja) 2017-04-25 2022-09-26 電子素子搭載用基板、電子装置および電子モジュール

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017086308 2017-04-25
JP2017086308 2017-04-25
JP2017209387 2017-10-30
JP2017209387 2017-10-30
PCT/JP2018/016457 WO2018199022A1 (ja) 2017-04-25 2018-04-23 電子素子搭載用基板、電子装置および電子モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022153129A Division JP2022180570A (ja) 2017-04-25 2022-09-26 電子素子搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2018199022A1 JPWO2018199022A1 (ja) 2020-02-27
JP7189128B2 true JP7189128B2 (ja) 2022-12-13

Family

ID=63919093

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019514489A Active JP7189128B2 (ja) 2017-04-25 2018-04-23 電子素子搭載用基板、電子装置および電子モジュール
JP2022153129A Pending JP2022180570A (ja) 2017-04-25 2022-09-26 電子素子搭載用基板、電子装置および電子モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022153129A Pending JP2022180570A (ja) 2017-04-25 2022-09-26 電子素子搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (2) US20200144153A1 (ja)
EP (1) EP3618583A4 (ja)
JP (2) JP7189128B2 (ja)
CN (1) CN110495258B (ja)
WO (1) WO2018199022A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053586A1 (en) 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
KR200452491Y1 (ko) 2010-05-27 2011-03-03 주식회사 비에이치디스플레이 방열성이 우수한 엘이디용 인쇄회로기판
US20110157868A1 (en) 2009-12-30 2011-06-30 Harvatek Corporation Light emission module with high-efficiency light emission and high-efficiency heat dissipation and applications thereof
JP2013243248A (ja) 2012-05-21 2013-12-05 Denso Corp 半導体装置
JP2016157928A (ja) 2015-02-23 2016-09-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板および回路基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
WO2005117917A2 (en) * 2004-04-07 2005-12-15 Thermonix Llc Thermal management system and computer arrangement
CN100466895C (zh) * 2005-12-15 2009-03-04 英业达股份有限公司 散热结构
JP2011159662A (ja) * 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP5944690B2 (ja) 2012-02-23 2016-07-05 京セラ株式会社 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053586A1 (en) 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
US20110157868A1 (en) 2009-12-30 2011-06-30 Harvatek Corporation Light emission module with high-efficiency light emission and high-efficiency heat dissipation and applications thereof
KR200452491Y1 (ko) 2010-05-27 2011-03-03 주식회사 비에이치디스플레이 방열성이 우수한 엘이디용 인쇄회로기판
JP2013243248A (ja) 2012-05-21 2013-12-05 Denso Corp 半導体装置
JP2016157928A (ja) 2015-02-23 2016-09-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板および回路基板の製造方法

Also Published As

Publication number Publication date
CN110495258B (zh) 2022-06-14
WO2018199022A1 (ja) 2018-11-01
EP3618583A4 (en) 2021-01-20
US20200144153A1 (en) 2020-05-07
JP2022180570A (ja) 2022-12-06
EP3618583A1 (en) 2020-03-04
CN110495258A (zh) 2019-11-22
US20240203818A1 (en) 2024-06-20
JPWO2018199022A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP2022169595A (ja) 電子素子搭載用基板および電子装置
US20230156904A1 (en) Substrate for mounting electronic element, electronic device, and electronic module
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7425130B2 (ja) 基板
JP7189128B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP6983178B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7358525B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7084134B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210720

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211020

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211029

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211102

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211228

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220105

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220607

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220926

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20221004

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221101

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221201

R150 Certificate of patent or registration of utility model

Ref document number: 7189128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150