JP7425130B2 - 基板 - Google Patents

基板 Download PDF

Info

Publication number
JP7425130B2
JP7425130B2 JP2022128023A JP2022128023A JP7425130B2 JP 7425130 B2 JP7425130 B2 JP 7425130B2 JP 2022128023 A JP2022128023 A JP 2022128023A JP 2022128023 A JP2022128023 A JP 2022128023A JP 7425130 B2 JP7425130 B2 JP 7425130B2
Authority
JP
Japan
Prior art keywords
substrate
electronic element
thermal conductivity
plate material
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022128023A
Other languages
English (en)
Other versions
JP2022169632A (ja
JP2022169632A5 (ja
Inventor
幸雄 森田
登 北住
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2022169632A publication Critical patent/JP2022169632A/ja
Publication of JP2022169632A5 publication Critical patent/JP2022169632A5/ja
Application granted granted Critical
Publication of JP7425130B2 publication Critical patent/JP7425130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子素子搭載用基板、電子装置および電子モジュールに関するものである。
従来、電子素子搭載用基板は、第１主面と第２主面と側面とを有する絶縁基板と、絶縁基板の第１主面に設けられた電子素子の搭載部および配線層とを有している。電子素子搭載用基板において、電子素子の搭載部に電子素子を搭載した後、電子素子収納用パッケージに搭載されて電子装置となる（特開2013-175508号公報参照。）。
本開示の基板は、電子素子が取り付けられる基板であって、第１主面を含む第１部材と、前記第１部材に覆われている第２部材と、前記第１部材の表面に設けられている金属層と、を備え、前記第２部材は、それぞれ六員環が共有結合でつながったグラフェンが積層した構造体を含む第１板材と第２板材とを含み、前記第２部材の厚み方向は、第１方向であり、前記第１板材と前記第２板材とは、前記第１方向に積層された状態で接合され、前記第２部材は、前記第１方向に沿って延びる側面に、前記第１板材と前記第２板材との第１接合部を有し、前記第１部材は、前記第２部材を挟む一対の板状の部分であって、前記第１主面を含む部分と、前記第１接合部を外部に露出しないように前記第２部材の側面を覆う部分と、を有し、前記第１方向において、前記第１板材と前記第２板材とのいずれの熱伝導率も、前記第１部材の熱伝導率より大きく、前記金属層は、前記第１主面に位置し、前記電子素子は、前記金属層を介して、前記第１主面に取り付けられる。
（ａ）は、第１の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１に示された電子素子搭載用基板の第１基板と、第２基板と、第３基板とをそれぞれ分解した斜視図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図１（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＢ－Ｂ線における縦断面図である。 （ａ）は、図１に示した電子素子搭載用基板を用いた電子装置の例を示す上面図であり、（ｂ）は（ａ）のＣ－Ｃ線における縦断面図である。 （ａ）は、図１に示した電子素子搭載用基板を用いた電子装置の他の例を示す上面図であり、（ｂ）は（ａ）のＣ－Ｃ線における縦断面図である。 図５に示した電子装置をモジュール用基板に搭載した状態を示す断面図である。 （ａ）～（ｄ）は、第１の実施形態の電子素子搭載用基板の製造方法の一例を示す断面図である。 （ａ）は、第２の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図９に示された電子素子搭載用基板の第１基板と、第２基板と、第３基板とを分解した斜視図である。 （ａ）は、図９（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図６（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 第２の実施形態の電子素子搭載用基板の製造方法を示す断面図である。 （ａ）は、第３の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図13に示された電子素子搭載用基板の複数の第３基板を分解した斜視図である。 （ａ）は、図13（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図13（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 第３の実施形態の電子素子搭載用基板の製造方法を示す断面図である。 （ａ）は、第４の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、図17（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図17（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態における電子素子搭載用基板１は、図１～図４に示された例のように、第１基板11と第２基板12と第３基板13とを含んでいる。電子装置は、図５および図６に示された例のように、電子素子等用基板１と、電子素子搭載用基板の搭載部11ａに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板とを含んでいる。電子装置は、図７に示された例のように、例えば電子モジュールを構成するモジュール用基板上の接続パッドに接合材を用いて接続される。
本実施形態における電子素子搭載用基板１は、第１主面を有し、第１主面に位置し、絶縁体からなり、長手方向の一端部が第１主面の外縁部に位置した矩形状である電子素子２の搭載部11ａを有する第１基板11と、第１主面と反対側の第２主面に位置し、第２主面と対向する第３主面および第３主面と反対側の第４主面を有する第２基板12と、第２基板12に埋め込まれ、炭素材料からなり、厚み方向における第３主面側に位置した第５主面および第５主面と反対側の第６主面を有する第３基板13とを有している。平面透視において、第３基板13は、搭載部11ａの長手方向の熱伝導より搭載部の長手方向に垂直に交わる方向の熱伝導が大きくなっている。図１～図４において、電子素子２は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１～図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子素子搭載用基板１等が使用される際の上下を限定するものではない。
図１（ａ）に示す例において、平面透視にて第３基板13の外縁を破線にて示している。金属層14は、図１（ａ）に示す例において、ハッチングにて示している。
第１基板11は、第１主面（図１～図３では上面）および第２主面（図１～図３では下面）を有している。第１主面と第２主面とは、第１基板11の厚み方向において互いに反対側に位置している。第１基板11は、単層または複数の絶縁層からなり、平面視において、第１主面および第２主面のそれぞれに対して二組の対向する辺（４辺）を有した方形の板状の形状を有している。第１基板11は、長方形状の電子素子２を支持するための支持体として機能し、第１基板11の第１主面に位置した矩形状の搭載部11ａ上に電子素子２がＡｕ－Ｓｎ等の接合部材を介して接着され固定される。
第２基板12は、第３主面（図１～図３では上面）および第４主面（図１～図３では下面）を有している。第３主面と第４主面とは、第２基板12の厚み方向において互いに反対側に位置している。第２基板12は、第２基板12は、単層または複数の絶縁層からなり、平面視において、第３主面および第４主面のそれぞれに対して二組の対向する辺（４辺）を有した枠状を有している。
第１基板11は、絶縁体からなり、第２基板12は、絶縁体または金属からなる。
金属の場合における第２基板12は、例えば、銅（Ｃｕ）、銅－タングステン（Ｃｕ－Ｗ）、銅－モリブデン（Ｃｕ－Ｍｏ）等の金属材料を用いることができる。第２基板12は、第３主面から第４主面にかけて貫通する貫通穴12ａを有している。貫通穴12ａは、第３基板13が埋め込まれる領域である。
第１基板11および絶縁体の場合における第２基板12は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。第１基板11および第２基板12は、例えば窒化アルミニウム質焼結体である場合であれば、窒化アルミニウム（ＡｌＮ），酸化エルビニウム（Ｅｒ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。必要に応じて、セラミックグリーンシートを複数枚積層し、高温（約1800℃）で焼成することによって、単層または複数の絶縁層からなる第１基板11および第２基板12が製作される。
第３基板13は、第５主面（図１～図３では上面）および第６主面（図１～図３では下面）を有している。第５主面と第６主面とは、第３基板13の厚み方向において互いに反対側に位置している。
第３基板13は、例えば、炭素材料からなり、六員環が共有結合でつながったグラフェンが積層した構造体として形成される。各面がファンデルワールス力で結合された材料である。
第３基板13は、図１～図３に示される例のように、第２基板12の貫通穴12ａ内に埋め込まれている。第３基板13の第５主面は、第２基板12の第３主面側に位置しており、第３基板13の第６主面は、第２基板12の第４主面側に位置している。
第１基板11は、熱伝導率に優れた窒化アルミニウム質焼結体が用いられてもよい。絶縁体の場合における第２基板12は、熱伝導率に優れた窒化アルミニウム質焼結体が用いられてもよい。第２基板12と第３基板13とは、第２基板12の貫通穴12ａの内側面と第３基板13の外側面とが、例えば、ＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等の活性ろう材からなる接合材により接着される。接合材は、第２基板12と第３基板13との間に、10μｍ程度の厚みに配置される。
第１基板11と第２基板12とは、第１基板11の第２主面と第２基板12の第３主面とが、第１基板11と第３基板13とは、第1基板11の第２主面と第３基板13の第５主面とが、例えば、ＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ等の活性ろう材からなる接合材により接着される。接合材は、第１基板11と第２基板12との間および第１基板11と第３基板13との間に、10μｍ程度の厚みに配置される。
第１基板11は、平面視にて、方形状をしている。第２基板12は、平面視にて方形の枠状をしている。第３基板13は、平面視にて、方形状をしている。第１基板11と２基板12とを接着、および第１基板11と第３基板13、第２基板12と第３基板13とを接着することにより、平面視にて、方形状の複合基板が形成される。なお、方形状とは、正方形状、長方形状等の四角形状である。図１～図３に示す例において、平面視にて、第１基板11は長方形状をしており、長方形状の複合基板が形成される。
第１基板11の基板厚みＴ１は、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。第３基板13の基板厚みＴ３は、例えば、100μｍ～2000μｍ程度である。第２基板12の厚みＴ２と第３基板13の厚みＴ３とは、大きさが同じであり、５％程度の範囲内において同等の厚みで位置している（0.95Ｔ２≦Ｔ３≦1.05Ｔ２）。第１基板11と第２基板12とは、Ｔ２＞Ｔ１であり、第１基板11と第３基板13とは、Ｔ３＞Ｔ１であると、第１基板11の熱を第３基板13に良好に放熱することができる。
第１基板11の熱伝導率καは、図２に示す例のように、平面方向におけるｘ方向とｙ方向とで略一定であり、第１基板11の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（καｘ≒καｙ≒καｚ）。例えば、第１基板11として、窒化アルミニウム質焼結体が用いられる場合、第１基板11は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率καである基板が用いられる。
第２基板12の熱伝導率κβは、図２に示す例のように、平面方向におけるｘ方向とｙ方向とで略一定であり、第１基板11の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κβｘ≒κβｙ≒κβｚ）。例えば、第２基板12として、銅が用いられる場合、第２基板11は、400Ｗ／ｍ・Ｋ程度の熱伝導率κβである基板が用いられる。また、第２基板12として、窒化アルミニウム質焼結体が用いられる場合、第２基板12は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κβである基板が用いられる。
第３基板13の熱伝導率λは、平面方向におけるｘ方向とｙ方向とで大きさが異なっている。図２に示す、第３基板13のそれぞれの方向における熱伝導率λｘ、λｙ、λｚの関係は、「熱伝導率λｘ≒熱伝導率λｚ＞＞熱伝導率λｙ」である。第３基板13の熱伝導率λは、平面方向におけるｘ方向と厚み方向におけるｚ方向とが同等であり、平面）におけるｙ方向が異なっている。例えば、第３基板13の熱伝導率λｘおよび熱伝導率λｚは、1000Ｗ／ｍ・Ｋ程度であり、第３基板13の熱伝導率λｙは、４Ｗ／ｍ・Ｋ程度である。
金属層15は、第１基板11の第１主面に位置している。金属層15は、電子素子２を搭載するための搭載部11ａ、あるいはボンディングワイヤ等の接続部材３と接続するための接続部として用いられ、電子素子２と配線基板の配線導体とを電気的に接続するためのものである。
金属層15は、薄膜層およびめっき層とを含んでいる。薄膜層は、例えば、密着金属層とバリア層とを有している。薄膜層を構成する密着金属層は、第１基板11の第１主面に形成される。密着金属層は、例えば、窒化タンタル、ニッケル－クロム、ニッケル－クロムーシリコン、タングステン－シリコン、モリブデン－シリコン、タングステン、モリブデン、チタン、クロム等から成り、蒸着法、イオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することにより、第１基板11の第１主面に被着される。例えば真空蒸着法を用いて形成する場合には、第１基板11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層と成る金属片を配置し、その後、成膜室内を真空状態（１０-2Ｐａ以下の圧力）にするとともに、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を第１基板11に被着させることにより、密着金属層と成る薄膜金属の層を形成する。そして、薄膜金属層が形成された第１基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着され、バリア層は密着金属層とめっき層と接合性、濡れ性が良く、密着金属層とめっき層とを強固に接合させるとともに密着金属層とめっき層との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロム、白金、パラジウム、ニッケル、コバルト等から成り、蒸着法、イオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。
密着金属層の厚さは0.01～0.5μｍ程度が良い。0.01μｍ未満では、第１基板11上に密着金属層を強固に密着させることが困難となる傾向がある。0.5μｍを超える場合は密着金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05～１μｍ程度が良い。0.05μｍ未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
めっき層は、電解めっき法または無電解めっき法によって、薄膜層の露出した表面に被着される。めっき層は、ニッケル，銅，金または銀等の耐食性、接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5～５μｍ程度のニッケルめっき層と0.1～３μｍ程度の金めっき層とが順次被着される。これによって、金属層15が腐食することを効果的に抑制でき、金属層15と配線基板に形成された配線導体との接合を強固にできる。
また、バリア層上に、銅（Ｃｕ）、金（Ａｕ）等の金属層を配置し、めっき層が良好に形成されるようにしても構わない。このような金属層は、薄膜層と同様な方法により形成される。
図４に示された例のように、電子素子搭載用基板１の第１主面に位置した搭載部11ａ上に、長方形状の電子素子２を搭載し、図５および図６に示された例のように、この電子素子搭載用基板１を配線基板もしくは電子素子搭載用パッケージに搭載することによって電子装置を作製できる。電子素子２は、図４～図６に示す例において、電子素子２の長手方向が、平面透視において、平面方向における第３基板13の熱伝導率が小さい方向（ｙ方向）に沿って搭載されている。電子素子搭載用基板１に搭載される電子素子２は、例えばＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）等の発光素子、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）等の受光素子である。例えば、電子素子２は、Ａｕ－Ｓｎ等の接合材によって、一方の金属層15の搭載部11ａ上に固定された後、ボンディングワイヤ等の接続部材３を介して電子素子２の電極と他方の金属層15とが電気的に接続されることによって電子素子搭載用基板１に搭載される。電子素子２の電極と他方の金属層15とは、図４～図６に示す例では、複数の接続部材３により電気的に接続されている。電子素子搭載用基板１が搭載される配線基板もしくは電子素子搭載用パッケージは、例えば、第１基板11と同様に、セラミックス等の絶縁基体を用いることができ、表面に配線導体を有している。そして、電子素子搭載用基板１の金属層15と配線基板もしくは電子素子搭載用パッケージの配線導体とが電気的に接続される。
本実施形態の電子装置によれば、上記構成の電子素子搭載用基板１と、電子素子搭載用基板１の搭載部11ａに搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板または電子素子収納用パッケージとを有していることによって、長期信頼性に優れた電子装置とすることができる。
本実施形態の電子装置が、図７に示された例のように、配線導体とモジュール用基板の接続パッドに半田等の接合材６を介して接続されて、電子モジュールとなる。これにより、電子素子２とモジュール用基板の接続パッドとが電気的に接続される。
本実施形態の電子モジュールによれば、上記構成の電子装置と、電子装置が接続されたモジュール用基板とを有することによって、長期信頼性に優れたものとすることができる。
本実施形態の電子素子搭載用基板１によれば、第１主面を有し、第１主面に位置し、絶縁体からなり、長手方向の一端部が第１主面の外縁部に位置した矩形状である電子素子２の搭載部11ａを有する第１基板11と、第１主面と反対側の第２主面に位置し、第２主面と対向する第３主面および第３主面と反対側の第４主面を有する第２基板12と、第２基板12に埋め込まれ、炭素材料からなり、厚み方向における第３主面側に位置した第５主面および第５主面と反対側の第６主面を有する第３基板13とを有しており、平面透視において、第３基板13は、搭載部11ａの長手方向の熱伝導より搭載部11ａの長手方向に垂直に交わる方向の熱伝導が大きくなっている。上記構成により、例えば電子装置の作動時に、電子素子２から発生する熱が、電子素子２の長手方向に対して異なる方向に伝熱し、第２基板12から放熱しやすくなり、電子素子２から発生する熱による電子素子２の膨張、特に電子素子２の長手方向への膨張を低減し、第３基板13の第５主面および側面の周囲を第１基板11および第２基板12により保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
特に電子素子２として高出力のＬＤ等の光素子を搭載する場合には、光を精度よく放出することができる光学装置用の電子素子搭載用基板１とすることができる。
電子素子２の搭載部11ａの長手方向の縦断面視において、第３基板13は、図１～図６に示す例のように、厚み方向に垂直に交わる方向より厚み方向の熱伝導率が大きくなっていると、電子素子２から発生する熱が、電子素子２の搭載部11ａの長手方向よりも厚み方向に放熱しやすくなり、第２基板12に伝わる熱を減らすことができ、電子素子２から発生する熱による電子素子２の膨張、特に電子素子２の長手方向への膨張を低減し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、電子素子搭載用基板１は、図１～図６に示される例のように、長方形状の電子素子２に沿って、平面視にて、電子素子２の搭載部11ａの長手方向側が長くなるような長方形状であると、電子素子２の長手方向に対して垂直に交わる方向における電子素子搭載用基板１の幅が短くなり、電子素子２の長手方向に対して異なる方向に放熱した熱が外部に良好に放熱されやすくすることができる。
平面透視において、第２基板12の枠部の幅（第２基板12の外縁と第３基板13の外縁との間隔）は、50μｍ以上としておいてもよい。第１基板11の外周部分と第２基板12との接合を良好なものとし、第２基板12の内側にて第１基板11と第３基板13とを良好に接合して、放熱性に優れた電子素子搭載用基板１とすることができる。
本実施形態における電子素子搭載用基板１は、薄型で高出力の電子装置において使用することができ、電子素子搭載用基板１における信頼性を向上することができる。例えば、電子素子２として、ＬＤ等の光素子を搭載する場合、薄型で指向性にすぐれた光学装置用の電子素子搭載用基板１として用いることができる。
第２基板12が金属であると、例えば電子装置の作動時に、電子素子２から発生する熱が、電子素子２の長手方向に対して異なる方向に伝熱し、第２基板12に伝わった熱が第２基板12からより放熱しやすくなり、電子素子２から発生する熱による電子素子２の膨張、特に電子素子２の長手方向への膨張を低減し、第３基板13の第５主面および側面の周囲を第１基板11および第２基板12により保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第２基板12が絶縁体であると、第１基板11と第２基板12の強度、熱膨張率が近いものとなり、第３基板13の第５主面および側面の周囲を絶縁体からなる第１基板11と第２基板12とで良好に保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第１基板11と第２基板12とが実質的に同一材料の絶縁体から形成されている場合、第１基板11の熱伝導率καと第２基板12の熱伝導率κβとは、同等である材料を用いてもよい（κα≒κβ）。例えば、第１基板11と第２基板12とが実質的に同一材料の窒化アルミニウム質焼結体からなる場合、第１基板11と第２基板12の強度、熱膨張率が同等となるので、第３基板13の第５主面および側面の周囲を絶縁体からなる第１基板11と第２基板12とにより良好に保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第２基板12の厚みＴ２と第３基板13の厚みＴ３との大きさが同じであると、第３基板13の側面全体から第２基板12へと良好に伝熱させることができ、第１基板11の外縁部で第２基板12の厚みと第３基板13の厚みの大きさの違いによる歪みが小さくなり、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、第２基板12の厚みＴ２と第３基板13の厚みＴ３との大きさが同じであるとは、上述のように、第２基板12の厚みＴ２と第３基板13の厚みＴ３とが５％程度の範囲内において同等の厚みで位置していることを示している（0.95Ｔ２≦Ｔ３≦1.05Ｔ２）。
第２基板12は枠状であると、第１基板11の第２主面外縁部と第３基板13の側面を良好に保持し、第３基板13の側面全体から第２基板12への伝熱および第１基板11の外縁部全体からから第２基板12への伝熱を良好なものとし、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第１の実施形態における電子素子搭載用基板１は、例えば、以下の製造方法により製作することができる。
最初に、図８（ａ）に示される例のように、第１基板11と第２基板12と第３基板13とを準備する。次に、図８（ｂ）に示される例のように、第２基板12の貫通穴12ａ内に第３基板13を埋め込む。第２基板12の貫通穴12ａの内側面と第３基板13の外側面とをＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合する。第１基板11は、平面度が10μｍ以下に形成されてもよい。次に、図８（ｃ）に示される例のように、第１基板11の第２主面と第２基板12の第３主面とを、第１基板11の第２主面と第３基板13の第５主面とをＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合して複合基板を形成する。この際、接合材の厚みは、10μｍ程度に設けられる。次に、第１基板11の第１主面に金属層15を形成する。この際、金属層15は、複合基板内に設けられた第３基板13のｘ方向（熱伝導率λｘ＞＞熱伝導率λｙ）と搭載部11ａの長手方向とが垂直に交わるように配置して形成することによって、図８（ｄ）に示される例のように、電子素子搭載用基板１が形成される。
なお、第１基板11と第２基板12と第３基板13とを同時に接合しても構わない。例えば、第２基板12の貫通穴12内に第３基板13を埋め込むとともに、第１基板11を第２基板12および第３基板13に接合して形成してもよい。この場合、例えば、第１基板11側および第２基板12側より圧力を印加しつつ接合等することにより、第１基板11、第２基板12、第３基板13とが良好に接合され、信頼性に優れた電子素子搭載用基板１とすることができる。
本実施形態の電子素子搭載用基板１の熱伝導率は、例えば、レーザーフラッシュ法等の分析方法により測定することができる。また、第３基板13の熱伝導率を測定する場合には、第２基板12と第３基板13とを接合する接合材を除去し、第３基板13に対して、レーザーフラッシュ法等の分析方法により測定することができる。
（第２の実施形態）
次に、第２の実施形態による電子素子搭載用基板について、図９～図12を参照しつつ説明する。
第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、第２基板12の第４主面および第３基板13の第６主面に位置し、絶縁体からなり、第４主面および第６主面と対向する第７主面、および厚み方向において第７主面と反対側の第８主面を有する第４基板14を有しており、第４基板14が第２基板12の第４主面および第３基板13の第６主面に接合、すなわち、第２基板12および第３基板13が、第１基板11と第４基板14との間に位置している点である。また、第４基板14の第８主面（図９～図12では、電子素子搭載用基板１の下面）には、接合層16が位置している。
図９に示す例において、平面透視にて第３基板13の外縁を破線にて示している。金属層15および接合層16は、図９に示す例において、ハッチングにて示している。
第２の実施形態における電子素子搭載用基板１によれば、上記した実施形態の電子素子搭載用基板１と同様に、電子素子２の長手方向の膨張方向に対して異なる方向に伝熱し、第２基板12から放熱しやすくすることで、電子素子２の長手方向への膨張を低減し、第３基板13の六面全体を第１基板11、第２基板12、第４基板14とにより保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第２の実施形態の電子素子搭載用基板１において、第１基板11の第２主面と第２基板12の第３主面および第３基板13の第５主面とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。また、第４基板14の第７主面と第２基板12の第４主面および第３基板13の第６主面とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。
第２の実施形態の電子素子搭載用基板１においても、第１の実施形態と同様に、第１基板11、平面視にて、方形状をしている。第２基板12は、平面視にて方形の枠状をしている。第３基板13は、平面視にて、方形状をしている。第４基板14は、第１基板11と同様に、平面視にて方形状をしている。第1基板11、第２基板12、第３基板13、第４基板14とを接着することにより、方形状の複合基板が形成される。図９～図12に示す例において、第１基板11と第４基板14とは長方形状をしており、長方形状の複合基板が形成される。
第４基板14は、上述の第1基板11と同様の材料および方法により製作することができる。第４基板11の熱伝導率κγは、図10に示す例のように、第1基板11と同様に、平面方向におけるｘ方向とｙ方向とで略一定であり、第４基板14の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κγｘ≒κγｙ≒κγｚ）。例えば、第４基板14として、窒化アルミニウム質焼結体が用いられる場合、第４基板14は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κγである基板が用いられる。
第２基板12および第３基板13が、第１基板11および第４基板14の間に位置していることから、第１基板11と第２基板12および第３基板13との熱膨張の違いによる電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第１基板11と第４基板14とが実質的に同一材料の絶縁体から形成されている場合、第１基板11の熱伝導率καと第４基板14の熱伝導率κγとは、同等である材料を用いてもよい（κα≒κγ）。特に、第４基板14が、第１基板11と実質的に同一材料の絶縁体を用いている、すなわち、例えば、第１基板11として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いている場合、第４基板14として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いていると、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、第４基板11の厚みは、第１基板11の基板厚みＴ１と同様に、例えば、50μｍ～500μｍ程度である。第１基板11の厚みＴ１と第４基板14の厚みＴ４３とは、10％程度の範囲内において同等の厚みである（0.90Ｔ１≦Ｔ４≦1.10Ｔ１）と、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。例えば、第１基板11の厚みが100μｍである場合、第４基板14の厚みは、100μｍ（90μｍ～110μｍ）であってもよい。
第１基板11と第４基板14が絶縁体であり、第２基板12が金属であると、例えば電子装置の作動時に、電子素子２から発生する熱が、第２基板12に伝わった熱が第２基板12からより良好に放熱しやすくなり、電子素子２から発生する熱による電子素子２の膨張、特に電子素子２の長手方向への膨張を低減し、第３基板13の第５主面および側面の周囲を第１基板11および第２基板12により保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第１基板11と第２基板12と第４基板14が絶縁体であると、第１基板11と第２基板12と第４基板14の強度、熱膨張率が近いものとなり、第３基板13の六面全体を絶縁体からなる第１基板11と第２基板12と第４基板14で良好に保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、第１基板11と第２基板12と第４基板14が実質的に同一材料の絶縁体から形成されている場合、第１基板11の熱伝導率καと第２基板12の熱伝導率κβと第４基板14の熱伝導率κγとは、同等である材料を用いてもよい（κα≒κβ≒κγ）。例えば、第１基板11と第２基板12と第４基板14が実質的に同一材料の窒化アルミニウム質焼結体からなる場合、第１基板11と第２基板12と第４基板14の強度、熱膨張率が同等となるので、第３基板13の六面全体を絶縁体からなる第１基板11と第２基板12と第４基板14により良好に保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第２基板12の厚みＴ２と第３基板13の厚みＴ３とは、大きさが同じであると、第３基板13の側面全体から第２基板12へと良好に伝熱させることができ、第１基板11の外縁部および第４基板14の外縁部で第２基板12の厚みと第３基板13の厚みの大きさの違いによる歪みが小さくなり、電子素子２の位置ずれ、配線基板または電子素子収納用パッケージへの搭載、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、第２基板12の厚みＴ２と第３基板13の厚みＴ３との大きさが同じであるとは、第１の実施形態と同様に、第２基板12の厚みＴ２と第３基板13の厚みＴ３とが５％程度の範囲内において同等の厚みで位置していることを示している（0.95Ｔ２≦Ｔ３≦1.05Ｔ２）。
平面透視において、第３基板13は、図９～図12に示す例のように、第１基板11の外縁部および第４基板14の外縁部より内側に位置していると、第１基板11と第２基板12と第４基板14とにより、第３基板13の六面全体を良好に保持し、第３基板13の側面から第２基板12への伝熱および第３基板13の第６主面から第４基板14への伝熱を良好なものとすることができ、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、図９～図12に示す例のように、第４基板14は、第８主面側に接合層16を位置させておいても構わない。第４基板14に位置する接合層16は、例えば、電子素子搭載用基板１と配線基板または電子素子搭載用パッケージに位置した導体層との接合等に用いることができる。接合層16は、上述の金属層15と同様な方法により製作することができる。また、接合層16は、第４基板14の下面の略全面に位置させておくことで、電子素子搭載用基板１から配線基板または電子素子搭載用パッケージへの放熱性を良好なものとすることができる。
第２の実施形態における電子素子搭載用基板１は、例えば、以下の製造方法により製作することができる。
最初に、図12（ａ）に示される例のように、第１基板11、第２基板12、第３基板13、第４基板14を準備する。次に、図12（ｂ）に示される例のように、第２基板12の貫通穴12ａ内に第３基板13を埋め込む。第２基板12の貫通穴12ａの内側面と第３基板13の外側面とをＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合する。第１基板11および第４基板14は、平面度が10μｍ以下に形成されてもよい。次に、図12（ｃ）に示される例のように、第１基板11と第２基板12および第３基板13、第４基板11と第２基板12および第３基板13とをそれぞれＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合して複合基板を形成する。第１基板11と第４基板14とは、第２基板12および第３基板13とに同時に接合してもよい。この際、接合材の厚みは、それぞれ10μｍ程度である。次に、第１基板11の第１主面に金属層15を形成する。この際、金属層15は、複合基板内に設けられた第２基板12のｘ方向（熱伝導率λｘ＞＞熱伝導率λｙ）と搭載部11ａの長手方向とが垂直に交わるように配置して形成する。そして、第４基板14の第８主面に接合層16を形成することによって、図12（ｄ）に示される例のように、電子素子搭載用基板１が形成される。
なお、第３基板13は、側面を第２基板12に覆われており、第５主面および第６主面が第１基板11および第４基板14に覆われているので、第１基板11の第１主面への金属層15となる薄膜層の形成、および薄膜層上へのめっき層の形成、あるいは第４基板14の第８主面へ接合層16の形成の際に、第３基板13が露出することがなく、電子素子搭載用基板１の製作時に炭素材料からなる第３基板13が剥き出しにならないため、薬品等による変質を低減することができる。また、電子装置の使用時において、第３基板13が露出することがないので、外気による変質を抑制することが出来るの。なお、平面透視において、第２基板12の枠部の幅（第２基板12の外縁と第３基板13の外縁との間隔）は、50μｍ以上としておいてもよい。
なお、第１基板11、第２基板12、第３基板13、第４基板14を同時に接合しても構わない。例えば、第２基板12の貫通穴12内に第３基板13を埋め込むとともに、第１基板11および第４基板14を第２基板12および第３基板13に接合して形成してもよい。この場合、例えば、第１基板11側および第４基板14側より圧力を印加しつつ接合等することにより、第１基板11、第２基板12、第３基板13、第４基板14が良好に接合され、信頼性に優れた電子素子搭載用基板１とすることができる。また、第１基板11、第２基板12、第３基板13、第４基板14とを同時に接合することで、製作時において、第３基板13の露出を抑制し、外気による変質を抑制することが出来る。
第２の実施形態の電子素子搭載用基板１は、その他は上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
また、第２の実施形態の電子素子搭載用基板１は、第１の実施形態の電子素子搭載用基板１と同様に、長方形状の電子素子２に沿って、平面視にて、電子素子２の長手方向側が長くなるような長方形状であると、電子素子２の長手方向に対して垂直に交わる方向における電子素子搭載用基板１の幅が短くなり、電子素子２の長手方向に対して異なる方向に放熱した熱が外部に良好に放熱されやすくすることができる。
（第３の実施形態）
次に、第３の実施形態による電子装置について、図13～図16を参照しつつ説明する。
第３の実施形態における電子素子搭載用基板１において、上記した実施形態の電子素子搭載用基板１と異なる点は、第２基板12の貫通穴12ａ内に電子素子搭載用基板１の厚み方向（図13～図16ではｚ方向）に複数の第３基板13（131,132,133）が重ねられている点である。複数の第３基板13（131,132,133）は、厚み方向に隣接する第３基板13同士（131と132、132と133）が、それぞれの平面方向における熱伝導率λが異なって配置している。
図13に示す例において、平面透視にて第３基板13の外縁を破線にて示している。金属層15および接合層16は、図13に示す例において、ハッチングにて示している。
第３の実施形態における電子素子搭載用基板１によれば、上記した実施形態の電子素子搭載用基板１と同様に、電子素子２の長手方向の膨張方向に対して異なる方向に伝熱し、第２基板12から放熱しやすくすることで、電子素子２の長手方向への膨張を低減し、第３基板13の六面全体を第１基板11、第２基板12、第４基板14とにより保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、第１基板11と第４基板14との間に、平面方向における熱伝導率λが異なる複数の第３基板13が重ねられていることから、使用時において電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
第３の実施形態の電子素子搭載用基板１において、第１基板11の第２主面と第２基板12の第３主面および第３基板131の第５主面とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。また、第４基板14の第７主面と第２基板12の第４主面および第３基板133の第６主面とがＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合されている。
第３の実施形態の電子素子搭載用基板１においても、第１の実施形態の電子素子搭載用基板１と同様に、第１基板11、平面視にて、方形状をしている。第２基板12は、平面視にて方形の枠状をしている。第３基板13は、平面視にて、方形状をしている。第４基板14は、第１基板11と同様に、平面視にて方形状をしている。第1基板11、第２基板12、第３基板13、第４基板14を接着することにより、方形状の複合基板が形成される。図13～図16に示す例において、第１基板11と第４基板14とは長方形状をしており、長方形状の複合基板が形成される。
第１基板11の基板厚みＴ１と第４基板14の基板厚みＴ４は、上述の実施形態の電子素子搭載用基板１と同様に、例えば、50μｍ～500μｍ程度であり、第２基板12の基板厚みＴ２および第３基板13（131,132,133）の厚みＴ３は、上述の実施形態の電子素子搭載用基板１と同様に、例えば、100μｍ～2000μｍ程度である。第１基板11と第３基板13とは、Ｔ３＞Ｔ１,第１基板11の熱を第２基板12に良好に放熱することができるとなる。
第２基板12の厚みＴ２と第３基板13（131,132,133）の厚みＴ３との大きさが同じであると、第３基板13の側面全体から第２基板12へと良好に伝熱させることができ、第１基板11の外縁部で第２基板12の厚みと第３基板13の厚みの大きさの違いによる歪みが小さくなり、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、第２基板12の厚みＴ２と第３基板13（131,132,133）厚みＴ３との大きさが同じであるとは、第２基板12の厚みＴ２と第３基板13（131,132,133）の厚みＴ３とが５％程度の範囲内において同等の厚みで位置していることを示している（0.95Ｔ２≦Ｔ３≦1.05Ｔ２）。
第１基板11の熱伝導率καおよび第４基板14の熱伝導率κγは、上述の実施形態の電子素子搭載用基板１と同様に、それぞれの基板での平面方向におけるｘ方向とｙ方向とで略一定であり、第１基板11および第４基板14の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（καｘ≒καｙ≒καｚ、κγｘ≒κγｙ≒κγｚ）。例えば、第１基板11および第４基板14として、窒化アルミニウム質焼結体が用いられる場合、第１基板11および第４基板14は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κである基板が用いられる。
第１基板11の熱伝導率καと第４基板14の熱伝導率κγとは、上述の実施形態の電子素子搭載用基板１と同様に、熱伝導率が同等である材料を用いてもよい（κα≒κγ）。
第３基板13（131,132,133）の熱伝導率λは、平面方向におけるｘ方向とｙ方向とで大きさが異なっている。複数の第２基板12（131,132,133）のそれぞれの熱伝導率λは、例えば、図14に示す例のように、以下のようになっている。
第３基板131（上面側） ：
熱伝導率λｘ１≒熱伝導率λｚ１＞＞熱伝導率λｙ１
第３基板132（中間） ：
熱伝導率λｙ２≒熱伝導率λｚ２＞＞熱伝導率λｘ２
第３基板133（下面側） ：
熱伝導率λｘ３≒熱伝導率λｚ３＞＞熱伝導率λｙ３
第３基板131と第２基板133の熱伝導率λは、平面方向におけるｘ方向と厚み方向におけるｚ方向とで同等であり、平面方向におけるｙ方向が異なっている。第３基板132の熱伝導率λは、平面方向におけるｙ方向と厚み方向におけるｚ方向とで同等であり、平面方向におけるｘ方向が異なっている。例えば、上面側の第３基板131の熱伝導率λｘ１および熱伝導率λｚ１は、1000Ｗ／ｍ・Ｋ程度であり、第３基板131の熱伝導率λｙ１は、４Ｗ／ｍ・Ｋ程度である。中間の第３基板132の熱伝導率λｙ２および熱伝導率λｚ２は、1000Ｗ／ｍ・Ｋ程度であり、第３基板132の熱伝導率λｘ２は、４Ｗ／ｍ・Ｋ程度である。下面側の第３基板133の熱伝導率λｘ３および熱伝導率λｚ３は、1000Ｗ／ｍ・Ｋ程度であり、第３基板133の熱伝導率λｙ３は、４Ｗ／ｍ・Ｋ程度である。
上面側の第３基板131の第３主面は、第１基板11の第1主面に配置される搭載部11ａの長手方向の熱伝導より搭載部11ａの長手方向に垂直に交わる方向の熱伝導が大きくなるように、第１基板11の第２主面に接着されている。
隣接する第３基板13同士（第３基板131と第３基板132、または第３基板132と第３基板133）は、図14に示される例のように、少なくとも平面透視にて90度回転した配置となっており、隣接する第３基板13同士（第３基板131と第３基板132、または第３基板132と第３基板133）の熱伝導率が大きくなる方向同士が垂直に交わるようにしてもよい。これにより、第３基板133から第４基板14への伝熱が面全体として放熱しやすくなり、第２基板12に伝わる熱を減らすことができ、電子素子２の長手方向への膨張を低減し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、第３基板131の第３主面と第３基板133の第４主面とに接合される第１基板11および第４基板14は、上述の実施形態の電子素子搭載用基板１と同様に、それぞれ同一材料の基板が用いられてもよい。例えば、第１基板11が、熱伝導率が150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体からなる場合、第４基板14は、熱伝導率が150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体からなってもよい。第３基板131の第３主面と第３基板133の第４主面とに接合される第１基板11の材料と第４基板14との材料が同一としておくことにより、電子素子搭載用基板１の歪みを良好に低減することができる。
また、第３基板131の第３主面と第３基板133の第４主面とに接合される第１基板11と第４基板14とは、上述の実施形態の電子素子搭載用基板１と同様に、それぞれの厚みの差が10%以内であってもよく、同一の厚みの基板が用いられてもよい。例えば、第１基板11の厚みが、100μｍである場合、第４基板14の厚みは、100μｍ（90μｍ～110μｍ）であってもよい。第３基板131の第３主面と第３基板133の第４主面とに接合される第１基板11の基板厚みと第４基板14の基板厚みとを同等にしておくことにより、電子素子搭載用基板１の歪みを良好に低減することができる。
また、第１基板11と第４基板14との間に配置される複数の第３基板13（131,132,133）は、それぞれの厚みの差が10%以内であってもよく、同一の厚みの基板が用いられてもよい。例えば、上面側の第３基板131の厚みが、1000μｍである場合、中間の第３基板132の厚みは、1000μｍ（900μｍ～1100μｍ）であり、下面側の第３基板133の厚みは、1000μｍ（900μｍ～1100μｍ）であってもよい。複数の第３基板13（131,132,133）のそれぞれの厚みを同等にしておくことにより、電子素子搭載用基板１の歪みを良好に低減することができる。
上述の実施形態の電子素子搭載用基板１と同様に、第１基板11と第４基板14が絶縁体であり、第２基板12が金属であると、例えば電子装置の作動時に、電子素子２から発生する熱が、第２基板12に伝わった熱が第２基板12からより良好に放熱しやすくなり、電子素子２から発生する熱による電子素子２の膨張、特に電子素子２の長手方向への膨張を低減し、第３基板13の第５主面および側面の周囲を第１基板11および第２基板12により保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
上述の実施形態の電子素子搭載用基板１と同様に、第１基板11と第２基板12と第４基板14が絶縁体であると、第１基板11と第２基板12と第４基板14の強度、熱膨張率が近いものとなり、第３基板13の六面全体を絶縁体からなる第１基板11と第２基板12と第４基板14で良好に保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、第１基板11と第２基板12と第４基板14が、上述の実施形態の電子素子搭載用基板１と同様に、実質的に同一材料の絶縁体から形成されている場合、例えば、第１基板11と第２基板12と第４基板14が実質的に同一材料の窒化アルミニウム質焼結体からなる場合、第１基板11と第２基板12と第４基板14の強度、熱膨張率が同等となるので、第３基板13の六面全体を絶縁体からなる第１基板11と第２基板12と第４基板14により良好に保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、図13、図15、図16に示す例のように、第４基板14において、下面側に接合層16を位置させても構わない。第４基板14に位置する接合層16は、例えば、電子素子搭載用基板１と配線基板または電子素子搭載用パッケージに位置した導体層との接合等に用いることができる。接合層16は、上述の金属層15と同様な方法により製作することができる。また、接合増16は、第４基板14の下面の略全面に位置しておくことで、電子素子搭載用基板１から配線基板または電子素子搭載用パッケージへの放熱性を良好なものとすることができる。
第３の実施形態における電子素子搭載用基板１は、例えば、以下の製造方法により製作することができる。
最初に、図16（ａ）に示される例のように、第１基板11と第２基板12と複数枚からなる第３基板13（131,132,133）と第４基板14とを準備する。なお、複数枚からなる第３基板13は、隣接する第３基板13同士が、それぞれの平面方向における熱伝導率λが異なって配置している。次に、図16（ｂ）に示される例のように、第２基板12の貫通穴12ａ内に第３基板13（131,132,133）を埋め込む。第２基板12の貫通穴12ａの内側面と第３基板13（131,132,133）の外側面とをＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合する。第１基板11および第４基板14は、平面度が10μｍ以下に形成されてもよい。次に、図16（ｃ）に示される例のように、第１基板11と第２基板12および第３基板13（131）、第４基板14と第２基板12および第３基板13（133）とをそれぞれＴｉＳｎＡｇＣｕ合金等からなる活性ろう材等の接合材により接合する。第１基板11と第２基板12および第３基板13（131,132,133）、第４基板14と第２基板12および第３基板13（131,132,133）とは同時に接合してもよい。この際、接合材の厚みは、それぞれ10μｍ程度に設けられる。次に、第１基板11の第１主面に金属層15を形成する。この際、金属層15は、複合基板内に設けられた第２基板121のｘ方向（熱伝導率λｘ＞＞熱伝導率λｙ）と搭載部11ａの長手方向とが垂直に交わるように配置して形成する。そして、第４基板14の第８主面に接合層16を形成することによって、図16（ｄ）に示される例のように、電子素子搭載用基板１が形成される。
例えば、第１基板11および第４基板14として、厚みが0.15ｍｍであり、熱伝導率が170Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用い、第２基板12として、厚みが３ｍｍの銅基板を用い、第３基板13（131,132,133）として、厚みがそれぞれの厚みが１ｍｍであるグラフェンを重ねた構造体を用いて、総厚みを３．３ｍｍであり、１０ｍｍＳＱの電子素子搭載用基板１を作製した。この電子素子搭載用基板１に対して、上述のレーザーフラッシュ法により、熱伝導率を測定したところ、第３の実施形態における電子素子搭載用基板１の熱伝導率は、650Ｗ／ｍ・Ｋであった。
なお、第３基板13（131,132,133）は、側面を第２基板12に覆われており、第５主面および第６主面が第１基板11および第４基板14に覆われているので、第１基板11の第１主面への金属層15となる薄膜層の形成、および薄膜層金属層15上へのめっき層の形成、あるいは第４基板14の第８主面へ接合層の形成の際に、第３基板13（131,132,133）が露出することがなく、電子素子搭載用基板１の製作時に炭素材料からなる第３基板13（131,132,133）が剥き出しにならないため、薬品等による変質を低減することができる。また、電子装置の使用時において、第３基板13が露出することがないので、外気による変質を抑制することが出来る。なお、平面透視において、第２基板12の枠部の幅（第２基板12の外縁と第３基板13（131,132,133）の外縁との間隔）は、50μｍ以上としてもよい。
なお、第１基板11、第２基板12、第３基板13（131,132,133）、第４基板14を同時に接合しても構わない。例えば、第２基板12の貫通穴12内に第３基板13（131,132,133）を埋め込むとともに、第１基板11および第４基板14を第２基板12および第３基板13（131,132,133）に接合して形成してもよい。この場合、例えば、第１基板11側および第４基板14側より圧力を印加しつつ接合等することにより、第１基板11、第２基板12、第３基板13（131,132,133）、第４基板14が良好に接合され、信頼性に優れた電子素子搭載用基板１とすることができる。また、第１基板11、第２基板12、第３基板13（131,132,133）、第４基板14とを同時に接合することで、製作時において、第３基板13（131,132,133）の露出を抑制し、外気による変質を抑制することが出来る。
第３の実施形態の電子素子搭載用基板１は、その他は上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
また、第３の実施形態の電子素子搭載用基板１は、第１の実施形態の電子素子搭載用基板１と同様に、長方形状の電子素子２に沿って、平面視にて、電子素子２の長手方向側に長くなるような長方形状であると、電子素子２の長手方向に対して垂直に交わる方向における電子素子搭載用基板１の幅が短くなり、電子素子２の長手方向に対して異なる方向に放熱した熱が外部に良好に放熱されやすくすることができる。
第１基板11の第１主面に設けた金属層15は、上述の例では、薄膜法により形成しているが、従来周知のコファイア法またはポストファイア法等を用いた金属層であっても構わない。このような金属層15を用いる場合は、金属層15は、第１基板11と第２基板12との接合前にあらかじめ第１基板11の第１主面に設けられる。なお、第１基板11の平面度を良好なものとするために、上述の第１の実施形態に示されたように、第１基板11の第１主面に設けた金属層15は、薄膜法により形成する方法でもよい。
（第４の実施形態）
次に、第４の実施形態による電子装置について、図17および図18を参照しつつ説明する。
第４の実施形態における電子素子搭載用基板１において、上記した実施形態の電子素子搭載用基板１と異なる点は、平面透視において、第２基板12の枠部の幅が、電子素子２の搭載部11ａの長手方向と長手方向に垂直に交わる方向において異なる点である。
図17に示す例において、平面透視にて第３基板13の外縁を破線にて示している。金属層15および接合層15は、図17に示す例において、ハッチングにて示している。
第４の実施形態における電子素子搭載用基板１によれば、上記した実施形態の電子素子搭載用基板１と同様に、電子素子２の長手方向の膨張方向に対して、異なる方向に伝熱し、第２基板12から放熱しやすくすることで、電子素子２の長手方向への膨張を低減し、第３基板13の六面全体を第１基板11、第２基板12、第４基板14とにより保持し、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。また、電子素子２の搭載部11ａの長手方向に対して、長手方向に垂直に交わる方向において、第２基板12の枠部の幅が大きくなっており、電子素子２の長手方向の膨張方向に対して、異なる方向に伝熱し、第２基板12からより放熱しやすくすることができる。
また、電子素子２の長手方向に垂直に交わる方向において、第１基板11と第２基板12との接合面積、第４基板14と第２基板12との接合面積を広く位置すると、第１基板11と第２基板12との接合および第４基板14と第２基板12との接合とを良好なものとし、電子素子２の熱が伝熱しやすい電子素子２の長手方向に垂直に交わる方向における電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、平面透視において、電子素子２の長手方向に垂直に交わる方向における第３基板13の幅は、少なくとも電子素子２の幅よりも広くなる。電子素子２の長手方向に垂直に交わる方向における第３基板13の幅は、少なくとも電子素子２の幅の２倍以上で、かつ第３基板11の厚み以上であると、第３基板13から第４基板14側へ伝熱させることで第２基板12側への伝熱が抑制されるので、電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、第４の実施形態の電子素子搭載用基板１は、平面透視において、第２基板12の小さい側における枠部の幅（第２基板12の外縁と第３基板13の外縁との間隔）は、50μｍ以上としておいてもよい。第１基板11の外周部分と第２基板12との接合を良好なものとし、第２基板12の内側にて第１基板11と第３基板13とを良好に接合して、放熱性に優れた電子素子搭載用基板１とすることができる。
第２基板12の厚みＴ２と第３基板13の厚みＴ３との大きさが同じであると、第３基板13の側面全体から第２基板12へと良好に伝熱させることができ、第１基板11の外縁部で第２基板12の厚みと第３基板13の厚みの大きさの違いによる歪みが小さくなり、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
なお、第２基板12の厚みＴ２と第３基板13の厚みＴ３との大きさが同じであるとは、上述のように、第２基板12の厚みＴ２と第３基板13の厚みＴ３とが５％程度の範囲内において同等の厚みで位置していることを示している（0.95Ｔ２≦Ｔ３≦1.05Ｔ２）。
第１基板11の熱伝導率καと第４基板14の熱伝導率κγとは、第１の実施形態の電子素子搭載用基板１および第２の実施形態の電子素子搭載用基板１と同様に、熱伝導率が同等である材料を用いてもよい（κα≒κγ）。
第４の実施形態の電子素子搭載用基板１は、その他は上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
本開示は、上述の実施形態の例に限定されるものではなく、種々の変更は可能である。例えば、第１基板11、第２基板12、第３基板13、第４基板14とを接着させた複合基板の角部に切欠き部または面取り部を有している方形状であっても構わない。
また、第４の実施形態の電子素子搭載用基板１において、第３の実施形態の電子素子搭載用基板１と同様に、第３基板13が、電子素子搭載用基板１の厚み方向）に複数の第３基板13（131,132,133）が重ねられているものでも構わない。

Claims (7)

  1. 電子素子が取り付けられる基板であって、
    第１主面を含む第１部材と、
    前記第１部材に覆われている第２部材と、
    前記第１部材の表面に設けられている金属層と、を備え、
    前記第２部材は、それぞれ六員環が共有結合でつながったグラフェンが積層した構造体を含む第１板材と第２板材とを含み、
    前記第２部材の厚み方向は、第１方向であり、
    前記第１板材と前記第２板材とは、前記第１方向に積層された状態で接合され、
    前記第２部材は、前記第１方向に沿って延びる側面に、前記第１板材と前記第２板材との第１接合部を有し、
    前記第１部材は、前記第２部材を挟む一対の板状の部分であって、前記第１主面を含む部分と、前記第１接合部を外部に露出しないように前記第２部材の側面を覆う部分と、を有し、
    前記第１方向において、前記第１板材と前記第２板材とのいずれの熱伝導率も、前記第１部材の熱伝導率より大きく、
    前記金属層は、前記第１主面に位置し、
    前記電子素子は、前記金属層を介して、前記第１主面に取り付けられる、基板。
  2. 前記第２部材は、さらに第３板材と第２接合部とを含み、
    前記第３板材は、前記第２板材に対して、前記第１板材とは反対側から積層された状態で接合され、
    前記第２接合部は、前記第２板材と前記第３板材との接合部であり、
    前記第１部材は、さらに、前記第２接合部を外部に露出しないように覆い、
    前記第１方向において、前記第３板材の熱伝導率は、前記第１部材の熱伝導率より大きい、請求項１に記載の基板。
  3. 前記第１方向に交差する一方向は、第２方向であり、
    前記第１方向および前記第２方向に交差する一方向は、第３方向であり、
    前記第１方向における前記第１板材の熱伝導率は、前記第２方向における前記第１板材の熱伝導率より大きく、
    前記第１方向における前記第２板材の熱伝導率は、前記第３方向における前記第２板材の熱伝導率より大きく、
    前記第１方向における前記第３板材の熱伝導率は、前記第２方向における前記第３板材の熱伝導率より大きい、請求項２に記載の基板。
  4. 前記第２方向において、前記第１板材と前記第３板材のいずれの熱伝導率も、前記第１部材の熱伝導率より小さく、
    前記第２方向において、前記第２板材の熱伝導率は、前記第１部材の熱伝導率より大きく、
    前記第３方向において、前記第１板材と前記第３板材のいずれの熱伝導率も、前記第１部材の熱伝導率より大きく、
    前記第３方向において、前記第２板材の熱伝導率は、前記第１部材の熱伝導率より小さい、請求項３に記載の基板。
  5. 前記第１板材と第２板材との接合面は、第前記第２方向と前記第３方向とに沿って延び、
    前記第２板材と第３板材との接合面は、前記第２方向と前記第３方向とに沿って延びている、請求項４に記載の基板。
  6. 前記第１部材は、前記第１方向における前記第２部材の一端から他端に向かって連続的に設けられている、請求項５に記載の基板。
  7. 前記金属層は、めっき層を含む、請求項１に記載の基板。
JP2022128023A 2018-01-30 2022-08-10 基板 Active JP7425130B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018013760 2018-01-30
JP2018013760 2018-01-30
JP2018084163 2018-04-25
JP2018084163 2018-04-25
JP2019569165A JP7123981B2 (ja) 2018-01-30 2019-01-30 電子素子搭載用基板、電子装置および電子モジュール
PCT/JP2019/003113 WO2019151304A1 (ja) 2018-01-30 2019-01-30 電子素子搭載用基板、電子装置および電子モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019569165A Division JP7123981B2 (ja) 2018-01-30 2019-01-30 電子素子搭載用基板、電子装置および電子モジュール

Publications (3)

Publication Number Publication Date
JP2022169632A JP2022169632A (ja) 2022-11-09
JP2022169632A5 JP2022169632A5 (ja) 2023-02-09
JP7425130B2 true JP7425130B2 (ja) 2024-01-30

Family

ID=67478769

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019569165A Active JP7123981B2 (ja) 2018-01-30 2019-01-30 電子素子搭載用基板、電子装置および電子モジュール
JP2022128023A Active JP7425130B2 (ja) 2018-01-30 2022-08-10 基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019569165A Active JP7123981B2 (ja) 2018-01-30 2019-01-30 電子素子搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (2) US11612056B2 (ja)
EP (1) EP3748671A4 (ja)
JP (2) JP7123981B2 (ja)
CN (2) CN111656515B (ja)
WO (1) WO2019151304A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174046B2 (ja) * 2018-05-29 2022-11-17 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258755A (ja) 2010-06-09 2011-12-22 Denso Corp 熱拡散体および発熱体の冷却装置
JP2012142547A (ja) 2010-12-16 2012-07-26 Nippon Soken Inc 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP2014038834A (ja) 2012-07-20 2014-02-27 Semiconductor Energy Lab Co Ltd 二次電池
JP2016149450A (ja) 2015-02-12 2016-08-18 株式会社豊田中央研究所 半導体モジュール
JP2017130494A (ja) 2016-01-18 2017-07-27 株式会社豊田中央研究所 ヒートスプレッダ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711804A (en) * 1986-07-02 1987-12-08 General Electric Company Circuit board construction
US5296310A (en) * 1992-02-14 1994-03-22 Materials Science Corporation High conductivity hydrid material for thermal management
US5944094A (en) 1996-08-30 1999-08-31 The Marley Cooling Tower Company Dry-air-surface heat exchanger
US5944097A (en) * 1997-05-06 1999-08-31 Northrop Grumman Corporation Composite substrate carrier for high power electronic devices
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
KR20060010763A (ko) * 2003-05-01 2006-02-02 퀸 메리 앤드 웨스트필드 컬리지 케이스화된 열 관리 장치 및 그 제조 방법
JP5223677B2 (ja) * 2006-11-02 2013-06-26 日本電気株式会社 半導体装置
GB0700917D0 (en) * 2007-01-17 2007-02-28 Queen Mary & Westfield College Structures with improved properties
JP2008287960A (ja) * 2007-05-16 2008-11-27 Nec Lighting Ltd 照明装置
JP2009094213A (ja) * 2007-10-05 2009-04-30 Panasonic Electric Works Co Ltd 発光装置
US8085531B2 (en) 2009-07-14 2011-12-27 Specialty Minerals (Michigan) Inc. Anisotropic thermal conduction element and manufacturing method
JP2011023670A (ja) * 2009-07-17 2011-02-03 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP5930604B2 (ja) * 2011-05-12 2016-06-08 株式会社サーモグラフィティクス 異方性熱伝導素子の製造方法
JP5944690B2 (ja) 2012-02-23 2016-07-05 京セラ株式会社 配線基板の製造方法
WO2013180288A1 (ja) * 2012-05-31 2013-12-05 京セラ株式会社 電子素子搭載用基板および電子装置
US11105567B2 (en) * 2012-09-25 2021-08-31 Momentive Performance Materials Quartz, Inc. Thermal management assembly comprising bulk graphene material
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
CN105074908B (zh) * 2013-02-20 2017-03-08 三菱电机株式会社 冷却装置及使用该冷却装置的带冷却装置功率模块
JP2015191950A (ja) 2014-03-27 2015-11-02 ウシオ電機株式会社 半導体装置
US10524349B2 (en) * 2017-06-01 2019-12-31 Icp Technology Co., Ltd. Printed circuit board with built-in vertical heat dissipation ceramic block, and electrical assembly comprising the board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258755A (ja) 2010-06-09 2011-12-22 Denso Corp 熱拡散体および発熱体の冷却装置
JP2012142547A (ja) 2010-12-16 2012-07-26 Nippon Soken Inc 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP2014038834A (ja) 2012-07-20 2014-02-27 Semiconductor Energy Lab Co Ltd 二次電池
JP2016149450A (ja) 2015-02-12 2016-08-18 株式会社豊田中央研究所 半導体モジュール
JP2017130494A (ja) 2016-01-18 2017-07-27 株式会社豊田中央研究所 ヒートスプレッダ

Also Published As

Publication number Publication date
JP2022169632A (ja) 2022-11-09
CN117096105A (zh) 2023-11-21
US20230328885A1 (en) 2023-10-12
US20210059047A1 (en) 2021-02-25
WO2019151304A1 (ja) 2019-08-08
CN111656515B (zh) 2024-04-26
EP3748671A4 (en) 2021-10-27
JP7123981B2 (ja) 2022-08-23
CN111656515A (zh) 2020-09-11
US12004293B2 (en) 2024-06-04
US11612056B2 (en) 2023-03-21
JPWO2019151304A1 (ja) 2021-01-28
EP3748671A1 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
JP7460704B2 (ja) 複合基板および電子装置
US20230156904A1 (en) Substrate for mounting electronic element, electronic device, and electronic module
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7425130B2 (ja) 基板
JP6983178B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7084134B2 (ja) 電子装置
US20240203818A1 (en) Electronic element mounting substrate, electronic device, and electronic module for improving and obtaining long-term reliability

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7425130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150