KR20060010763A - 케이스화된 열 관리 장치 및 그 제조 방법 - Google Patents

케이스화된 열 관리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060010763A
KR20060010763A KR1020057020396A KR20057020396A KR20060010763A KR 20060010763 A KR20060010763 A KR 20060010763A KR 1020057020396 A KR1020057020396 A KR 1020057020396A KR 20057020396 A KR20057020396 A KR 20057020396A KR 20060010763 A KR20060010763 A KR 20060010763A
Authority
KR
South Korea
Prior art keywords
thermal management
electronic device
management device
elements
conductive
Prior art date
Application number
KR1020057020396A
Other languages
English (en)
Inventor
안토니 아서 카터
루이 드올리베이라
Original Assignee
퀸 메리 앤드 웨스트필드 컬리지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀸 메리 앤드 웨스트필드 컬리지 filed Critical 퀸 메리 앤드 웨스트필드 컬리지
Publication of KR20060010763A publication Critical patent/KR20060010763A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Abstract

열 관리 장치는 캡슐화 물질로 캡슐화된 이방성 탄소를 포함하는 열 관리 구조들(10, 26, 28)에 케이스화된 전자 장치(20)를 포함한다.
열 관리 장치, 캡슐화 물질, 이방성 탄소, 케이스화된 전자 장치

Description

케이스화된 열 관리 장치 및 그 제조 방법 {AN ENCASED THERMAL MANAGEMENT DEVICE AND METHOD OF MAKING SUCH A DEVICE}
본 발명은, 예를 들어, 전자 장치 내에서 열의 소모를 관리하기 위한 열 관리 장치 및 그 제조 방법에 관한 것이다. 특히 본 발명은 전자 장치를 위한 열 관리 장치에 관한 것이다.
전자 및 전기 장치는 전력원과 열원 둘 다에 해당한다. 잘 알려진 바와 같이, 그러한 장치들의 신뢰할 수 있는 동작을 제공하기 위해서, 안정된 동작 조건 및 온도를 유지할 필요가 있다. 따라서, 열 관리 및 소모를 위한 효율적인 방법이 중요하다. 이는 일반적으로 전자 장치 또는 회로 기판에 인접하여 접촉하도록 배열된 열 관리 장치들을 제공함으로써 행해진다. 회로에서 발생한 열은 열 관리 장치로 이동되어 그 안에서 소모된다. 최적의 효율을 위해서, 열 관리 구조는 가능한 가장 높은 열 전도성, 효율적인 외부 연결성 및 적절한 기계적 강도를 가지는 것이 바람직하다.
많은 열을 요구하는 응용들에서 이러한 목적들을 달성하기 위하여, 몇몇 알려진 장치들은 열 전도성이 높은 물질들을 복합 구조에 캡슐화(encapsulation)한다. 그러나, 이러한 장치들은 종종 일반적으로 40%의 상당한 전도율 손실과, 질량 및 부피의 증가로 인해 제한된 성능만을 달성한다.
또 다른 문제점은 알려진 열 관리 시스템들의 질량과 부피가 비교적 크다는 점이다. 이는 그러한 장치들이 결합된 전자 시스템의 전체적인 크기에 영향을 끼친다. 오늘날 전자 산업의 구동 장치가 소형화되고 있는 시대에, 이러한 점은 매우 불리하다.
열 관리 시스템은 종종 하이브리드(hybrid) 전자 회로의 보조를 위한 기판으로서 사용된다. 하나의 알려진 배열에서, 베릴리아(beryllia)는 방열판으로 사용된다. 이는 상온에서 약 280 W/mk의 열 전도성을 가진다. 이러한 유전체성 금(dielectric gold)의 상부에, 실질적으로 접촉이 형성됨으로써 다른 전기 회로들과의 연결이 가능하게 된다. 이러한 배열의 문제점은 베릴리아가 사실상 발암성을 가지며 일반적으로 처리가 어려운 위험한 물질이라는 점이다. 게다가, 이 유전체는 두꺼운 경향이 있으므로 전체적인 구조의 부피가 커지게 된다. 또한, 금을 접촉 물질로서 사용하기 때문에, 전체적인 구조를 제조에는 데 많은 비용이 든다.
하나의 알려진 해결책으로써 국제 특허 출원 번호 WO00/03567에 개시되어 있으며, 여기에서 이를 레퍼런스로써 통합된다. 상기 국제 특허 출원에 설명된 접근법에 따르면, 예를 들어 열분해(pyrolitic) 흑연 또는 열처리된(thermalised) 열분해 흑연과 같은 이방성 탄소의 판이 폴리이미드 또는 에폭시 수지 또는 아크릴 또는 폴리우레탄 또는 폴리에스테르 또는 다른 적합한 폴리머와 같은 캡슐화 물질로 캡슐화된다. 캡슐화 물질은 이방성 탄소에 직접 적용되어 탄소의 강성을 향상시킨다. 결과로 생기는 장치는 가로와 세로가 100 mm인 판을 가로질러 일반적으로 ±5 μm의 평탄함을 제공하는 한편, 상온에서 일반적으로 1700 W/mK의 평면 내 열 전도성(in-plane thermal conductivity)을 가진다. 또한 상기 장치는 무시할 정도의 부피 증가와 열 전도성 감소를 가지는 원래의 캡슐화되지 않은 탄소 판보다 매우 높은 장력 강도를 가지는 기판을 제공한다.
예를 들어 전력 반도체에서, 정격 전류 및 전력은 열적 환경과 직접적으로 연결되며, 열 교환 경계면(interface)은 그 규격 제한 아래로 접합 온도를 조절할 필요가 있다. 산업에서 그러한 전력 장치들의 고장률은 100 ℃ 내지 130 ℃ 범위의 동작 조건에 있어서 약 20 ℃의 접합 온도 감소에 대하여 약 50% 만큼의 감소를 나타내었으며, 평균 고장 수명(MTTF) 통계 내에서 훨씬 더 큰 향상이 이루어질 수 있다. 반도체와 방열판 간의 부적절한 장착, 고전압 동작에 대한 아크오버(arc-over), 반도체 칩 베이스와 그 방열판 사이의 절연 또는 접지 경계면에 대한 요구사항 및 플라스틱으로 패키지된 반도체의 기계적 손상 등과 같은 다양한 요소들이 신뢰성에 영향을 끼친다.
이러한 요소들은 다양한 문제를 일으킨다. 부적절한 장착은 초기 고장의 주요 원인으로, 과도한 접합 온도에서 기인하며, 이러한 문제들을 다루기 위하여 현재의 기술들은 각 구성요소에 대해 고품질과 고비용의 표면 처리를 필요로 한다. 아크오버를 피하기 위하여, 현재의 해결책에 있어서, 소스와 싱크 사이에 경계면-분리 시방서가 필요하지만 열 전달 효율을 감소시키고, 열 전도 그리스(thermal grease) 사용이 필요할 수 있다. 기계적 손상은 내부 본드 와이어의 손상, 내수성(water resistance)에 대한 패키지 무결성(integrity)의 파괴 및 다이(die) 파손의 가능성을 발생시키며, 현재의 해결책들은 고비용의 복잡한 동작들의 조합을 필요로 한다. 결과적으로, 더욱 향상된 열 관리 장치가 요구된다.
본 발명은 첨부한 청구항에서 제시된다. 전자 장치는 캡슐화 물질로 캡슐화된 이방성 탄소를 포함하여 이루어지는 열 관리 장치로 케이스화되고, 결과적으로 견고하고 열적으로 효율적인 시스템이 제공된다.
개략적으로 설명하면, 케이스화된 열 관리 구조가 제공되는데, 캡슐화 물질로 캡슐화된 이방성 탄소 판들을 포함하여 이루어지는 열 관리 장치에 반도체 컴포넌트 또는 다른 전자 장치가 케이스화된다. 상기 열 관리 장치는 반도체 소자의 각 면에 접하여, 열전달을 효율적으로 하는 동시에 기계적인 견고함을 제공한다. 케이스 구조가 전자 접촉 리드를 구비하는 적절한 구멍들을 포함하는 상기 반도체 컴포넌트가 사전 제조될 수 있다. 선택적으로, 상기 반도체 컴포넌트는 인시츄(in-situ) 또는 전처리 단계로서 케이스화 처리의 일부분으로서 구성될 수 있다.
케이스화된 열 관리 구조는 WO00/03567에 설명된 열 관리 장치의 모든 특성들을 나타내지만, 3차원 구조에 전기적 연결성을 제공할 가능성을 높인다. 상기 장치는 개별 패키지들 내에 완전히 케이스화되고 커스터마이즈된(customized) 전자 반도체 칩 장치들을 제공하여 향상된 견고성, 안정성 및 대체성을 부여할 수 있다. 케이스화 과정 동안 반도체 소자와 직접적인 연결이 이루어지는 경우, 와이어 본드 배선(interconnection)은 완전히 제거될 수 있고, 따라서 제조 시간과 비용은 감소하면서 더 신뢰할 수 있는 다용도의 장치들을 제공하게 된다. 이는 특히 직접 박막 전자 하이브리드 처리 또는 연결을 케이스화 순서에 인터페이스함으로써 달성된다. 따라서 ASIC 인터페이스를 위한 새로운 열 관리 구조 기술이 제공된다.
장치가 케이스화된 열 관리 장치 제조의 특징 및 방법은 국제 특허 출원 번호 WO00/03567에 충분히 설명되어 있으며 당업자에게는 명백할 것이므로, 여기에서는 참조의 편의를 위하여 요약서만이 제공한다. 일실시예에서, 열처리된 열분해 흑연이 모자이크식으로 또는 완전하게 배열된 판을 브러시 등을 이용하여 탄소 표면에 직접적으로 적용된 폴리이미드로 코팅한다. 필요하다면 상기 코팅은 경화된다. 필요한 경우, 전기적 접촉을 위해 필요한 홀들은 코팅 단계 전에 드릴링하고, 구명이 뚫린 판을 캡슐화한 다음 더 작은 직경으로 구멍들을 다시 뚫어 탄소가 캡슐화된 상태로 남게 한다.
상기 장치는 기판에 부착되거나, 또는 그 자체가 어떠한 적절한 방법으로 증착될 수 있는, 예를 들어 박막 회로를 위한 기판으로서 사용될 수 있다. 상기 장치의 양측 모두 사용할 수 있으며, 상기 장치는 다층 회로를 위한 베이스 또는 기판을 형성할 수 있다.
상기 열 관리 장치는 미크론 수준의 퓨징을 통해 다른 열전달 물질들과 접촉하도록 하는 탄소 판의 직접 분자수준의 캡슐화와, 단면 및 양면 연결성 모두를 가능하게 하는 전자 하이브리드 기술을 제공함으로써 구성된다. 내부 탄소 기판의 고유의 열 성능이 유지되며, 관련된 파라미터 K/p(열 전도성/밀도)로 표현되는 열 전달 특성은, 구리에 대해서 18 내지 20 사이 및 알루미늄에 대해서 거의 90까지 향상된다. 영하의 온도에서 상기 향상 요소들은 더욱 급격하게 증가될 수 있다. 캡슐화 층들은 일반적으로 20 미크론이며, 따라서 수백 미크론 더 큰 두께의 기판들에 대하여, 이는 전체 부피는 무시할 정도로 증가하고, 수직 강도 및 표면 무결성과 같은 기계적 특성들을 높이는 동시에 탄소 판의 기초적인 열 특성들을 보존하는 열 전도성에 있어서 무시할 정도의 감소를 나타낸다. 상기 장치는 낮은 밀도 및 높은 평면 열 전도성 및 직접적인 전기적 처리의 범위를 유지하는 동시에 기계적 안정성을 가진 견고한 구조를 제공하여 높은 열 전도성 하이브리드의 새로운 영역을 제공한다.
상술한 것과 같은 유형의 열 관리 구조들은, 케이스화된 전자 장치를 구성하는 다양한 접근법을 보여주는 첨부 도면들로 더욱 상세히 나타나듯이, 여기에서 설명된 케이스화된 열 관리 구조들의 원리의 일 부분을 형성한다.
본 발명의 실시예들은 다음의 도면을 참조로 하여 예시적으로 설명하기로 한다.
도 1은 본 발명에 따른 열 관리 장치의 측단면도이다.
도 2는 외부 정의 탬플릿에서 도 1의 열 관리 장치의 사시도이다.
도 3은 외부 정의 탬플릿에서 반도체 장치의 사시도이다.
도 4는 도 1의 열 관리 장치에 장착된 도 3의 반도체 장치의 단면도이다.
도 5는 외부 정의 탬플릿에서 또 다른 열 관리 장치의 사시도이다.
도 6a는 도 1 및 도 5의 열 관리 장치와 함께 장착된 도 3의 반도체 장치의 단면도이다.
도 6b는 도 1 및 도 5의 열 관리 장치들과 또 다른 열 관리 장치 사이에 케이스화된 도 3의 반도체 장치의 단면도이다.
도 7은 제조 기술을 보여주는 분해 사시도이다.
도 8은 제2 실시예에 따른 열 관리 장치들에 부분적으로 케이스화된 다수의 반도체 장치들의 단면도이다.
도 9는 박막층들이 추가된 도 8의 실시예의 단면도이다.
도 10은 또 다른 박막층들이 추가된 도 8의 실시예의 단면도이다.
도 11은 완전히 케이스화된 도 8 내지 도 10의 실시예를 보여주는 단면도이다.
도 12는 도 8 내지 도 11의 실시예를 제조하기 위한 또 다른 방법의 처리 단계들을 보여주는 측단면도이다.
도 13 및 도 14는 도 15 및 도 16에 나타난 제3 실시예를 제조하기 위한 처리 단계들을 보여주는 측단면도이다.
도 15는 제3 실시예의 측단면도이다.
도 16은 제3 실시예의 평면도이다.
제1 실시예에서, 케이스화된 열 관리 구조는 미리 형성된 또는 프리패키지된 (pre-packaged) 전자 장치를 포함하며, 도 1 내지 도 7을 참조하여 후술하는 바와 같이 구성된다.
먼저 도 1을 참조하면, 열 관리 장치(10)는 이방성 탄소 판(12) 및 폴리이미드 캡슐화막(14)을 포함한다. 결과로 생기는 유닛은 이후에 그 표면에 부착되는 장치로와 절연되는 효과적인 절연 기판이다.
도 2를 참조하면, 열 관리 장치(10)는 상기 장치(10)를 둘러싸며 그 두께가 대응하는 층의 궁극적인 두께를 정의하는 제1 외부 정의 탬플릿(template)(16) 내에 수용되고 테이핑(taping)에 의해 해제가능하게 부착된다. 더욱 상세히 후술되는 바와 같이, 위치 다월(dowel) 홈들(18)이 상기 탬플릿(16) 상에 제공된다.
도 3을 참조하면, 프리패키지된 반도체 장치(20)와 같은 전자 소자들은 상기 탬플릿(16)에 대응하며 다월 수용 홈(21)을 가지는 제2 탬플릿(22)내에 형성되어, 열 관리 장치(10)에 관하여 상기 장치(20)의 위치를 정의한다.
도 4를 참조하면, 열 관리 장치(10) 및 전자 소자(20)를 포함하는 두 층들은, 예를 들어 표준 접촉 에폭시-퓨징을 이용하여 접촉되어 도시된 구조를 제공하는데, 전자 소자(20)는 에폭시층(24) 또는 열 관리 장치(10) 상에 접하는 다른층 상에 위치한다. 더욱 상세히 후술되는 바와 같이, 다월 홈들(20, 21)을 사용하여 탬플릿의 위치에 의해 정렬이 이루어진다.
도 5를 참조하면, 상기 전자 소자(20)와 동일한 두께를 가지는 또 다른 열 관리 장치(26)가, 상기 소자(20)의 윤곽에 대응하는 홀(27)로 적절하게 잘라진다. 제2 열 관리 장치(26)의 형성은 예를 들어 먼저 잘라진 후 전체적으로 캡슐화되는 적절한 방식으로 이루어진다. 제2 열 관리 장치(26)는 각 층의 두께를 정의하고 다월 홈(29)을 통해 제1 탬플릿에 대응하여 위치할 수 있는 제3 탬플릿 내에 수용된다. 제2 열 관리 장치(26)는 그 후 다시 한 번 에폭시 퓨징을 이용하여 도 6a에 나타나는 바와 같이 전자 소자(20) 및 제1 열 관리 장치(10)와 접촉되어, 하부 열 관리 장치 층(10), 및 장치(26)에 의해 양 측면 상에서 캡슐화되고 에폭시층(24)에 의해 결합된 장치(20)를 포함하는 구조를 이룬다.
제3 열 관리 장치(28)(도 6b 참조)는 상술한 단계들과 유사한 방식으로 제4 탬플릿 상에 형성되므로 도시하지는 않았다. 제3 열 관리 장치(28)는 제1 열 관리 장치(10)의 거울 이미지이며, 도 6a에 나타난 구조의 상부로 에폭시 퓨징되어 상기 전자 소자(20)가 열 관리 장치들(10, 26, 28) 사이에 케이스화되고 에폭시 층(24)에 의해 결합되는 도 6b에서와 같은 구조를 제공한다.
제조 방법은 당업자에게는 잘 알려져 있으므로, 여기에서는 요약하여 설명하기로 한다. 표준 열 관리 장치 접촉 기술이 사용될 수 있다. 각 장치들의 대응하는 면들은 접촉을 필요로 하는 측 상에 에폭시로 인쇄되고 상기 소자들은 에폭시 퓨징되어 적절한 방법으로 처리된다. 단계들의 순서는 적절하게 변형될 수 있으며, 선택적인 접근법들이 채택되는 것이 바람직할 것이다.
하나의 새로운 제조 기술을 도 7을 참조하여 설명하는데, 명확하게 하기 위하여 일정한 비율로 나타내지는 않았다. 도시된 바와 같이, 예를 들어 알루미늄으로 형성될 수 있는 베이스 판(70)이 그로부터 수직으로 돌출된 긴 다월들(72)을 가진다. 제1 열 관리 장치(10) 및 전자 소자들(20)을 수용하는 제1 및 제2 탬플릿 (16, 22)은 각각 다월 홈에 수용되는 다월들(72)로 베이스 판(70) 위에 장착된다. 상기 탬플릿(16, 22)은 다월들 상에 정확히 위치하기 때문에, 서로에 대응하는 다양한 컴포넌트들을 정밀하게 위치시킬 수 있다. 상기 탬플릿들(16, 22)이 장착되면, 다월 홈(76)을 가지는 상판(74)이 또한 제공되어 상기 다월들(72)에 장착된다. 상기 어셈블리는 고압 지그(pressure jig)에 놓여지고, 상기 베이스 판을 향하여 압박된 상판과 컴포넌트들은 에폭시 퓨징되어 종래의 에폭시 퓨징 기술을 이용하여 진공 상태에서 처리된다.
따라서 각각의 탬플릿들의 두께가 에폭시 접촉층을 포함한 각 층의 두께들을 정의한다는 것을 알 수 있을 것이다. 도 7에 나타난 구체적인 배열은 도 4에 나타난 바와 같이 열 관리 장치(10) 상에 장착된 반도체 소자(20)를 제공한다. 남은 열 관리 장치들(26, 28)은 그 후에 각 탬플릿들의 정확한 위치 및 상술한 바와 같은 처리를 통하여, 개별 단계들 또는 단일 단계에서 상기 어셈블리에 장착될 수 있다. 또한 공통 다월들(72)이 상기 탬플릿 및 상판(74)에 대해 사용될 수 있고, 상기 탬플릿들에 대하여 하나의 다월 세트 및 또 다른 것이 적절히 사용될 수 있다. 또 다른 제조를 위하여 각 탬플릿들 내의 부분 조립된 장치를 유지하는 대신, 단독의 부분 조립된 장치 탬플릿이 사용될 수 있다. 더 나은 최적화로써, 상기 베이스 판(70) 및 상판(74)은 상기 베이스 판의 홈에 놓인 스프링들을 통해 서로 바이어스되어, 압력이 가해지면 상기 판들은 서로를 향해 닫히고 스프링들은 상기 베이스 판(70) 내로 완전히 수용된다.
이러한 배열의 결과로서, 압력 판(74)의 선형 베어링들과 관련하여 대응하는 홈들(76)에서 다월들(72)에 의해 다양한 소자들의 정밀하고 정확한 배치가 달성된다.
적절한 곳에서, 만약 프리패키지된 전자 소자(20)가 전기적 접촉을 필요로 한다면, 필요한 부분을 잘라냄으로써 상기 열 관리 장치(10)(또는 어떠한 열 관리 장치)의 캡슐화 막(14)이 제거되어 흑연 코어로의 접근을 제공할 수 있다. 마찬가지로, 제2 열 관리 장치(26)에서 균열을 잘라내어 외부 전력과 제어를 위하여 반도체 패키지(20)로부터 전기적 리드로 접근할 수 있다.
결과적으로, 완전히 케이스화되고 프리패키지된 반도체 장치가 제공된다. 방열판 부착이 적절하게 제공될 수 있으며, 당업자들에게 잘 알려진 바와 같이, 예를 들어 복사와 외부 대류에 의한 열추출(heat extraction)에 적합하다.
도 8 내지 도 12를 참조하여 후술할 제2 실시예에서, 케이스화 과정에서 처리 또는 전처리 단계로서 장치 제조 단계를 포함함으로써, 와이어 배선에 대한 필요성이 없어진다.
도 8을 참조하면, 두 개의 반도체 소자들(30, 32)이 제공되며, 하부 열 관리 장치(10) 및 적당하게 균열이 만들어진 또 다른 열 관리 장치(34)와 접촉되어 있다. 이러한 구성에 이르기 위한 처리 단계들은 도 1 내지 도 4를 참조하여 상술하였고, 간결하게 하기 위하여 중복하여 설명하지 않기로 한다. 상기 소자들(30, 32)은 제1 실시예에서 설명한 프리패키지된 장치(20)에서 인시츄 전기 배선 없는 개별적인 소자들일 수 있다.
도 9를 참조하면, 단일 액티브 장치 또는 장치들 사이의 소자들, 또는 장치 들 사이에서 이루어진 직접적이며 처리된 배선 및 수동적인 배선으로 다층 전자 하이브리드를 제조하는 제1 단계가 도시되어 있다.
표준 마스크 및 에칭 기술을 이용하여 다양한 층들을 구성하는데, 이는 당업자에게는 명백하므로 요약하여 논의하기로 한다. 상부 표면층은 마스크 공정을 거쳐 폴리이미드로 처리하여, 후속 박막 처리를 위한 베이스층을 형성하고, 알루미늄 또는 구리층들과 같은 다른 적당한 물질들의 증착에 의해 전기적 연결성이 제공된다. 이는 도 9에 도시된 배열을 제공하며, 특히 폴리이미드층(36)은 상기 구조를 덮지만, 장치들(30, 32) 사이의 알루미늄 막 연결(38)을 통해 외부로의 연결성을 가능하게 한다.
상기 장치들(30, 32)로의 전기적 연결은, 장치들(30, 32)과 대면하는 열 관리 장치(10)의 폴리이미드 캡슐화(14)의 표면상에 알루미늄 또는 구리층과 같은 다른 적당한 물질들의 증착에 의해, 상기 열 관리 장치(10)와 대면하는 측에서도 제공될 수 있다. 따라서, 알루미늄, 구리 또는 다른 적당한 물질의 전기적 연결이 장치들(30, 32) 및 열 관리 장치(10) 사이에 위치하여 제공될 수 있다.
예를 들어 반도체 장치 하에서 전력 조절을 위해 필요한 또 다른 설정된 전기적 연결성이, 또 다른 상호 연결을 제공하고, 도 10에 도시된 바와 같이, 상술된 에칭 및 마스크 단계를 반복함으로써 추가되는데, 이 때 제2층이 제공된다. 도시된 바와 같이 또 다른 폴리이미드층(36) 및 또 다른 전기 배선들(38)이 증착되어 있다.
도 6 및 도 7을 참조하여 설명한 것과 같은 방식으로 상부 열 관리 장치로 상기 구성을 케이스화함으로써 상기 장치(30, 32) 및 배선들(36, 38)의 완전한 케이스화가 달성되며, 도 11에 도시된 바와 같이 또 다른 열 관리 장치(44)가 반도체 소자들(30, 32)의 상부 표면을 케이스화하여 또 다른 에폭시층(37)에 의해 결합된다. 다층 박막이 케이스화된 구조로부터 연장되어 연결성을 제공하는 것이 바람직할 것이다.
제2 실시예의 구조를 제조하는 또 다른 방법이 도 12를 참조하여 설명하기로 한다. 반도체 장치 및 그 장치들과의 상호 연결을 위한 전기적 연결성 처리 단계들이 전체적인 구조의 제조에 있어서 개별적인 처리 또는 전처리 단계로서 실행된다. 특히, 반도체 장치(30, 32)가 제공되어 도 7에 나타난 바와 같이 베이스 플레이트(70)의 다월들에 대하여 탬플릿(46) 내에서 다월 수용 홈(48)과 반전된다. 상기 탬플릿(46)은 결합 알루미늄 탬플릿 및 평평함, 공간 기하학을 가지며 적합한 고정밀도로 다월링되는 후면 기판을 포함하여 이루어진다. 따라서 상기 배열은 다층 박막 처리를 위한 기판 물질과 액티브 장치의 요구되는 배치를 둘 다 제공한다. 다층 박막(50)은 도 9 및 도 10에 관하여 설명한 바와 같이 연속하는 폴리이미드 및 알루미늄층의 증착 및 에칭에 의해 상기 탬플릿(46) 상에 구성된다. 또한, 다월 홈(54)은 박막(50)의 폴리이미드층들에 형성되어 후술하는 바와 같이 에폭시 퓨징 처리에서 열 관리 장치의 케이스화 구조에 관련하여 하이브리드 구조가 정확하게 대응하여 배열되도록 한다.
소자들(30, 32) 및 박막(50)을 포함하여 이루어지는 다층 전자 하이브리드 구조가 탬플릿(46) 상에서의 제조에 의해 처리된 후, 상기 알루미늄 탬플릿(46)은 에칭 (및 어떠한 배선의 적당한 마스크 공정)에 의해 제거되어, 플렉스 하이브리드(flex-hybrid) 어셈블리에 반도체(30, 32)에 대해 집적된 모든 필요한 전기적 연결성을 제공한다. 액티브 하이브리드 구조를 테스트하는 전기적 연결성은 상기 장치들이 처리 과정 동안 이방성 탄소 기판으로 캡슐화되기 전에 수행될 수 있다. 이 접근법에 따라 케이스화된 장치를 구성하기 위한 어셈블리 단계들은 인시츄 제조되는 것보다 다월링된 아이템으로서 플렉스 하이브리드가 제공되는 것을 제외한 것 이상으로 효과적이다. 특히, 상기 하이브리드 구조는 제1 단계에서 제2 열 관리 장치(34)에 장착되고, 상술한 방법으로 다월 홈(54)들에 의해 위치되고, 필요한 평평함의 레벨을 제공한다. 그 후 제2 열 관리 장치는 상기 제1 및 제3 열 관리 장치(10, 44)로 장착된다. 모든 소자들은 상술한 바와 같이 에폭시 퓨징되며, 장치(30, 32)의 측면과 제2 열 관리 장치(34) 사이의 결합이 에폭시의 자연적인 흐름에 의해 형성된다. 제조 후에 열 관리 장치들(10, 34, 44)로부터 연장되는 플렉스 하이브리드의 남은 부분들은 상호 연결성을 위해 필요한 부분만을 남기고 잘라내어 진다.
박막층의 제공에 대한 접근법이 상술되었으며, PCT/WO00/03567에서도 찾을 수 있고, 거기에 설명된 활용들이 적절하게 채택될 수 있다. 일반적으로 박막 알루미늄 기술을 이용하여 열 관리 장치의 폴리이미드(또는 다른 물질) 또는 알루미늄 기판 위에 알루미늄이 직접적으로 증착될 수 있어, 5 μm 두께를 가지는 층들이 증착될 수 있다. 열 관리 장치의 코팅된 표면은 평평하기 때문에 알루미늄을 증착하는 데에 사용된 리소그래피의 해상도로 작은 특징들이 쉽게 정의될 수 있다. 그 후 급회전 또는 스크린 인쇄에 의해 알루미늄 위에 폴리이미드를 도포하여 8 μm만큼 작은 두께를 폴리이미드에 제공한다. 표준 제조 기술들을 이용하여, 적절한 장소들에 상기 폴리이미드를 통하여 홀들이 형성되어 이 홀들을 채우는 후속 금속층들이 알루미늄과의 전기적 접촉을 제공할 수 있다. 후속 금속층들 사이에는 일반적으로 폴리이미드층들이 있다.
도 13 내지 도 16에 도시된 제3 실시예에서, 도 1에 도시된 열 관리 장치 또한 금속 또는 다른 도전성 물질과 직접적으로 접촉하는 탄소 판을 포함하는 표면의 일부로 제조될 수 있다. 금속 영역의 지역과 두께가 설정될 수 있으며, 필요하다면 그러한 부분들은 최종 장치에서 코팅되지 않은 상태로 남을 수 있다. 이는 예를 들어 금속 표면이 납땜 또는 적절한 접착 물질을 이용하여 액티브 반도체와 같은 외부 장치를 부착하기 위하여 사용되는 경우 유리하다.
그러한 장치를 제조하기 위하여, 화학 증착 공정, 전기 도금, 스퍼터링 또는 유사한 공정들을 이용하여, 세정된 판(12)을 금속(예를 들어 구리)으로 예를 들어 수 미크론 내지 수 십 미크론 두께로 코팅한다. 상기 코팅은 단일 금속층, 동일한 또는 여러 가지 금속들이 끼워 넣어진 다층, 다른 금속들 또는 합금의 결합으로서 이루어질 수 있다. 그것은 상기 기술의 하나 이상으로 각각 제조된 둘 이상의 서브층들을 포함하여 이루어질 수 있다.
코팅 후, 최종 금속 구성을 위하여 원하는 패턴으로 탄소-금속 구조의 표면들을 마스크 처리할 수 있으며, 에칭에 의해 원하지 않는 부분으로부터 금속을 제거할 수 있다. 에칭 후, 금속(11')의 원하는 표면은 탄소 판에 직접적으로 접촉된 상태로 남게 된다.
탄소 판의 후속 캡슐화가 바람직하게는 폴리이미드로 이루어질 수 있다(패터닝된 금속 부분은 제외). 폴리이미드 코팅된 영역(14')은 탄소와 외표면 사이에 전기적 절연을 제공하는 한편, 노출된 부분은 탄소 판과의 직접적인 금속 연결을 제공한다. 원한다면 금속 부분을 포함하는 전체 판이 코팅될 수 있고, 이어서 코팅은 금속 영역으로부터 제거될 수 있다.
선택적으로, 상기 금속 영역은 코팅으로 덮인 채 남겨질 수 있으며, 그러한 경우 탄소 판(12)에 도전성 연결을 제공할 수 없지만, 탄소 판(12)의 전체 또는 부분을 차단(screen)하기 위하여 전자기 차단 물질로서 채용될 수 있다. 이는 예를 들어, 상술한 바와 같은 기술을 이용하여 탄소 판(12)의 표면상에 금속 트랙들의 망을 적용한 후 전체 장치(10)를 캡슐화함으로써 달성될 수 있다.
도 13은 얇은 금속층(11)으로 탄소 판(12)을 최초 코팅한 후의 장치를 나타낸다. 도 14는 에칭 후 원하는 금속 영역(11')을 나타내며, 도 15는 폴리이미드 코팅된 판(14') 및 노출된 금속 영역(11')을 나타낸다. 도 16은 제3 실시예에 따른 장치의 평면도이며 점선 부분에 따른 단면을 도 15에 도시하였다.
도전성 코팅을 형성하는 도전성 물질로 이방성 탄소 판을 코팅하고, 도전성 코팅 영역을 제거하고, 결과로 생기는 구조를 절연 물질로 캡슐화하는 단계를 포함하는 열 관리 장치의 제조 방법을 이용하여, 캡슐화층으로 캡슐화된 이방성 탄소 판을 포함하여 이루어지는 열 관리 장치 및, 절연 물질과 도전성 물질의 개별적인 소자들을 포함하여 이루어지는 층이 제조될 수 있다.
도 9을 참조하여, 장치들과 열 관리 장치(10) 사이의 장치들(30, 32)에 전기 적 연결성을 제공하는 가능성을 설명하며, 결과적으로 장치들(30, 32)은 열 관리 장치(10)의 탄소 판에 전기적으로 연결되지 않는다. 대조적으로, 제3 실시예에의 열 관리 장치가 채용되어, 알루미늄 또는 구리 트랙 또는 다른 적당한 전기적 연결을 이용하여 장치들(30, 32)을 금속의 노출된 영역(11')에 연결함으로써 장치들(30, 32)과 탄소 판(12) 사이에 도전성을 제공할 수 있다.
따라서, 본 발명은 매우 향상되고 견고하며 열적으로 효율적인 장치 패키징 기술을 제공하며, 박막 구조가 사용되는 경우, 내부 본드 와이어가 필요하지 않아 전기적 내부 연결성을 향상시키고 더욱 견고하게 한다는 것을 알 수 있다. 플렉스 하이브리드 어셈블리는 다 완비되어 있기 때문에, 언제든 제공될 수 있다. 그러나, 반도체에서 발생한 대부분의 열은 일반적으로 상기 구조의 상부로부터 수 미크론 또는 수십 미크론으로부터 비롯된다는 것을 명심하면서, 캡슐화 공정은 장치들의 대부분의 대응하는 부분과 최대한 활용된 열 접촉을 제공한다.
여러 가지 실시예로부터의 측면들을 적절하게 서로 교환하여 병치할 수 있다는 것은 당연하다. 비록 설명한 바와 같이 열 관리 장치를 반도체 및 다른 전기 장치 패키징에 응용하였지만, 상기 장치는 어떠한 적절한 냉각/열전달 환경 및 WO00/03567에 설명된 활용들과의 결합으로 동일하게 이용될 수 있다. 마찬가지로 기재된 구체적인 물질 및 제조 기술들은 적절하게 변형될 수 있으며, 다양한 단계들이 적절한 순서로 실행될 수 있다. 캡술화 기술은 케이스화하는 열 관리 장치들의 형태를 적절하게 바꿈으로써 유사한 또는 다양한 형태와 윤곽의 단일 또는 복합 컴포넌트에 적용될 수 있다.

Claims (29)

  1. 캡슐화 물질로 캡슐화된 이방성 탄소를 포함하는 열 관리 장치에 케이스화된 전자 장치를 포함하는 것을 특징으로 하는 전기 시스템.
  2. 제1항에 있어서,
    상기 열 관리 장치는 상기 전자 장치의 각 표면에 인접한 다수의 케이스화 소자들을 포함하는 것을 특징으로 하는 전기 시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 캡슐화 물질이 잘라내어져 상기 이방성 탄소와의 전기적 접촉을 가능하게 하는 것을 특징으로 하는 전기 시스템.
  4. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 전자 장치는 프리패키지된 것을 특징으로 하는 전기 시스템.
  5. 제4항에 있어서,
    상기 열 관리 장치는 상기 전자 장치와의 전기적 접촉을 제공하는 것을 특징으로 하는 전기 시스템.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전자 장치는 단일 또는 다층 박막 배선을 가지는 개별 소자들을 포함하는 것을 특징으로 하는 전기 시스템.
  7. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 이방성 탄소는 열분해(pyrolitic) 흑연 또는 열처리된(thermalised) 열분해 흑연인 것을 특징으로 하는 전기 시스템.
  8. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 캡슐화 물질은 상기 이방성 탄소에 직접적으로 적용되어 상기 탄소의 강성을 향상시키는 것을 특징으로 하는 전기 시스템.
  9. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 캡슐화 물질은 폴리이미드 또는 에폭시 수지 또는 아크릴 또는 폴리우레탄 또는 폴리에스테르 또는 다른 적당한 폴리머인 것을 특징으로 하는 전기 시스템.
  10. 캡슐화 물질로 캡슐화된 이방성 탄소를 포함하여 이루어지는 열 관리 장치에서 전자 장치를 케이스화하는 단계들을 포함하는 것을 특징으로 하는 전기 시스템 제조 방법.
  11. 제10항에 있어서,
    상기 열 관리 장치는 다수의 케이스화 소자들을 포함하며, 상기 케이스화 소자들에 인접한 표면으로 상기 전자 장치를 배치하는 단계들을 포함하는 것을 특징으로 하는 전기 시스템 제조 방법.
  12. 제10항 또는 제11항에 있어서,
    상기 전자 장치는 개별 소자들을 포함하며, 상기 소자들 사이의 단일 또는 다층 박막 배선은 상기 전자 장치의 케이스화 전에 형성되는 것을 특징으로 하는 전기 시스템 제조 방법.
  13. 제1 및 제2 말단 판 및 상기 말단 판들의 대응하는 위치 이동을 안내하고, 그 사이에 전기 시스템의 제조를 위한 전기 시스템 소자들을 배치하기 위한 가이드 구조를 포함하는 것을 특징으로 하는 전기 시스템 제조 장치.
  14. 제13항에 있어서,
    상기 제1 및 제2 말단 판들을 서로 대향하도록 압박하기 위한 압력 소자를 더 포함하는 것을 특징으로 하는 전기 시스템 제조 장치.
  15. 제13항 또는 제14항에 있어서,
    상기 제1 및 제2 말단 판들을 서로 이격되어 바이어스 하도록 배열된 바이어스 수단을 더 포함하여 이루어지는 것을 특징으로 하는 전기 시스템 제조 장치.
  16. 열 관리 장치를 말단 판의 가이드 구조에 장착하는 단계와, 전자 장치를 상기 가이드 구조에 장착하는 단계와, 상기 열 관리 장치와 상기 전자 장치를 접속시키는 단계를 포함하는 것을 특징으로 하는 전기 시스템 제조 방법.
  17. 제16항에 있어서,
    상기 열 관리 장치는 다수의 케이스화 소자들을 포함하여 이루어지며, 상기 전자 장치와 상기 케이스화 소자들을 접속하여 상기 전자 장치를 상기 열 관리 장치에 케이스화하는 단계를 포함하는 것을 특징으로 하는 전기 시스템 제조 방법.
  18. 단일 또는 다층 박막 배선을 가지는 개별 소자들을 포함하여 이루어지며, 상기 막은 접속할 소자에 대응하여 상기 장치를 위치시키기 위한 위치 소자들을 포함하는 것을 특징으로 하는 전자 장치.
  19. 상기 개별 소자들을 탬플릿 내에 장착하는 단계와, 상기 개별 소자들 사이의 상기 탬플릿 상에 단일 또는 다층 박막 배선을 제조하는 단계를 포함하는 것을 특징으로 하는 개별 소자들을 포함하는 전자 장치 제조 방법.
  20. 제19항에 있어서,
    상기 탬플릿을 제거하는 단계를 더 포함하는 것을 특징으로 하는 개별 소자들을 포함하는 전자 장치 제조 방법.
  21. 제19항 또는 제20항에 있어서,
    상기 박막 상에 배치 소자들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 개별 소자들을 포함하는 전자 장치 제조 방법.
  22. 도면들을 참조하여 실질적으로 설명된 바와 같은 시스템 또는 방법.
  23. 도전성 코팅을 형성하는 도전성 물질로 이방성 탄소 판을 코팅하는 단계;
    상기 열 관리 장치의 표면상에서 도전성 영역을 제공하기 위하여 도전성 코팅 영역을 제거하는 단계; 및
    상기 열 관리 장치의 표면상에서 절연 영역을 제공하기 위하여 결과로 생기는 구조를 절연 물질로 캡슐화하는 단계를 포함하는 것을 특징으로 하는 열 관리 장치의 제조 방법.
  24. 제23항에 있어서,
    도전성 영역을 포함하는 전체 장치가 전기적 절연 물질로 캡슐화되는 것을 특징으로 하는 열 관리 장치의 제조 방법.
  25. 제24항에 있어서,
    상기 절연 물질은 이후에 상기 도전성 영역으로부터 제거되는 것을 특징으로 하는 열 관리 장치의 제조 방법.
  26. 제23항에 있어서,
    상기 도전성 영역은 캡슐화되지 않은 채로 남아 있는 것을 특징으로 하는 열 관리 장치의 제조 방법.
  27. 제23항에 있어서,
    상기 도전성 코팅은 금속, 금속들의 조합, 동일한 또는 서로 다른 금속들 또는 합금의 층들을 포함하는 것을 특징으로 하는 열 관리 장치의 제조 방법.
  28. 절연 물질과 도전성 물질의 개별적인 영역을 포함하는 캡슐화층으로 캡슐화된 이방성 탄소 판을 포함하는 것을 특징으로 하는 열 관리 장치.
  29. 제28항에 있어서,
    상기 도전성 물질은 금속, 금속들의 조합, 동일한 또는 서로 다른 금속들 또는 합금의 층들을 포함하는 것을 특징으로 하는 열 관리 장치.
KR1020057020396A 2003-05-01 2004-04-30 케이스화된 열 관리 장치 및 그 제조 방법 KR20060010763A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0310093 2003-05-01
GB0310093.0 2003-05-01

Publications (1)

Publication Number Publication Date
KR20060010763A true KR20060010763A (ko) 2006-02-02

Family

ID=33397047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020396A KR20060010763A (ko) 2003-05-01 2004-04-30 케이스화된 열 관리 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20070090519A1 (ko)
EP (1) EP1627427A2 (ko)
JP (1) JP2006525660A (ko)
KR (1) KR20060010763A (ko)
CN (1) CN101069283A (ko)
CA (1) CA2563997A1 (ko)
RU (1) RU2005137313A (ko)
WO (1) WO2004097934A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2432830A (en) 2005-12-02 2007-06-06 Morganite Elect Carbon Formation of thermally anisotropic carbon material
US7479692B2 (en) * 2006-11-09 2009-01-20 Stats Chippac Ltd. Integrated circuit package system with heat sink
JP5433987B2 (ja) * 2008-06-13 2014-03-05 ダイキン工業株式会社 冷凍装置
MD249Z (ro) * 2009-04-29 2011-02-28 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Procedeu de fabricare a răcitorului termoelectric pentru substratul circuitului integrat
GB0917098D0 (en) 2009-09-29 2009-11-11 Morganite Elect Carbon Carbon materials
WO2014036227A1 (en) * 2012-08-31 2014-03-06 Avl Test Systems Inc. High power battery cells having improved cooling
US10736222B2 (en) 2016-06-29 2020-08-04 AT&S Austria Technologies & Systemtechnik Aktiengesellschaft Cooling component carrier material by carbon structure within dielectric shell
CN117096105A (zh) * 2018-01-30 2023-11-21 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
RU196433U1 (ru) * 2019-11-06 2020-02-28 Акционерное общество "Концерн "Созвездие" Устройство тепловой защиты для тепловыделяющих элетрорадио изделий

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318954A (en) * 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
US4591659A (en) * 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US4894706A (en) * 1985-02-14 1990-01-16 Nippon Telegraph And Telephone Corporation Three-dimensional packaging of semiconductor device chips
US4916016A (en) * 1986-01-23 1990-04-10 Ici Americas Inc. Metal or plastic-clad polyvinyl resin laminates
US4849858A (en) * 1986-10-20 1989-07-18 Westinghouse Electric Corp. Composite heat transfer means
US4791248A (en) * 1987-01-22 1988-12-13 The Boeing Company Printed wire circuit board and its method of manufacture
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5296310A (en) * 1992-02-14 1994-03-22 Materials Science Corporation High conductivity hydrid material for thermal management
US5309321A (en) * 1992-09-22 1994-05-03 Microelectronics And Computer Technology Corporation Thermally conductive screen mesh for encapsulated integrated circuit packages
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
CA2124158C (en) * 1993-06-14 2005-09-13 Daniel H. Hecht High modulus carbon and graphite articles and method for their preparation
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
US6131651A (en) * 1998-09-16 2000-10-17 Advanced Ceramics Corporation Flexible heat transfer device and method
US5958572A (en) * 1997-09-30 1999-09-28 Motorola, Inc. Hybrid substrate for cooling an electronic component
GB9814835D0 (en) * 1998-07-08 1998-09-09 Europ Org For Nuclear Research A thermal management board
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6075701A (en) * 1999-05-14 2000-06-13 Hughes Electronics Corporation Electronic structure having an embedded pyrolytic graphite heat sink material
JP2001102516A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体装置およびその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002222883A (ja) * 2001-01-29 2002-08-09 Kyocera Corp デバイス収納用パッケージ
US6552409B2 (en) * 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays

Also Published As

Publication number Publication date
CN101069283A (zh) 2007-11-07
JP2006525660A (ja) 2006-11-09
CA2563997A1 (en) 2004-11-11
RU2005137313A (ru) 2006-04-27
WO2004097934A3 (en) 2006-01-05
US20070090519A1 (en) 2007-04-26
EP1627427A2 (en) 2006-02-22
WO2004097934A2 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
CN108347820B (zh) 容纳部件的基底结构上的高导热涂层
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US10595413B2 (en) Board having electronic element, method for manufacturing the same, and electronic element module including the same
TWI497617B (zh) 半導體裝置之製造方法及半導體裝置
JP5101240B2 (ja) 板状部品内蔵配線基板
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2008306173A (ja) 部品内蔵配線基板及びその製造方法
CN109413836B (zh) 电路板及其制备方法
TW201027697A (en) Mount board and semiconductor module
JP4875925B2 (ja) 多層配線板及びその製造方法
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US8020288B2 (en) Method for producing an electronic subassembly
US9345125B2 (en) Wiring substrate
TW201517224A (zh) 半導體裝置以及其製備方法
KR20060010763A (ko) 케이스화된 열 관리 장치 및 그 제조 방법
US20210028340A1 (en) Printed wiring board
KR101096626B1 (ko) 방열회로기판 및 그 제조방법
JP2009105344A (ja) 板状部品内蔵配線基板及びその製造方法
CN111031687A (zh) 制备散热电路板的方法
JP4875926B2 (ja) 多層配線板及びその製造方法
US11367825B2 (en) Printed wiring board
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
US11672076B2 (en) Component carrier with protruding thermally conductive tongue and corresponding method of manufacturing
US11545412B2 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid