JPH0232553A - 高周波半導体素子用セラミックス基板 - Google Patents
高周波半導体素子用セラミックス基板Info
- Publication number
- JPH0232553A JPH0232553A JP63183315A JP18331588A JPH0232553A JP H0232553 A JPH0232553 A JP H0232553A JP 63183315 A JP63183315 A JP 63183315A JP 18331588 A JP18331588 A JP 18331588A JP H0232553 A JPH0232553 A JP H0232553A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- ceramic substrate
- thickness
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000919 ceramic Substances 0.000 title claims abstract description 46
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 abstract description 14
- 238000007747 plating Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 10
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 7
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、高周波半導体素子用セラミックス製放熱基板
に関する。
に関する。
(従来の技術)
従来、高周波半導体素子用パッケージとしては、第4図
に示す特開昭62−199039号公報等に記載のよう
なものが知られていた。すなわち、従来の高周波半導体
素子用セラミックス基板は、セラミックス基板1(単層
)上にメタライズ層2を設け、公知のめっき層3を施し
たものであり、これに高周波半導体素子5を、ハンダ層
4を介してマウントしていた。
に示す特開昭62−199039号公報等に記載のよう
なものが知られていた。すなわち、従来の高周波半導体
素子用セラミックス基板は、セラミックス基板1(単層
)上にメタライズ層2を設け、公知のめっき層3を施し
たものであり、これに高周波半導体素子5を、ハンダ層
4を介してマウントしていた。
このセラミックス基板1の厚さは、半導体素子が定常動
作を行っているときと、半導体素子の動作の過渡時と、
いずれにおいてもその表面温度(Tj)が、半導体素子
が正常に動作する範囲に入るように設計されている。す
なわち、定常時の熱の放出は、基板の熱抵抗に反比例す
るから基板の厚さは薄いほうがよく、一方、過渡時にお
いてはその急激な発熱量の増大を吸収保持するだけの基
板の熱容量が必要であることから基板の厚さは厚い方が
よいとされ、したがって基板の厚さはこれら互いに相反
する要求を満たすような値とされている。
作を行っているときと、半導体素子の動作の過渡時と、
いずれにおいてもその表面温度(Tj)が、半導体素子
が正常に動作する範囲に入るように設計されている。す
なわち、定常時の熱の放出は、基板の熱抵抗に反比例す
るから基板の厚さは薄いほうがよく、一方、過渡時にお
いてはその急激な発熱量の増大を吸収保持するだけの基
板の熱容量が必要であることから基板の厚さは厚い方が
よいとされ、したがって基板の厚さはこれら互いに相反
する要求を満たすような値とされている。
(発明が解決しようとする課題)
一方で、トランジスターの出力が大きくなるにつれて、
セラミックス基板には、定常時の放熱性および過渡熱特
性の優れたものが望まれている。
セラミックス基板には、定常時の放熱性および過渡熱特
性の優れたものが望まれている。
トランジスターの高出力化にともない、高周波半導体素
子用セラミックス基板はその定常時の放熱性を改善する
ため、基板を薄くしさらに面積を大きくする必要がある
。しかし、高周波半導体素子用セラミックス基板の大き
さにはそのデザイン上の制約から制限があり、また基板
の厚さを薄くすると基板の熱容量が小さくなってしまい
過渡時の熱特性が劣ってしまう。
子用セラミックス基板はその定常時の放熱性を改善する
ため、基板を薄くしさらに面積を大きくする必要がある
。しかし、高周波半導体素子用セラミックス基板の大き
さにはそのデザイン上の制約から制限があり、また基板
の厚さを薄くすると基板の熱容量が小さくなってしまい
過渡時の熱特性が劣ってしまう。
さらに、基板の材質を、現在高周波半導体素子用基板と
して用いられている酸化ベリリウムから高熱伝導性セラ
ミックス基板として各所で使用されている窒化アルミニ
ウムに変更する際にも類似の問題が生ずる。それは、窒
化アルミニウムは酸化ベリリウムに比較して熱伝導率、
および比熱が小さいことから、酸化ベリリウムと同等の
デザインの窒化アルミニウムの基板では、定常時および
過渡時の熱特性が共に劣ってしまうということである。
して用いられている酸化ベリリウムから高熱伝導性セラ
ミックス基板として各所で使用されている窒化アルミニ
ウムに変更する際にも類似の問題が生ずる。それは、窒
化アルミニウムは酸化ベリリウムに比較して熱伝導率、
および比熱が小さいことから、酸化ベリリウムと同等の
デザインの窒化アルミニウムの基板では、定常時および
過渡時の熱特性が共に劣ってしまうということである。
この窒化アルミニウム基板に、酸化ベリリウム並の定常
時の放熱性を付与しようとする場合には、基板の厚さを
薄くし面積を大きくすることが必要である。しかし、高
周波半導体素子基板は前述のようにデサイン上大きさに
は制約がある。また、基板の厚さを薄くすると、熱容量
がさらに小さくなるため、過渡時の熱特性が一層悪化す
る。
時の放熱性を付与しようとする場合には、基板の厚さを
薄くし面積を大きくすることが必要である。しかし、高
周波半導体素子基板は前述のようにデサイン上大きさに
は制約がある。また、基板の厚さを薄くすると、熱容量
がさらに小さくなるため、過渡時の熱特性が一層悪化す
る。
本発明は、上記問題点に解決を与えるものであり、平面
サイズを大きくせずに、定常時および過渡時の熱特性が
改善された高周波半導体素子用セラミックス基板を提供
するものである。
サイズを大きくせずに、定常時および過渡時の熱特性が
改善された高周波半導体素子用セラミックス基板を提供
するものである。
特に本発明は、同一平面サイズで、窒化アルミニウム基
板に酸化ベリリウム並の熱特性を与えることを目的とし
ている。
板に酸化ベリリウム並の熱特性を与えることを目的とし
ている。
なお、特開昭61−59844号公報には、半導体素子
を収容する部分が四部であるセラミックスパッケージが
開示してあるが、これは高周波半導体素子用でないばか
りか、内部に導体配線を有する多層構造であり、この凹
部は封止用キヤ、、プと接続させるものであって、熱特
性を改善するためのものではない。
を収容する部分が四部であるセラミックスパッケージが
開示してあるが、これは高周波半導体素子用でないばか
りか、内部に導体配線を有する多層構造であり、この凹
部は封止用キヤ、、プと接続させるものであって、熱特
性を改善するためのものではない。
[発明の構成]
(課題を解決するための手段および作用)概要
本発明は、半導体素子を収容するセラミックス基板であ
って、半導体素子をマウントしていない部分の基板の厚
さが、半導体素子をマウントしてある部分の基板の厚さ
に比べて厚く構成してあることを特徴とする、高周波半
導体素子用セラミックス基板である。
って、半導体素子をマウントしていない部分の基板の厚
さが、半導体素子をマウントしてある部分の基板の厚さ
に比べて厚く構成してあることを特徴とする、高周波半
導体素子用セラミックス基板である。
発明の詳細な説明
本発明の高周波半導体素子用セラミックス基板は、半導
体素子を収容する部分が凹形状に、好ましくは一体的に
構成されたもの、すなわち半導体素子のマウントしてあ
る部分の基板の厚さは従来のままか、またはより薄く構
成し、さらに半導体素子のマウントしてある位置以外の
基板の厚みを、半導体素子がマウントしてある部分より
もより厚く構成されたものである。
体素子を収容する部分が凹形状に、好ましくは一体的に
構成されたもの、すなわち半導体素子のマウントしてあ
る部分の基板の厚さは従来のままか、またはより薄く構
成し、さらに半導体素子のマウントしてある位置以外の
基板の厚みを、半導体素子がマウントしてある部分より
もより厚く構成されたものである。
第1図に、本発明の高周波半導体素子用セラミックス基
板に半導体素子をマウントしたときの様子を、その断面
図として示す。
板に半導体素子をマウントしたときの様子を、その断面
図として示す。
第1図において、1は半導体素子がマウントしてある位
置以外の厚みを、半導体素子がマウントしてある部分よ
りも厚く構成したセラミックス基板であって、その上に
はメタライズ層2およびめっき層3が設けられており、
高周波半導体素子5は、ハンダ層4を介してマウントし
てある。
置以外の厚みを、半導体素子がマウントしてある部分よ
りも厚く構成したセラミックス基板であって、その上に
はメタライズ層2およびめっき層3が設けられており、
高周波半導体素子5は、ハンダ層4を介してマウントし
てある。
定常時に発生した熱は、主にその半導体素子がマウント
してある直下の基板の部分から放出され、その放出の速
度は、基板の熱抵抗に反比例する。
してある直下の基板の部分から放出され、その放出の速
度は、基板の熱抵抗に反比例する。
本発明においては、この基板の半導体素子がマウントし
てある部分の厚さが従来のままか、またはより薄く構成
してあるので、基板の熱抵抗力(小さく、定常時の熱を
速やかに放出することが可能である。また、この基板の
半導体素子がマウントしてある位置以外の基板の厚みを
、半導体素子がマウントしてある部分よりもより厚く構
成してあるので、基板の表面積が大きくなっており、こ
れにともなって外気への放熱性の向上もはかられる。
てある部分の厚さが従来のままか、またはより薄く構成
してあるので、基板の熱抵抗力(小さく、定常時の熱を
速やかに放出することが可能である。また、この基板の
半導体素子がマウントしてある位置以外の基板の厚みを
、半導体素子がマウントしてある部分よりもより厚く構
成してあるので、基板の表面積が大きくなっており、こ
れにともなって外気への放熱性の向上もはかられる。
一方、過渡時には、定常時と異なり、半導体素子から基
板の外部に放出される速度以上に急激に熱が発生するこ
とから、熱は直ちに基板の外部に放出されず、基板にと
どまることとなる。その結果、基板の熱容量が十分でな
いと、基板の温度が上昇してしまう。本発明は、半導体
素子のマウントしてある位置以外の基板の厚みを、半導
体素子がマウントしてある部分よりもより厚く構成して
あるので、平面サイズを大きくすることなく、基板自身
の熱容量を増大させることが可能である。
板の外部に放出される速度以上に急激に熱が発生するこ
とから、熱は直ちに基板の外部に放出されず、基板にと
どまることとなる。その結果、基板の熱容量が十分でな
いと、基板の温度が上昇してしまう。本発明は、半導体
素子のマウントしてある位置以外の基板の厚みを、半導
体素子がマウントしてある部分よりもより厚く構成して
あるので、平面サイズを大きくすることなく、基板自身
の熱容量を増大させることが可能である。
したがって、本発明においては、過渡時の急激な発熱量
の増大に対しても、その発生した熱を吸収保持すること
で、表面温度(Tj)を許容範囲内におくことができる
。
の増大に対しても、その発生した熱を吸収保持すること
で、表面温度(Tj)を許容範囲内におくことができる
。
特に本発明においては、凹形状の基板は、一体的に形成
してある。よって熱伝導にたいする抵抗が少なく、熱伝
導の観点から非常に有利である。
してある。よって熱伝導にたいする抵抗が少なく、熱伝
導の観点から非常に有利である。
本発明に係るセラミックス基板の製造は、公知の合目的
的な方法によって製造することができる。
的な方法によって製造することができる。
例えば、穴空きセラミックスグリーンシート1aおよび
穴なしセラミックスグリーンシート1bを第3図(a)
に示すように積層し、その後脱脂し、焼成することによ
って、第3図に(b)示すような基板を作製す−ること
かできる。続いて、基板表面にメタライズ層を公知の印
刷法によって設け、所定の温度で熱処理することにより
、高周波半導体素子用セラミックス基板を得ることがで
きる。
穴なしセラミックスグリーンシート1bを第3図(a)
に示すように積層し、その後脱脂し、焼成することによ
って、第3図に(b)示すような基板を作製す−ること
かできる。続いて、基板表面にメタライズ層を公知の印
刷法によって設け、所定の温度で熱処理することにより
、高周波半導体素子用セラミックス基板を得ることがで
きる。
また、穴空きおよび穴なしのセラミックスグリーンシー
トを積層し、その後直ちにメタライズペーストを塗布し
たままで、脱脂し、焼成する、同時焼成によっても上記
例と同様に第2図に示すようなセラミックス基板を作製
することができる。
トを積層し、その後直ちにメタライズペーストを塗布し
たままで、脱脂し、焼成する、同時焼成によっても上記
例と同様に第2図に示すようなセラミックス基板を作製
することができる。
さらに、セラミックス平板上に、所定の大きさの穴の開
いた金属板を被せて、サンドブラスト、ホーニング等の
方法によって、所定の凹部を設けることによって、第2
図に示すようなセラミックス基板を製造することも可能
である。
いた金属板を被せて、サンドブラスト、ホーニング等の
方法によって、所定の凹部を設けることによって、第2
図に示すようなセラミックス基板を製造することも可能
である。
本発明に適用可能な高周波半導体素子とは、高出力半導
体を含むものである。
体を含むものである。
本発明のセラミックス基板の材質としては、通常半導体
素子用放熱基板として用いられているものすべてに適用
できるが、熱伝導率が70W/m・K以上のセラミック
スが好ましい。
素子用放熱基板として用いられているものすべてに適用
できるが、熱伝導率が70W/m・K以上のセラミック
スが好ましい。
(実施例)
実施例1
熱伝導率20 QW/m −K、比熱0.7317g・
Kの窒化アルミニウムから、2. 50111角、凹部
の底面からの厚さが0.35m5.凸部の厚さが1mm
の本発明の高周波半導体素子用セラミックス基板を作製
した。この基板の凹部中央に15Wクラスの高周波半導
体素子を載せて、100”lJ秒時の過渡時および定常
時の熱抵抗を測定した。その結果は、表1に示す通りで
ある。
Kの窒化アルミニウムから、2. 50111角、凹部
の底面からの厚さが0.35m5.凸部の厚さが1mm
の本発明の高周波半導体素子用セラミックス基板を作製
した。この基板の凹部中央に15Wクラスの高周波半導
体素子を載せて、100”lJ秒時の過渡時および定常
時の熱抵抗を測定した。その結果は、表1に示す通りで
ある。
比較例1
熱伝導率280W/m・K1比熱1.30J/g・Kの
酸化ベリリウムから、3cm径、厚さ0.5龍の平板セ
ラミックス製基板を作製した。
酸化ベリリウムから、3cm径、厚さ0.5龍の平板セ
ラミックス製基板を作製した。
この基板の中央に実施例1に使用したと同様の高周波半
導体素子を載せて、実施例1と同様に過渡時および定常
時の熱抵抗を+1−1定した。その結果は、表1に示す
通りである。
導体素子を載せて、実施例1と同様に過渡時および定常
時の熱抵抗を+1−1定した。その結果は、表1に示す
通りである。
比較例2
実施例1に使用したのと同様の窒化アルミニウムから、
2.5+o■角、厚さ0.35mmの平板セラミックス
製基板を作製した。この基板の中央に実施例1に使用し
たと同様の高周波半導体素子を載せて、実施例1と同様
に過渡時および定常時の熱抵抗を測定した。その結果は
、表1に示す通りである。
2.5+o■角、厚さ0.35mmの平板セラミックス
製基板を作製した。この基板の中央に実施例1に使用し
たと同様の高周波半導体素子を載せて、実施例1と同様
に過渡時および定常時の熱抵抗を測定した。その結果は
、表1に示す通りである。
表1
[発明の効果コ
本発明によれば、基板の平面サイズを変更することなく
、セラミックス基板の定常熱特性および過渡熱特性を改
善することができる。
、セラミックス基板の定常熱特性および過渡熱特性を改
善することができる。
特に本発明によれば、同一平面サイズで、窒化アルミニ
ウム基板に酸化ベリリウム並の熱特性を与えることが可
能であるとの優れた効果を有する。
ウム基板に酸化ベリリウム並の熱特性を与えることが可
能であるとの優れた効果を有する。
また、本発明のセラミックス基板を用いると、半導体素
子のマウント位置が明確となるため、アセンブリ時の位
置のばらつきを減少させることが可能となる。
子のマウント位置が明確となるため、アセンブリ時の位
置のばらつきを減少させることが可能となる。
ラミックス基板を用いて、半導体素子をマウントしたと
きの断面図である。第2図は、本発明によるセラミック
ス基板の断面図、第3図は、セラミックスグリーンシー
トの積層による本発明のセラミックス基板の製造の説明
図である。第4図は、従来の平板のセラミックス基板に
半導体素子をマウントしたときの断面図である。
きの断面図である。第2図は、本発明によるセラミック
ス基板の断面図、第3図は、セラミックスグリーンシー
トの積層による本発明のセラミックス基板の製造の説明
図である。第4図は、従来の平板のセラミックス基板に
半導体素子をマウントしたときの断面図である。
1・・・セラミック基板、la、lb・・・セラミック
スグリーンシート、2・・・メタライズ層、3・・・め
っき層、4・・・はんだ層、5・・・半導体素子。
スグリーンシート、2・・・メタライズ層、3・・・め
っき層、4・・・はんだ層、5・・・半導体素子。
Claims (1)
- 【特許請求の範囲】 1、半導体素子を収容するセラミックス基板であって、
半導体素子をマウントしていない部分の基板の厚さが、
半導体素子をマウントしてある部分の基板の厚さに比べ
て厚く構成してなることを特徴とする、高周波半導体素
子用セラミックス基板。 2、セラミックス基板上に導体層を有する、請求項1に
記載の基板。 3、セラミックス基板の熱伝導率が70W/m・K以上
である、請求項1に記載の基板。 4、セラミックス基板が窒化アルミニウム基板である、
請求項1に記載の基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63183315A JPH0232553A (ja) | 1988-07-22 | 1988-07-22 | 高周波半導体素子用セラミックス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63183315A JPH0232553A (ja) | 1988-07-22 | 1988-07-22 | 高周波半導体素子用セラミックス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0232553A true JPH0232553A (ja) | 1990-02-02 |
Family
ID=16133549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63183315A Pending JPH0232553A (ja) | 1988-07-22 | 1988-07-22 | 高周波半導体素子用セラミックス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0232553A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5845825A (en) * | 1996-09-11 | 1998-12-08 | Aoyama Seisakusho Co., Ltd. | Tire-fixing device |
US8063484B2 (en) * | 2006-11-02 | 2011-11-22 | Nec Corporation | Semiconductor device and heat sink with 3-dimensional thermal conductivity |
JP5091674B2 (ja) * | 2005-06-29 | 2012-12-05 | 株式会社東芝 | 段差を有するセラミックス基板の製造方法 |
-
1988
- 1988-07-22 JP JP63183315A patent/JPH0232553A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5845825A (en) * | 1996-09-11 | 1998-12-08 | Aoyama Seisakusho Co., Ltd. | Tire-fixing device |
JP5091674B2 (ja) * | 2005-06-29 | 2012-12-05 | 株式会社東芝 | 段差を有するセラミックス基板の製造方法 |
US8063484B2 (en) * | 2006-11-02 | 2011-11-22 | Nec Corporation | Semiconductor device and heat sink with 3-dimensional thermal conductivity |
US8476756B2 (en) | 2006-11-02 | 2013-07-02 | Nec Corporation | Semiconductor device and heat sink with 3-dimensional thermal conductivity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4766481A (en) | Power semiconductor module | |
KR100299002B1 (ko) | 적층 반도체 장치 | |
JP2001135758A (ja) | パワーモジュールの放熱構造 | |
JPH0232553A (ja) | 高周波半導体素子用セラミックス基板 | |
JPS61240665A (ja) | 半導体装置 | |
JPH10270613A (ja) | 傾斜機能材料を用いた半導体回路基板 | |
JPH07162157A (ja) | 多層基板 | |
JPH0677368A (ja) | 半導体装置およびその製造方法 | |
JP2796931B2 (ja) | 半導体素子収納用セラミックパッケージとパッケージ基体 | |
JP3619734B2 (ja) | 半導体パッケージ装置 | |
JP3036236B2 (ja) | 回路基板 | |
JPH05114665A (ja) | 放熱性基板 | |
JPH0770651B2 (ja) | 半導体パッケージ | |
JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
JP2003037204A (ja) | 半導体素子収納用パッケージ | |
JPH02139952A (ja) | 半導体装置 | |
JPH03212961A (ja) | 半導体チップキャリア | |
JP2001230350A (ja) | 放熱用金属板の製造方法 | |
JP2004047783A (ja) | 素子の冷却構造体 | |
KR100216731B1 (ko) | 베릴리아 디비씨 기판을 사용한 전력 반도체 모듈 | |
CN117320374A (zh) | 多孔洞陶瓷散热鳍片及其制造方法 | |
JPH04257248A (ja) | 混成集積回路装置 | |
JPH0669367A (ja) | 高放熱性セラミックパッケージ | |
JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
JPS59115544A (ja) | 半導体素子搭載用基板 |