JP2007258292A - 縦型半導体装置 - Google Patents

縦型半導体装置 Download PDF

Info

Publication number
JP2007258292A
JP2007258292A JP2006078049A JP2006078049A JP2007258292A JP 2007258292 A JP2007258292 A JP 2007258292A JP 2006078049 A JP2006078049 A JP 2006078049A JP 2006078049 A JP2006078049 A JP 2006078049A JP 2007258292 A JP2007258292 A JP 2007258292A
Authority
JP
Japan
Prior art keywords
lead
layer
electrode
solder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006078049A
Other languages
English (en)
Inventor
Akira Honda
晃 本多
Toshiyuki Sugawara
利之 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2006078049A priority Critical patent/JP2007258292A/ja
Publication of JP2007258292A publication Critical patent/JP2007258292A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】Ｓｎ系Ｐｂフリー半田９とＰ＋層４の上面の第１電極６との境界面が剥離するおそれを低減しつつ、Ｎｉの使用量を低減する。
【解決手段】Ｎ−層２上に酸化膜３を形成し、その酸化膜３に開口を形成し、その開口を介してＮ−層２上にＰ＋層４を形成し、酸化膜３の開口３ａを覆うようにＰ＋層４の上面に第１電極６を形成し、Ｎ＋層１の下面全体に第２電極７を形成することにより構成されたプレーナ型半導体チップと、半田９によって第１電極６に接合された第１リード８と、半田１１によって第２電極７に接合された第２リード１０とを具備する縦型半導体装置において、第１リード８および第２リード１０としてＣｕ製のものを用い、半田９，１１としてＳｎ系Ｐｂフリー半田を用い、第１リード８の表面のうち、少なくとも半田９と接触する部分にＮｉ層８ａを形成し、第２リード１０の表面にはＮｉ層を形成しない。
【選択図】図１

Description

本発明は、リードがプレーナ型半導体チップに対して半田によって接合された縦型半導体装置に関し、特には、リードがプレーナ型半導体チップから剥離してしまうおそれを低減しつつ、Ｎｉの使用量を低減することができる縦型半導体装置に関する。
従来から、リードがプレーナ型半導体チップに対して半田によって接合された半導体装置が知られている。この種の半導体装置の例としては、例えば特開平８−６４６４１号公報に記載されたものがある。
特開平８−６４６４１号公報に記載された半導体装置では、プレーナ型半導体チップの製造時に、まず最初に、酸化膜がＮ型半導体層（Ｎ型シリコン基板）上に形成され、次いで、その酸化膜に開口が形成され、次いで、その開口を介して不純物を拡散させることによって、Ｐ型半導体層がＮ型半導体層（Ｎ型シリコン基板）上に形成されている。
また、特開平８−６４６４１号公報に記載された半導体装置では、プレーナ型半導体チップの製造時に、第１電極（金属電極）が酸化膜の開口を覆うようにＰ型半導体層の上面に形成され、第２電極（金属電極）がＮ型半導体層（Ｎ型シリコン基板）の下面全体に形成されている。
更に、特開平８−６４６４１号公報に記載された半導体装置では、第１リードがＰ型半導体層の上面の第１電極（金属電極）に対して半田（クリームハンダ）によって接合され、第２リードがＮ型半導体層（Ｎ型シリコン基板）の下面の第２電極（金属電極）に対して半田（クリームハンダ）によって接合されている。
特開平８−６４６４１号公報
本発明者等は、第１リードおよび第２リードとしてＣｕ製のものを用い、半田として、Ｓｎの重量百分率が９０％以上であって、融点が２２０℃〜２３０℃のＳｎ系Ｐｂフリー半田を用い、第１電極に対する第１リードの接合強度、および、第２電極に対する第２リードの接合強度について鋭意研究を行った。
詳細には、本発明者等は、研究において、半田付け温度のピークが２６０℃±１０℃になるように半田付けの温度条件を設定し、第１リードを半導体層の上面の第１電極に対してＳｎ系Ｐｂフリー半田によって接合し、第２リードを半導体層の下面の第２電極に対してＳｎ系Ｐｂフリー半田によって接合した。
その結果、第２リードの接合強度は比較的高くなり、第２リードが半導体層の下面の第２電極から剥離するおそれは殆どなかったのに対し、第１リードの接合強度は比較的低くなり、第１リードが半導体層の上面の第１電極から剥離するおそれがあることが確認された。
詳細には、第１リードとＳｎ系Ｐｂフリー半田との境界面が剥離するのではなく、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離するおそれがあることが確認された。
そこで、本発明者等は、第２リードが半導体層の下面の第２電極から剥離しないのに対し、第１リードが半導体層の上面の第１電極から剥離してしまう原因、および、第１リードとＳｎ系Ｐｂフリー半田との境界面が剥離しないのに対し、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離してしまう原因について、更に研究を行った。
研究の結果、Ｓｎ系Ｐｂフリー半田とＣｕ製の第２リードとが接触せしめられ、それらが上述した半田付け温度程度に昇温せしめられると、Ｓｎ系Ｐｂフリー半田とＣｕとの金属間化合物である脆い金属間化合物Ｃｕ６Ｓｎ５が、Ｓｎ系Ｐｂフリー半田と第２リードとの境界面付近で生成することが確認された。
同様に、Ｓｎ系Ｐｂフリー半田とＣｕ製の第１リードとが接触せしめられ、それらが上述した半田付け温度程度に昇温せしめられると、Ｓｎ系Ｐｂフリー半田とＣｕとの金属間化合物である脆い金属間化合物Ｃｕ６Ｓｎ５が、Ｓｎ系Ｐｂフリー半田と第１リードとの境界面付近で生成することが確認された。
また、Ｓｎ系Ｐｂフリー半田の量が少ないと、金属間化合物Ｃｕ６Ｓｎ５が析出する割合が大きくなるのに対し、Ｓｎ系Ｐｂフリー半田の量が多いと、金属間化合物Ｃｕ６Ｓｎ５が析出する割合が小さくなることが確認された。
つまり、半導体層上に酸化膜を形成し、その酸化膜に開口を形成し、その開口を介してアクティブエリアを形成することにより構成されたプレーナ構造の縦型半導体装置においては、半導体層の下面全体に形成された第２電極と第２リードとを接合するＳｎ系Ｐｂフリー半田の量が比較的多く、酸化膜の開口を覆うように半導体層の上面に形成された第１電極と第１リードとを接合するＳｎ系Ｐｂフリー半田の量が比較的少ないため、Ｓｎ系Ｐｂフリー半田と第２リードとの境界面付近で生成する金属間化合物Ｃｕ６Ｓｎ５の量は比較的少なくなり、Ｓｎ系Ｐｂフリー半田と第１リードとの境界面付近で生成する金属間化合物Ｃｕ６Ｓｎ５の量は比較的多くなることが確認された。
すなわち、Ｓｎ系Ｐｂフリー半田と第２リードとの境界面付近では、生成する金属間化合物Ｃｕ６Ｓｎ５の量が比較的少ないため、第２リードが半導体層の下面の第２電極から剥離するおそれは殆どないことが確認された。
更に、Ｓｎ系Ｐｂフリー半田とＣｕとの金属間化合物Ｃｕ６Ｓｎ５の比重が、Ｓｎ系Ｐｂフリー半田の比重よりも大きいため、第１リードとＳｎ系Ｐｂフリー半田との境界面付近で生成した金属間化合物Ｃｕ６Ｓｎ５が、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面付近までＳｎ系Ｐｂフリー半田内を移動する（沈み込む）ことが確認された。
すなわち、第１リードとＳｎ系Ｐｂフリー半田との境界面が剥離するおそれは殆どないのに対し、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離するおそれがあることが確認された。
そこで、本発明者等は、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離しなくなる手法を見い出すために、更に研究を行った。
研究の結果、本発明者等は、Ｃｕ製の第１リードの表面のうち、少なくともＳｎ系Ｐｂフリー半田と接触する部分にＮｉ層を形成することにより、脆い金属間化合物Ｃｕ６Ｓｎ５の生成を抑制することができ、その結果、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離するおそれを低減できることを見い出したのである。
詳細には、本発明者等は、Ｃｕ製の第１リードの表面のうち、少なくともＳｎ系Ｐｂフリー半田と接触する部分にＮｉ層を形成することにより、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離してしまうおそれを低減しつつ、第２リードの表面にＮｉ層を形成しないことにより、第２リードの表面にＮｉ層を形成する場合よりもＮｉの使用量を低減できることを見い出したのである。
上述したように、本発明は、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離するおそれを低減しつつ、Ｎｉの使用量を低減することができる縦型半導体装置を提供することを目的とする。
換言すれば、本発明は、リードがプレーナ型半導体チップから剥離してしまうおそれを低減しつつ、Ｎｉの使用量を低減することができる縦型半導体装置を提供することを目的とする。
請求項１に記載の発明によれば、半導体層上に酸化膜を形成し、その酸化膜に開口を形成し、前記開口を覆うように前記半導体層の上面に第１電極を形成し、前記半導体層の下面全体に第２電極を形成することにより構成されたプレーナ型半導体チップと、半田によって前記第１電極に接合された第１リードと、半田によって前記第２電極に接合された第２リードとを具備する縦型半導体装置において、前記第１リードおよび前記第２リードとしてＣｕ製のものを用い、半田としてＳｎ系Ｐｂフリー半田を用い、前記第１リードの表面のうち、少なくとも半田と接触する部分にＮｉ層を形成し、前記第２リードの表面にはＮｉ層を形成しないことを特徴とする縦型半導体装置が提供される。
請求項１に記載の縦型半導体装置では、半導体層の上面の第１電極に対してＳｎ系Ｐｂフリー半田によって接合されるＣｕ製の第１リードの表面のうち、少なくともＳｎ系Ｐｂフリー半田と接触する部分にＮｉ層が形成されている。そのため、請求項１に記載の縦型半導体装置によれば、脆い金属間化合物Ｃｕ６Ｓｎ５が生成するのに伴ってＳｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離してしまうおそれを低減することができる。
更に、請求項１に記載の縦型半導体装置では、半導体層の下面の第２電極に対してＳｎ系Ｐｂフリー半田によって接合されるＣｕ製の第２リードの表面にはＮｉ層が形成されない。そのため、請求項１に記載の縦型半導体装置によれば、第２リードの表面にＮｉ層が形成される場合よりもＮｉの使用量を低減することができる。
つまり、請求項１に記載の縦型半導体装置によれば、Ｓｎ系Ｐｂフリー半田と半導体層の上面の第１電極との境界面が剥離してしまうおそれを低減しつつ、Ｎｉの使用量を低減することができる。
換言すれば、請求項１に記載の縦型半導体装置によれば、リードがプレーナ型半導体チップから剥離してしまうおそれを低減しつつ、Ｎｉの使用量を低減することができる。
以下、本発明の縦型半導体装置の第１の実施形態について説明する。図１は第１の実施形態の縦型半導体装置の概略的な断面図である。第１の実施形態の縦型半導体装置の製造時には、図１に示すように、まず最初に、Ｎ＋層１上に、Ｎ−層２がエピタキシャル成長により形成される。次いで、Ｎ−層２上に酸化膜（ＳｉＯ２）３が形成される。次いで、酸化膜（ＳｉＯ２）３に開口（図示せず）が形成され、その開口を介して不純物を拡散させることによって、Ｐ＋層４がＮ−層２上に形成される。
次いで、第１の実施形態の縦型半導体装置の製造時には、最終的に残った酸化膜（ＳｉＯ２）３の開口３ａを覆うように、第１電極６がＰ＋層４の上面に形成され、第２電極７がＮ＋層１の下面全体に形成される。
詳細には、第１の実施形態の縦型半導体装置では、図１に示すように、Ａｌ層６ａと、Ｔｉ層６ｂと、Ｎｉ層６ｃと、Ａｕ層６ｄとを積層することにより、第１電極６が構成されている。また、Ｔｉ層７ａと、Ｎｉ層７ｂと、Ａｕ層７ｃとを積層することにより、第２電極７が構成されている。
更に、第１の実施形態の縦型半導体装置の製造時には、次いで、第１リード８がＰ＋層４の上面の第１電極６に対して半田９によって接合され、第２リード１０がＮ＋層１の下面の第２電極７に対して半田１１によって接合される。
詳細には、第１の実施形態の縦型半導体装置では、第１リード８および第２リード８としてＣｕ製のものが用いられている。また、半田９，１１として、Ｓｎの重量百分率が９０％以上であって、融点が２２０℃〜２３０℃のＳｎ系Ｐｂフリー半田が用いられ、半田付け温度のピークが２６０℃±１０℃になるように半田付けの温度条件が設定されている。
更に詳細には、第１の実施形態の縦型半導体装置では、図１に示すように、第１リード８の表面にＮｉ層８ａが形成され、第２リード１０の表面にはＮｉ層が形成されていない。
具体的には、第１の実施形態の縦型半導体装置の製造時には、第１リード８が第１電極６に対して半田９によって接合される前に、例えば電気メッキ法によって第１リード８の表面にＮｉ層８ａが形成される。詳細には、第１の実施形態の縦型半導体装置の製造時には、Ｎｉが溶解した電解液中に第１リード８が浸漬され、電圧を印加することにより、第１リード８の表面にＮｉが析出し、Ｎｉ層８ａが形成される。
第２の実施形態の縦型半導体装置では、代わりに、第１リード８が第１電極６に対して半田９によって接合される前に、例えば溶融メッキ法によって第１リード８の表面にＮｉ層８ａを形成することも可能である。詳細には、第２の実施形態の縦型半導体装置の製造時には、溶融したＮｉ中に第１リード８が浸漬され、第１リード８の表面にＮｉ層８ａが形成される。
第１および第２の実施形態の縦型半導体装置では、第１リード８の表面の全面にＮｉ層８ａが形成されているが、第３の実施形態の縦型半導体装置では、代わりに、第１リード８の表面のうち、半田９と接触する部分のみにＮｉ層８ａを形成することも可能である。
上述したように、第１から第３の実施形態の縦型半導体装置では、Ｐ＋層４の上面の第１電極６に対してＳｎ系Ｐｂフリー半田９によって接合されるＣｕ製の第１リード８の表面のうち、少なくともＳｎ系Ｐｂフリー半田９と接触する部分にＮｉ層８ａが形成されている。そのため、第１から第３の実施形態の縦型半導体装置によれば、脆い金属間化合物Ｃｕ６Ｓｎ５が生成するのに伴ってＳｎ系Ｐｂフリー半田９とＰ＋層４の上面の第１電極６との境界面が剥離してしまうおそれを低減することができる。
更に、第１から第３の実施形態の縦型半導体装置では、Ｎ＋層１の下面の第２電極７に対してＳｎ系Ｐｂフリー半田１１によって接合されるＣｕ製の第２リード１０の表面にはＮｉ層が形成されない。そのため、第１から第３の実施形態の縦型半導体装置によれば、第２リード１０の表面にＮｉ層が形成される場合よりもＮｉの使用量を低減することができる。
つまり、第１から第３の実施形態の縦型半導体装置によれば、Ｓｎ系Ｐｂフリー半田９とＰ＋層４の上面の第１電極６との境界面が剥離してしまうおそれを低減しつつ、Ｎｉの使用量を低減することができる。
換言すれば、第１から第３の実施形態の縦型半導体装置によれば、第１リード８および第２リード１０がプレーナ型半導体チップ（１，２，３，４，６，７）から剥離してしまうおそれを低減しつつ、Ｎｉの使用量を低減することができる。
本発明の縦型半導体装置は、プレーナ型半導体チップとして縦型ＰｉＮダイオードが用いられる縦型半導体装置に適用可能である。また、本発明の縦型半導体装置は、半導体層上に酸化膜を形成し、その酸化膜に開口を形成し、第１電極がその開口を介して半導体層とショットキ・バリア障壁を形成した縦型ショットキ・バリア・ダイオードがプレーナ型半導体チップとして用いられる縦型半導体装置に適用可能である。あるいは、本発明の縦型半導体装置は、Ｎ型半導体層上に酸化膜を形成し、その酸化膜に開口を形成し、その開口内のＮ型半導体層に隣接離間配置された複数のＰ型領域を有し、それらのＰ型領域間のＮ型半導体層と第１電極がショットキ・バリア障壁を形成したＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ ｄｉｏｄｅ ａｎｄ Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）がプレーナ型半導体チップとして用いられる縦型半導体装置に適用可能である。
第１の実施形態の縦型半導体装置の概略的な断面図である。
符号の説明
１ Ｎ＋層
２ Ｎ−層
３ 酸化膜
４ Ｐ＋層
６ 第１電極
７ 第２電極
８ 第１リード
９ 半田
１０ 第２リード
１１ 半田

Claims (1)

  1. 半導体層上に酸化膜を形成し、その酸化膜に開口を形成し、前記開口を覆うように前記半導体層の上面に第１電極を形成し、前記半導体層の下面全体に第２電極を形成することにより構成されたプレーナ型半導体チップと、半田によって前記第１電極に接合された第１リードと、半田によって前記第２電極に接合された第２リードとを具備する縦型半導体装置において、前記第１リードおよび前記第２リードとしてＣｕ製のものを用い、半田としてＳｎ系Ｐｂフリー半田を用い、前記第１リードの表面のうち、少なくとも半田と接触する部分にＮｉ層を形成し、前記第２リードの表面にはＮｉ層を形成しないことを特徴とする縦型半導体装置。
JP2006078049A 2006-03-22 2006-03-22 縦型半導体装置 Pending JP2007258292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006078049A JP2007258292A (ja) 2006-03-22 2006-03-22 縦型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006078049A JP2007258292A (ja) 2006-03-22 2006-03-22 縦型半導体装置

Publications (1)

Publication Number Publication Date
JP2007258292A true JP2007258292A (ja) 2007-10-04

Family

ID=38632249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006078049A Pending JP2007258292A (ja) 2006-03-22 2006-03-22 縦型半導体装置

Country Status (1)

Country Link
JP (1) JP2007258292A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864641A (ja) * 1994-08-23 1996-03-08 Rohm Co Ltd プレーナ型半導体素子、およびこれを用いた半導体製品
JP2003309223A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法、電子装置及びその製造方法
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864641A (ja) * 1994-08-23 1996-03-08 Rohm Co Ltd プレーナ型半導体素子、およびこれを用いた半導体製品
JP2003309223A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法、電子装置及びその製造方法
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP4431606B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US8823175B2 (en) Reliable area joints for power semiconductors
KR102487140B1 (ko) 금속간 층을 갖는 반도체 패키지들
JP4617902B2 (ja) 発光素子及び発光素子の製造方法
US10636754B2 (en) Semiconductor chip and method for forming a chip pad
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
JP4479577B2 (ja) 半導体装置
US20140361431A1 (en) Semiconductor device and manufacturing method thereof
TWI738898B (zh) 半導體裝置及其製造方法
JP2007311527A (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2009111188A (ja) 半導体装置
US20150069613A1 (en) Semiconductor device and manufacturing method thereof
JP2012209402A (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP4604641B2 (ja) 半導体装置
JP7180392B2 (ja) 半導体装置及びその製造方法
JP3767585B2 (ja) 半導体装置
JP2011138913A (ja) 半導体発光素子とその製造方法
JP2004363518A (ja) 半導体装置の製造方法
JP6579989B2 (ja) 半導体装置および半導体装置の製造方法
US11682644B2 (en) Semiconductor device with a heterogeneous solder joint and method for fabricating the same
JP2007258292A (ja) 縦型半導体装置
US11817417B2 (en) Semiconductor device and method for fabricating a semiconductor device
TWI704659B (zh) 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
JP6945037B2 (ja) 半導体装置の製造方法
JP4104506B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214