KR20070079361A - 반도체 칩 패키지 및 그 제조 방법 - Google Patents

반도체 칩 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20070079361A
KR20070079361A KR1020060009929A KR20060009929A KR20070079361A KR 20070079361 A KR20070079361 A KR 20070079361A KR 1020060009929 A KR1020060009929 A KR 1020060009929A KR 20060009929 A KR20060009929 A KR 20060009929A KR 20070079361 A KR20070079361 A KR 20070079361A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
printed circuit
circuit board
stress buffer
buffer member
Prior art date
Application number
KR1020060009929A
Other languages
English (en)
Inventor
최영신
김평완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009929A priority Critical patent/KR20070079361A/ko
Publication of KR20070079361A publication Critical patent/KR20070079361A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G12—INSTRUMENT DETAILS
    • G12B—CONSTRUCTIONAL DETAILS OF INSTRUMENTS, OR COMPARABLE DETAILS OF OTHER APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G12B17/00—Screening
    • G12B17/02—Screening from electric or magnetic fields, e.g. radio waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/719—Structural association with built-in electrical component specially adapted for high frequency, e.g. with filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/14—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from dynamo-electric generators driven at varying speed, e.g. on vehicle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S903/00—Hybrid electric vehicles, HEVS
    • Y10S903/902—Prime movers comprising electrical and internal combustion motors
    • Y10S903/903—Prime movers comprising electrical and internal combustion motors having energy storing means, e.g. battery, capacitor
    • Y10S903/904—Component specially adapted for hev
    • Y10S903/907—Electricity storage, e.g. battery, capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

반도체 칩 패키지는 전극 패드가 형성된 제1 면과, 접촉패드와 더미 패드를 갖고 상기 제1 면과 반대측인 제2 면을 갖는 인쇄회로기판을 포함한다. 반도체 칩이 인쇄회로기판의 제1 면에 탑재되고, 전극 패드와 전기적으로 연결된다. 접속부재가 인쇄회로기판의 제2 면에 설치되고, 접촉패드와 전기적으로 연결된다. 응력완충부재가 인쇄회로기판의 제2 면 가장자리부(edge portion)에 설치되어 더미 패드에 연결된다.
반도체 칩 패키지, 솔더 접속부재, 접촉패드, 솔더 조인트(solder joint)

Description

반도체 칩 패키지 및 그 제조 방법{Semiconductor chip package and method of manufacturing the same}
도 1은 종래기술에 따른 반도체 칩 패키지를 보여주는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 솔더 접속수단이 형성된 인쇄회로기판을 보여주는 평면도이다.
도 3은 도 2의 A-A에 따라 취해진 단면도이다.
도 4는 본 발명의 일 실시예에 따른 솔더 접속수단이 형성된 반도체 칩 패키지가 분리되는 단계를 보여주는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 칩 패키지가 실장되는 단계를 보여주는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 솔더 접속수단이 형성된 반도체 칩 패키지를 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 솔더 접속수단이 형성된 인쇄회로기판을 보여주는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
44 : 인쇄회로기판 45 : 접촉패드
46, 56 : 접속부재 47 : 더미 접촉패드
48, 48a, 48b, 58 : 응력 완충부재
49 : 전극패드 52 : 반도체 칩
61 : 솔더 페이스트(solder paste)
62 : 보드 접촉패드 64 : 마더 보드(mother board)
본 발명은 반도체 칩 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 개선된 솔더 조인트 신뢰성(SJR; solder joint reliability)을 갖는 반도체 칩 패키지 및 그 제조방법에 관한 것이다.
최근 반도체 칩 패키지는 솔더 볼 형태의 외부접속단자를 사용하는 볼 그리드 어레이(BGA; Ball Grid Array) 형태가 주종을 이루고 있다. 이러한 BGA 패키지는 표면실장기술(SMT; Surface Mount Technology)을 사용하여 마더 보드(mother board)나 모듈 보드(module board)에 솔더 리플로우(reflow) 방법으로 실장된다.
그런데 인쇄회로기판과 솔더 볼과의 열팽창계수의 차이가 크기 때문에, 반도체 칩 패키지와 인쇄회로기판을 연결하는 솔더 조인트 부에 응력(stress)이 집중되어 신뢰성 저하등의 문제를 야기시킨다.
도 1은 종래기술에 따른 반도체 칩 패키지를 보여주는 단면도이다.
도 1을 참조하면, 반도체 칩 패키지(20)는 인쇄회로기판(24)의 상부면에 접착된 반도체 칩(22)과, 인쇄회로기판(24)의 하부면에 부착된 솔더 볼(26)들로 구성 된다. 반도체 칩 패키지(20)의 솔더 볼(26)은 마더 보드(29)의 솔더 페이스트(solder paste; 미도시)가 도포된 보드 전극 패드(28)에 연결된다.
상기와 같은 구조를 갖는 종래의 반도체 칩 패키지에서, 반도체 칩 패키지의 최 외곽에 위치한 솔더 볼과 솔더 볼 패드와의 계면 결합층에서 분리(delamination) 및 파단(crack)이 발생하여 솔더 조인트 신뢰성이 저하되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 개선된 솔더 조인트 신뢰성을 갖는 반도체 칩 패키지를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기된 반도체 칩 패키지의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 일 실시예에 의한 반도체 칩 패키지는 전극 패드가 형성된 제1 면과, 접촉패드와 더미패드가 형성되고 상기 제1 면과 반대측인 제2 면을 갖는 인쇄회로기판을 포함한다. 전극 패드와 전기적으로 연결된 반도체 칩이 인쇄회로기판의 제1 면에 탑재된다. 몰딩 수지가 전극 패드와 전기적으로 연결된 반도체 칩을 밀봉한다. 접속부재가 인쇄회로기판의 제2 면에 부착되고, 접촉패드와 전기적으로 연결된다. 응력 완충부재가 인쇄회로기판의 제2 면 가장자리부(edge portion)에 설치되고, 더미패드와 연결된다.
본 발명의 바람직한 실시예에 의하면, 응력 완충부재부재는 절단면을 갖는 다. 상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 전극 패드가 형성된 제1 면과, 접촉패드와 더미패드가 형성되고 상기 제1 면과 반대측인 제2 면을 갖는 인쇄회로기판을 준비한다. 반도체 칩을 인쇄회로기판의 제1 면에 탑재하고, 전극 패드와 전기적으로 연결한다. 반도체 칩을 몰딩 수지로 밀봉한다. 접속부재를 인쇄회로기판의 제2 면에 부착하고, 접촉패드와 전기적으로 연결한다. 응력완충부재를 인쇄회로기판의 제2 면 가장자리부(edge portion)에 형성된 더미패드와 연결시킨다.
본 발명의 바람직한 실시예에 의하면, 인쇄회로기판에 부착된 응력완충부재를 절단하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일 실시예에 따른 솔더 접속수단이 형성된 인쇄회로기판을 보여주는 평면도이다.
도 2를 참조하면, 인쇄회로기판(44) 하부 면의 절단선(42)상에 형성된 더미패드(47)에 응력 완충부재(48)를 접합한다. 상기 응력 완충부재(48)의 배치(placement)와 모양(shape)을 선택적으로 형성할 수 있다. 그리고 모듈 보드나 마더 보드와 전기적으로 연결되는 외부 연결수단으로써 접속부재(46)를 접촉패드(45) 에 부착한다.
상기 접속부재(46)와 응력 완충부재(48)는 솔더 리플로우 공정에 의해 접합된다. 상기 응력 완충부재(48)는 볼 배치(ball placement), 도금(plating), 스텐실 프린팅(stencil printing) 또는 메탈젯(metaljet) 방법으로 형성할 수 있다. 상기 응력 완충부재(48)는 Sn를 주재료로 하여 구성되고, Pb, Ni, Ag, Cu, Bi 또는 그 합금을 포함할 수 있다.
도 3은 도 2의 A-A에 따라 취해진 단면도이다.
도 3를 참조하면, 반도체 칩(11)은 상기 인쇄회로기판(44)의 상부 면의 소정의 영역에 각각 접착된다. 상기 반도체 칩(11)은 본딩 와이어(53)을 통해 상기 인쇄회로기판(44)의 전극패드(49)에 전기적으로 연결된다.
상기 응력 완충부재(48)는 상기 인쇄회로기판(44)의 가장자리를 따라서 형성되며, 상기 접속부재(46)보다는 높지 않게 형성하는 것이 바람직하다.
한편 일 실시예에 따른 반도체 칩 패키지(40)는 상기 응력 완충부재(48)가 에리어 어레이(area array) 배열된 칩 사이즈 패키지 또는 칩 스케일 패키지에도 적용이 가능하다.
이와 같은 구조를 갖는 반도체 칩 패키지(40)의 상기 접속부재(46)는 접촉패드(45)에, 응력 완충부재(48)는 더미패드(47)에 접촉된 상태에서 리플로우 공정을 통하여 접합된다.
도 4는 본 발명의 일 실시예에 따른 솔더 접속수단이 형성된 반도체 칩 패키지가 분리되는 단계를 보여주는 단면도이다.
도 4를 참조하면, 반도체 칩(52)이 탑재된 각각의 반도체 칩 패키지(40)는 소우 브레이드(saw blade)에 의해 절단된다. 이때, 상기 인쇄회로기판(44)에 접착된 상기 응력 완충부재부재(48)도 소우 브레이드에 의해 절단된다.
아울러 반도체 칩 패키지에서 솔더 조인트 부의 각 물질간의 열팽창계수 차이에 따른 열응력이 종래에는 솔더 조인트 부에 집중되어 분리 및 파단등의 각종 신뢰성 불량을 야기했지만, 본 발명의 실시예에서는 상기 응력완충부재(48)에 집중되는 열응력을 분산시켜 열응력 집중에 따른 문제점을 해소할 수 있다.
또한, 상기 응력완충부재(48)는 파단(crack)이 발생하였을 경우, 파단의 전파를 억제하여 상기 접속부재(46)의 전체적인 파손에 이르지 않도록 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 칩 패키지가 실장되는 단계를 보여주는 단면도이다.
도 5를 참조하면, 상기 반도체 패키지(40)는 솔더 페이스트(61)가 도포된 마더 보드(64)에 실장된다. 이때 절단된 상기 응력완충부재(48a, 48b)도 보드 접촉패드(62)에 접촉된다. 포토 솔더 리지스터(PSR; photo solder resister, 63)는 각 접속부재(46)와 응력완충부재(48)간의 전기적인 단락을 방지한다.
도 6은 본 발명의 일 실시예에 따른 솔더 접속수단이 형성된 반도체 칩 패키지를 보여주는 단면도이다.
도 6을 참조하면, 반도체 칩 패키지(40)는 솔더 리플로우 공정을 통해 솔더 조인트를 형성한다. 상기 응력 완충부재(48a, 48b)는 보드 접촉패드(62)에 접촉된 상태에서 솔더 리플로우 공정을 통하여 접합된다. 상기 응력 완충부재(48a, 48b)는 상대적으로 접속부재(46)에 비해 솔더 부피가 적으므로 다른 형상(shape)을 가질 수 있다.
도 7은 본 발명의 다른 실시예에 따른 솔더 접속수단이 형성된 인쇄회로기판을 보여주는 평면도이다.
도 7을 참고하면, 상기 인쇄회로기판(54)과 상기 응력 완충부재(58) 사이의 접합 면적에 해당되는 만큼 솔더 조인트 접합력이 증가하여 솔더 조인트 신뢰성을 개선할 수 있다. 아울러 상기 응력 완충부재(58)는 상기 인쇄회로기판(54)의 절단선(52)을 따라 배열된 다양한 형태 및 사이즈를 가질 수 있다.
따라서, 본 발명의 구조를 따르면 응력 완충부재를 인쇄회로기판의 최 외곽에 형성함으로써, 반도체 칩 패키지의 솔더 조인트 부로 열응력이 집중되는 것을 분산시킬 수 있다. 아울러 최 외곽에 형성된 응력 완충부재에 분리 및 파단이 발생되더라도, 파단의 전파를 억제하여 전기적으로 연결된 솔더 조인트의 신뢰성 불량에 이르지 않도록 한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (9)

  1. 전극 패드가 형성된 제1 면과, 접촉패드와 더미패드가 형성되고 상기 제1 면과 반대측인 제2 면을 갖는 인쇄회로기판;
    상기 인쇄회로기판의 제1 면에 탑재되어, 상기 전극 패드와 전기적으로 연결된 반도체 칩;
    상기 반도체 칩을 밀봉하는 몰딩 수지;
    상기 인쇄회로기판의 제2 면에 부착되고, 상기 접촉패드와 전기적으로 연결된 접속부재; 및
    상기 인쇄회로기판의 제2 면 가장자리부(edge portion)에 부착되고, 상기 더미패드와 연결된 응력 완충부재를 포함하는 반도체 칩 패키지.
  2. 제 1항에 있어서,
    상기 응력 완충부재는 솔더볼 형상인 것을 특징으로 하는 반도체 칩 패키지.
  3. 제 1항에 있어서,
    상기 응력 완충부재는 절단면을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제 1항에 있어서,
    상기 응력 완충부재는 상기 인쇄회로기판의 가장자리를 따라 배열된 바 형태 (bar shape) 인 것을 특징으로 하는 반도체 칩 패키지.
  5. 제 1항에 있어서,
    상기 응력 완충부재는 Ni, Cu, Pt, Pd, Au 그리고 이들의 합금으로 이루어진 그룹에서 선택되는 금속인 것을 특징으로 하는 반도체 칩 패키지.
  6. 전극 패드가 형성된 제1 면과, 접촉패드와 더미패드가 형성되고 상기 제1 면과 반대측인 제2 면을 갖는 인쇄회로기판을 준비하는 단계;
    반도체 칩을 상기 인쇄회로기판의 제1 면에 탑재하고, 상기 반도체 칩을 상기 전극 패드와 전기적으로 연결하는 단계;
    상기 반도체 칩을 몰딩 수지로 밀봉하는 단계;
    접속부재를 상기 인쇄회로기판의 제2 면에 부착하고, 상기 접속부재를 상기 제1 접촉패드와 전기적으로 연결하는 단계; 및
    응력 완충부재를 상기 인쇄회로기판의 제2 면 가장자리부(edge portion)에 부착하고, 상기 응력 완충부재를 상기 더미패드와 연결하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지 제조방법.
  7. 제 6항에 있어서, 상기 응력 완충부재를 상기 더미 패드에 연결시킨 단계 후에, 상기 응력 완충부재와 상기 접속부재에 대해서 솔더 리플로우(reflow) 공정을 수행하여, 상기 응력 완충부재와 상기 접속부재를 마더 보드(mother board)에 접착 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 제조방법.
  8. 제 6항에 있어서,
    상기 인쇄회로기판에 부착된 상기 응력 완충부재를 절단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 제조방법.
  9. 제 6항에 있어서,
    상기 응력 완충부재는 솔더 볼인 것을 특징으로 하는 반도체 칩 패키지 제조방법.
KR1020060009929A 2006-02-02 2006-02-02 반도체 칩 패키지 및 그 제조 방법 KR20070079361A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009929A KR20070079361A (ko) 2006-02-02 2006-02-02 반도체 칩 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009929A KR20070079361A (ko) 2006-02-02 2006-02-02 반도체 칩 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070079361A true KR20070079361A (ko) 2007-08-07

Family

ID=38599978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009929A KR20070079361A (ko) 2006-02-02 2006-02-02 반도체 칩 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070079361A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024084637A1 (ja) * 2022-10-19 2024-04-25 株式会社レゾナック 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024084637A1 (ja) * 2022-10-19 2024-04-25 株式会社レゾナック 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
JP5079493B2 (ja) マルチ・チップ・モジュールの製造方法
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JP4860939B2 (ja) 半導体装置
JP2008258411A (ja) 半導体装置および半導体装置の製造方法
JP4308608B2 (ja) 半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
EP2733727B1 (en) Packaging method of quad flat non-leaded package
JP4777692B2 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20110068451A1 (en) Multi-chip semiconductor connector
EP3319122B1 (en) Semiconductor device with wettable corner leads
JPH0558657B2 (ko)
JP2004228166A (ja) 半導体装置及びその製造方法
KR20070079361A (ko) 반도체 칩 패키지 및 그 제조 방법
JP2000286377A (ja) 半導体装置
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
JP2006147918A (ja) 半導体装置
JP4531073B2 (ja) 半導体装置
JP2004235217A (ja) 半導体装置及び電子装置の製造方法
JP2000286372A (ja) 半導体装置の製造方法
JP2000286376A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination