JP2003229663A - 多層配線基板とそれを用いた半導体装置搭載基板及び多層配線基板の製造方法 - Google Patents

多層配線基板とそれを用いた半導体装置搭載基板及び多層配線基板の製造方法

Info

Publication number
JP2003229663A
JP2003229663A JP2002028235A JP2002028235A JP2003229663A JP 2003229663 A JP2003229663 A JP 2003229663A JP 2002028235 A JP2002028235 A JP 2002028235A JP 2002028235 A JP2002028235 A JP 2002028235A JP 2003229663 A JP2003229663 A JP 2003229663A
Authority
JP
Japan
Prior art keywords
base material
insulating base
wiring
wiring board
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002028235A
Other languages
English (en)
Other versions
JP4181778B2 (ja
Inventor
Minoru Ogawa
稔 小川
Masahiro Izumi
真浩 和泉
Shigeyasu Ito
茂康 伊藤
Shingetsu Yamada
紳月 山田
Hideji Suzuki
秀次 鈴木
Norio Kurosaki
礼郎 黒崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Plastics Inc
Sony Corp
Original Assignee
Mitsubishi Plastics Inc
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Plastics Inc, Sony Corp filed Critical Mitsubishi Plastics Inc
Priority to JP2002028235A priority Critical patent/JP4181778B2/ja
Priority to KR1020030005785A priority patent/KR100935837B1/ko
Priority to TW92102163A priority patent/TWI267331B/zh
Priority to US10/357,183 priority patent/US6797367B2/en
Publication of JP2003229663A publication Critical patent/JP2003229663A/ja
Priority to US10/925,644 priority patent/US7334324B2/en
Priority to US11/943,410 priority patent/US20080116611A1/en
Application granted granted Critical
Publication of JP4181778B2 publication Critical patent/JP4181778B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/041—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a die for cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/582—Recycling of unreacted starting or intermediate materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 高耐熱性を有し、かつ樹脂流動が起こらずに
低温融着が可能であり、しかも、高精度かつ高精細な導
体配線が可能であり、さらに、少量多品種という製造形
態に好適に適用され且つ環境面でも負荷の少ない多層配
線基板とそれを用いた半導体装置搭載基板及び多層配線
基板の製造方法を提供する。 【解決手段】 本発明の多層配線基板は、結晶融解ピー
ク温度が２６０℃以上であるポリアリールケトン樹脂と
非晶性ポリエーテルイミド樹脂を主成分とする熱可塑性
樹脂組成物からなる絶縁基材１に、配線回路形成用の溝
部１２及びバイアホール１３が形成され、この溝部１２
に金属箔１４が表面が表出した状態で埋設され、バイア
ホール１３には導電性ペーストを硬化してなる導電材１
５が充填されていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線基板とそ
れを用いた半導体装置搭載基板及び多層配線基板の製造
方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化、多機能化に伴
い、電子機器に搭載される実装基板に対しても、より高
密度の電子部品の実装が要求されてきている。この実装
基板において、電子部品を高密度に実装するためには、
電子部品の小型化のみならず、プリント配線基板への微
細かつ高精度の配線加工も要求されている。一方、昨今
の環境負荷低減のためには、上記実装基板のリサイクル
についても考慮しなくてはならない。そこで注目された
のが熱可塑性樹脂を主材料とした配線基板である。この
配線基板は、スーパーエンジニアリングプラスチックと
称される耐熱性に優れた熱可塑性樹脂を用いたもので、
微細かつ高精度の配線加工ができるのみならず、高い機
械的強度、優れた電気的絶縁性等の特徴を有し、しか
も、リサイクルが比較的容易である等の種々の利点を有
しているので、配線の高密度化に対応するために、プリ
ント配線基板の基板材料として高耐熱性の熱可塑性樹脂
を使用する研究が進められている。
【０００３】この基板材料に適合する熱可塑性樹脂とし
ては、液晶ポリマーや熱可塑性ポリイミド等が挙げられ
る。また、この熱可塑性樹脂を用いたプリント配線基板
では、従来の汎用のプリント配線基板と同様、プリント
配線基板上に銅箔を積層し、次いで、ウェットエッチン
グ等により前記銅箔を配線パターンとなるようにエッチ
ング加工するという、いわゆるウェットプロセスにより
プリント配線基板上に所定の配線回路を形成している。
【０００４】また、プリント配線基板上に配線回路を形
成する他の方法として、ドライプロセスにより配線回路
を形成する方法がある。この方法は、スクリーン印刷法
あるいはディスペンス法等を用いて、プリント配線基板
上に所定の配線パターンの導電性ペーストを印刷し、こ
の導電性ペーストを熱処理することにより、プリント配
線基板上に所定の配線回路を形成している。この導電性
ペーストを印刷する方法は、従来の銅箔をエッチング加
工する方法と比較して、ウエットエッチング工程が不要
となるために、製造工程をドライな工程に転換すること
が可能となり、したがって、ますます環境に優しくなる
という利点がある。この熱可塑性樹脂は、工程タクトの
短縮化を図り、その優れた成形性や可塑性という利点を
生かすことで、基板材料としてより好適な材料と考えら
れている。
【０００５】
【発明が解決しようとする課題】ところで、従来の高耐
熱性の熱可塑性樹脂においては、高耐熱性の基板材料と
して有利である分、この熱可塑性樹脂を積層して一体化
する際には、この樹脂の融点近傍まで加熱し熱融着する
必要があるが、この加熱・熱融着の際に、融点近傍での
弾性率の大幅な低下によるレジンフローが配線回路を構
成する導体に歪みを生じさせるという問題点があった。
一方、従来のプリント配線基板の製造ラインは、多量少
品種に適した製造ラインであるから、生産設備が大きく
なる傾向がある。また、プリント配線基板上に配線回路
を形成する際においては、一般にケミカルエッチング
（ウェットエッチング）やめっき法が用いられている
が、環境負荷の点からも好ましくない。
【０００６】また、上述したように、ドライプロセスに
よる配線形成の方法として、導電性ペーストを用いたス
クリーン印刷法やディスペンス法が挙げられるが、いず
れの方法においても、年々進歩する高密度実装の要求か
らくる高精細かつ高精度な導体配線を実現するには限界
がある。また、上述のように、導電性ペーストにより配
線回路を形成した熱可塑性樹脂の積層体では、これらの
熱可塑性樹脂を融着して一体化しようとすると、熱可塑
性樹脂の融点近傍まで加熱して加圧する必要があり、配
線がファインピッチ化するにつれ、積層時の樹脂流動に
よる配線歪みが基板設計上無視できないものになってい
る。
【０００７】本発明は、上記の課題を解決するためにな
されたものであって、高耐熱性を有し、かつ樹脂流動が
起こらずに低温融着が可能であり、しかも、高精度かつ
高精細な導体配線が可能であり、さらに、少量多品種と
いう製造形態に好適に適用され且つ環境面でも負荷の少
ない多層配線基板とそれを用いた半導体装置搭載基板及
び多層配線基板の製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明者等は、鋭意検討
を重ねた結果、熱可塑性樹脂からなる基板と導電性ペー
ストによる配線パターンとを組み合わせて配線基板を作
製することができれば、高性能でかつ環境にも優しい多
層配線基板を実現することができると考え、本発明に至
った。
【０００９】すなわち、本発明の多層配線基板は、結晶
融解ピーク温度が２６０℃以上であるポリアリールケト
ン樹脂と非晶性ポリエーテルイミド樹脂を主成分とする
熱可塑性樹脂組成物からなる絶縁基材に導体配線が表面
が表出した状態で埋設され、この導体配線を含む絶縁基
材の表面が平坦化されてなる配線基材が複数、積層さ
れ、これらの配線基材同士が熱融着により接着され、か
つ結晶化されているとともに、各配線基材の配線回路及
び各配線基材間を電気的に接続する配線は、導電性ペー
ストを硬化してなる導電材により構成されていることを
特徴とする。
【００１０】この多層配線基板では、配線基材の主要部
を構成する絶縁基材を、結晶融解ピーク温度が２６０℃
以上であるポリアリールケトン樹脂と非晶性ポリエーテ
ルイミド樹脂を主成分とする熱可塑性樹脂組成物とし、
この熱可塑性樹脂組成物からなる絶縁基材に表面が表出
した状態で導体配線を埋設し、さらに、この導体配線を
複数、積層して、熱融着により接着し、かつ結晶化した
ことにより、優れた耐熱性、高い機械的強度、優れた電
気的絶縁性を有する上に、樹脂流動が起こらずに低温融
着が可能となり、この樹脂流動に起因する配線歪みの問
題が解消され、高精度かつ高精細な導体配線が可能にな
る。これにより、電気的特性及び信頼性に優れた多層配
線基板を提供することが可能になる。
【００１１】また、熱可塑性樹脂組成物及び導体配線の
種類や形状を適宜選択することで配線基材の多様化が可
能になるので、様々な仕様の配線基材を組み合わせるこ
とにより、様々な仕様の多層配線基板への対応が可能に
なる。また、様々な仕様の配線基材を組み合わせること
で、少量多品種という製造形態にとって好適である。ま
た、導電性ペーストにより電気的に接続することによ
り、ウェットプロセスによる配線形成が不要になり、環
境面での負荷が少なくなる。
【００１２】前記絶縁基材は、結晶融解ピーク温度が２
６０℃以上であるポリアリールケトン樹脂と非晶性ポリ
エーテルイミド樹脂を主成分とする熱可塑性樹脂組成物
を溶融混練し急冷製膜して得られた非晶性フィルムとす
るのが望ましい。また、本発明の導体配線は、導電性ペ
ーストを硬化してなる導電材であることが望ましい。ま
た、本発明の導体配線は、導電性ペーストを硬化してな
る導電材と金属箔とからなり、少なくとも前記金属箔の
表面が表出していることが望ましい。
【００１３】本発明の半導体装置搭載基板は、本発明の
多層配線基板に半導体装置を搭載してなることを特徴と
する。
【００１４】本発明の多層配線基板の製造方法は、結晶
融解ピーク温度が２６０℃以上であるポリアリールケト
ン樹脂と非晶性ポリエーテルイミド樹脂を主成分とする
熱可塑性樹脂組成物からなる絶縁基材の一方の表面もし
くは両面に、前記熱可塑性樹脂組成物のガラス転移温度
以上かつ結晶化開始温度未満の温度で熱成形を施し、前
記一方の表面もしくは両面に溝、貫通孔、または溝及び
貫通孔からなる導電領域を形成し、次いで、前記導電領
域に導電性ペーストを充填し、次いで、この絶縁基材を
複数、積層し、これらの絶縁基材同士を前記結晶化開始
温度以上の温度にて熱融着により接着して結晶化すると
ともに、各絶縁基材の配線回路及び各絶縁基材間を導電
性ペーストにより電気的に接続することを特徴とする。
【００１５】この多層配線基板の製造方法では、結晶融
解ピーク温度が２６０℃以上であるポリアリールケトン
樹脂と非晶性ポリエーテルイミド樹脂を主成分とする熱
可塑性樹脂組成物からなる絶縁基材を複数、積層し、こ
れらの絶縁基材同士を前記結晶化開始温度以上の温度に
て熱融着により接着して結晶化するとともに、各絶縁基
材の配線回路及び各絶縁基材間を導電性ペーストにより
電気的に接続する。これにより、優れた耐熱性、高い機
械的強度、優れた電気的絶縁性を有するとともに、高精
度かつ高精細な導体配線を有する多層配線基板が容易に
作製される。その結果、電気的特性及び信頼性に優れた
多層配線基板を容易に作製することが可能になる。
【００１６】また、前記絶縁基材の数やそれに形成され
る配線回路を適宜選択することで、多種多様の絶縁基材
が可能になり、これらを組み合わせることで、様々な仕
様の多層配線基板に対して容易に対応可能となり、少量
多品種の多層配線基板を容易かつ短時間で作製すること
が可能になる。また、製造過程においては、導電性ペー
ストにより電気的に接続するというドライプロセスを採
用することにより、ウェットプロセスによる配線形成工
程が不要になり、製造過程における環境面での負荷が少
なくなる。
【００１７】この多層配線基板の製造方法では、前記絶
縁基材を、結晶融解ピーク温度が２６０℃以上であるポ
リアリールケトン樹脂と非晶性ポリエーテルイミド樹脂
を主成分とする熱可塑性樹脂組成物を溶融混練し急冷製
膜して得られる非晶性フィルムとするのが望ましい。
【００１８】本発明の多層配線基板の他の製造方法は、
結晶融解ピーク温度が２６０℃以上であるポリアリール
ケトン樹脂と非晶性ポリエーテルイミド樹脂を主成分と
する熱可塑性樹脂組成物からなる絶縁基材の一方の面側
に金属箔を介して凹凸転写治具を配置するとともに、他
方の面側に前記絶縁基材のガラス転移温度以下で前記絶
縁基材より弾性率が低い弾性フィルムを配置し、次い
で、前記凹凸転写治具を用いて、前記弾性フィルムのガ
ラス転移温度以上かつ前記絶縁基材の結晶化開始温度未
満の温度にて熱成形し、次いで、前記金属箔を剥離し、
前記凹凸転写治具の凸部に対応する位置の金属箔のみを
前記絶縁基材に融着させることを特徴とする。
【００１９】この多層配線基板の製造方法では、結晶融
解ピーク温度が２６０℃以上であるポリアリールケトン
樹脂と非晶性ポリエーテルイミド樹脂を主成分とする熱
可塑性樹脂組成物からなる絶縁基材の一方の面側に、金
属箔を介して凹凸転写治具を配置し、他方の面側に前記
絶縁基材のガラス転移温度以下で前記絶縁基材より弾性
率が低い弾性フィルムを配置した状態で、前記弾性フィ
ルムのガラス転移温度以上かつ前記絶縁基材の結晶化開
始温度未満の温度にて前記凹凸転写治具を前記絶縁基材
に押圧して熱成形することにより、前記凹凸転写治具の
凸部に対応する位置の金属箔のみが前記絶縁基材に強固
に融着する。これにより、優れた耐熱性、高い機械的強
度、優れた電気的絶縁性を有するとともに、高精度かつ
高精細な導体配線を有する多層配線基板が容易に作製さ
れる。その結果、電気的特性及び信頼性に優れた多層配
線基板を容易に作製することが可能になる。
【００２０】また、前記絶縁基材の数やそれに形成され
る配線回路を適宜選択することで、多種多様の絶縁基材
及び導体配線が可能になり、これらを組み合わせること
で、様々な仕様の多層配線基板に対して容易に対応可能
となり、少量多品種の多層配線基板を容易かつ短時間で
作製することが可能になる。また、製造過程において
は、導電性ペーストにより電気的に接続するというドラ
イプロセスを採用することにより、ウェットプロセスに
よる配線形成工程が不要になり、製造過程における環境
面での負荷が少なくなる。
【００２１】
【発明の実施の形態】本発明の多層配線基板とそれを用
いた半導体装置搭載基板及び多層配線基板の製造方法の
各実施の形態について説明する。 「第１実施形態」図１は本発明の第１実施形態の多層配
線基板を示す断面図であり、図において、符号１は最上
層基材（最上層の配線基材）、２は最下層基材（最下層
の配線基材）、３、４は最上層基材１と最下層基材４と
の間に挟まれた内層基材（配線基材）である。
【００２２】最上層基材１は、通常１００μｍ以下の厚
みのフィルム、薄板状またはシート状のもので、結晶融
解ピーク温度が２６０℃以上であるポリアリールケトン
樹脂と非晶性ポリエーテルイミド樹脂を主成分とする熱
可塑性樹脂組成物からなる薄板状、フィルム状あるいは
シート状の絶縁基材１１の一方の面（この図では上側）
に、配線回路形成用の溝部１２が形成されるとともに、
絶縁基材１１を貫通するバイアホール（貫通孔）１３が
形成され、この溝部１２に金属箔１４が表面が表出した
状態で埋設され、バイアホール１３には導電性ペースト
を硬化してなる導電材１５が充填されている。この金属
箔１４を含む絶縁基材１１の表面、及び裏面は平坦化さ
れている。最下層基材２は、上述した最上層基材１と全
く同様の構成であり、絶縁基材１１の下側の面に配線回
路形成用の溝部１２が形成されている点が異なる。
【００２３】内層基材３は、通常１００μｍ以下の厚み
のフィルム、薄板状またはシート状のもので、上述した
最上層基材１と全く同様の熱可塑性樹脂組成物からなる
薄板状、フィルム状あるいはシート状の絶縁基材１１の
一方の面（この図では上側）に、配線回路形成用の溝部
１２が形成され、この溝部１２の一部に絶縁基材１１を
貫通するバイアホール１３が形成され、この溝部１２及
びバイアホール１３に導電性ペーストを硬化してなる導
電材１５が充填されている。この導電材１５を含む絶縁
基材１１の表面、及び裏面は平坦化されている。内層基
材４は、上述した内層基材３と全く同様の構成であり、
絶縁基材１１の下側の面に配線回路形成用の溝部１２が
形成されている点が異なる。
【００２４】これら最下層基材２、内層基材４、３及び
最上層基材１は、この順に積層されて熱融着により接着
されて一体化され、これら基材１〜４の配線回路及び各
基材１〜４間を電気的に接続する配線は、導電性ペース
トを硬化してなる導電材１５により構成されている。
【００２５】上記の絶縁基材１１を構成する熱可塑性樹
脂組成物の主成分である、結晶融解ピーク温度が２６０
℃以上であるポリアリールケトン樹脂は、その構造単位
に芳香核結合、エーテル結合およびケトン結合を含む熱
可塑性樹脂であり、その代表例としては、ポリエーテル
ケトン、ポリエーテルエーテルケトン、ポリエーテルケ
トンケトン等がある。 なお、ポリエーテルエーテルケ
トンは、「ＰＥＥＫ１５１Ｇ」、「ＰＥＥＫ３８１
Ｇ」、「ＰＥＥＫ４５０Ｇ」（いずれもＶＩＣＴＲＥＸ
社の商品名）等として市販されている。
【００２６】また、非晶性ポリエーテルイミド樹脂は、
その構造単位に芳香核結合、エーテル結合およびイミド
結合を含む非晶性熱可塑性樹脂であり、特に制限される
ものではない。なお、ポリエーテルイミドは、「Ｕｌｔ
ｅｍ ＣＲＳ５００１」、「Ｕｌｔｅｍ １０００」
（いずれもゼネラルエレクトリック社の商品名）等とし
て市販されている。
【００２７】上記の熱可塑性樹脂組成物の樹脂組成は、
ポリアリールケトン樹脂７０〜２５重量％と、非晶性ポ
リエーテルイミド樹脂３０〜７５重量％とからなる熱可
塑性樹脂組成物１００重量部に対して、無機充填材を２
０重量部以上かつ５０重量部以下で混合してなる組成物
が好ましい。
【００２８】ここで、ポリアリールケトン樹脂の含有率
を７０〜２５重量％と限定した理由は、含有率が７０重
量％を超えると、結晶性が高いために多層化する際の積
層性が低下するからであり、また、含有率が２５重量％
未満であると、組成物全体としての結晶性自体が低くな
り、結晶融解ピーク温度が２６０℃以上であってもリフ
ロー耐熱性が低下するからである。また、非晶性ポリエ
ーテルイミド樹脂の含有率を３０〜７５重量％と限定し
た理由は、含有率が３０重量％未満では、結晶性が高い
ために多層化する際の積層性が低下するからであり、ま
た、含有率が７５重量％を超えると、組成物全体として
の結晶性自体が低くなり、結晶融解ピーク温度が２６０
℃以上であってもリフロー耐熱性が低下するからであ
る。
【００２９】上述した熱可塑性樹脂組成物に対して無機
充填材を添加することも出来る。無機充填材としては、
特に制限はなく、公知のいかなるものも使用できる。例
えば、タルク、マイカ、雲母、ガラスフレーク、窒化ホ
ウ素（ＢＮ）、板状炭カル、板状水酸化アルミニウム、
板状シリカ、板状チタン酸カリウム等が挙げられる。こ
れらは１種類を単独で添加してもよく、２種類以上を組
合せて添加してもよい。特に、平均粒径が１５μｍ以
下、アスペクト比（粒径／厚み）が３０以上の鱗片状の
無機充填材が、平面方向と厚み方向の線膨張係数比を低
く抑えることができ、熱衝撃サイクル試験時の基板内の
クラック発生を抑制することができるので、好ましい。
【００３０】この無機充填材の添加量は、熱可塑性樹脂
組成物１００重量部に対して２０重量部以上かつ５０重
量部以下が好ましい。５０重量部を超えると、無機充填
材の分散不良の問題が発生し、線膨張係数がばらつき易
くなるからであり、また、２０重量部未満では、熱成形
に用いるガラススタンパーと絶縁基材１１の線膨張係数
の差により、絶縁基材１１に寸法収縮が発生するからで
あり、さらに、線膨張係数を低下させて寸法安定性を向
上させる効果が小さく、リフロー工程において線膨張係
数差に起因する内部応力が発生し、基板にそりやねじれ
が発生するからである。
【００３１】上記の熱可塑性樹脂組成物に対しては、そ
の性質を損なわない程度に、他の樹脂や無機充填材以外
の各種添加剤、例えば、安定剤、紫外線吸収剤、光安定
剤、核剤、着色剤、滑剤、難燃剤等を適宜添加してもよ
い。これら無機充填材を含めた各種添加剤を添加する方
法としては、公知の方法、例えば下記に挙げる方法
（ａ）、（ｂ）を用いることができる。
【００３２】（ａ）各種添加剤をポリアリールケトン樹
脂及び／または非晶性ポリエーテルイミド樹脂等の基材
（ベース樹脂）に高濃度（代表的な含有量としては１０
〜６０重量％程度）に混合したマスターバッチを別途作
製しておき、これを使用する樹脂に濃度を調整して混合
し、ニーダーや押出機等を用いて機械的にブレンドする
方法。 （ｂ）使用する樹脂に直接各種添加剤をニーダーや押出
機等を用いて機械的にブレンドする方法。これらの方法
の中では、（ａ）の方法が分散性や作業性の点から好ま
しい。さらに、絶縁基材１１の表面にはハンドリング性
の改良等のために、エンボス加工やコロナ処理等を適宜
施しても構わない。
【００３３】また、上記の導電材１５は、導電性ペース
トを加熱し硬化させたもので、導電性ペーストとして
は、樹脂系低温焼成タイプの銀（Ａｇ）ペースト、銀
（Ａｇ）−パラジウム（Ｐｄ）ペースト、銅（Ｃｕ）ペ
ースト等が好適に用いられる。
【００３４】次に、本実施形態の多層配線基板の製造方
法について図２〜図６に基づき説明する。ここでは、ま
ず、最外層基材（最上層基材及び最下層基材）及び内層
基材各々の製造方法について説明し、次いで、これらの
最外層基材及び内層基材を用いた多層配線基板の製造方
法について説明する。
【００３５】（１）最外層基材の製造方法 まず、図２（ａ）に示すように、結晶融解ピーク温度が
２６０℃以上であるポリアリールケトン樹脂と非晶性ポ
リエーテルイミド樹脂を主成分とする熱可塑性樹脂組成
物からなる絶縁基材２１を用意する。この絶縁基材２１
は、フィルム、薄板状またはシート状で提供される。成
形方法としては、公知の方法、例えばＴダイを用いる押
出キャスト法、あるいはカレンダー法等を採用すること
ができ、特に限定されるものではないが、シートの製膜
性や安定生産性等の面から、Ｔダイを用いる押出キャス
ト法が好ましい。Ｔダイを用いる押出キャスト法での成
形温度は、組成物の流動特性や製膜性等によって適宜調
整されるが、概ねポリアリールケトン樹脂の結晶融解ピ
ーク温度（２６０℃）以上、４３０℃以下である。
【００３６】次いで、図２（ｂ）に示すように、絶縁基
材２１の所定位置に、レーザもしくは機械ドリル等を用
いて絶縁基材２１を貫通する貫通孔２２を形成し、バイ
アホール１３とする。次いで、図２（ｃ）に示すよう
に、スキージ印刷等によりバイアホール１３内に導電性
ペースト２３を充填し、その後、この導電性ペースト２
３を１２０℃〜１６０℃で、３０分〜６０分加熱して硬
化させ、導電材１５とする。
【００３７】次いで、機械的研磨等により、絶縁基材２
１上に残っている導電材１５を研削して除去し、図２
（ｄ）に示すように、バイアホール１３に導電性ペース
トを硬化してなる導電材１５が充填され、かつ絶縁基材
２１の表面が所定の表面粗さに平坦化された配線基材２
４を得る。
【００３８】次いで、図３（ａ）に示すように、絶縁基
材２１の上側（一方の面側）に金属箔３１を介して一主
面に凹凸を有する凹凸転写治具３２を配置するととも
に、下側（他方の面側）に絶縁基材２１のガラス転移温
度（Ｔｇ１）以下で絶縁基材２１より弾性率が低い弾性
フィルム３３を配置し、次いで、図３（ｂ）に示すよう
に、絶縁基材２１に凹凸転写治具３２を押圧し、弾性フ
ィルム３３のガラス転移温度（Ｔｇ２）以上かつ絶縁基
材２１の結晶化開始温度（Ｔｃｓ）未満の温度にて熱成
形する。
【００３９】ここで、絶縁基材２１のガラス転移温度
（Ｔｇ１）及び結晶化開始温度（Ｔｃｓ）、弾性フィル
ム３３のガラス転移温度（Ｔｇ２）は、示差走査熱量
（ＤＳＣ）を測定することで分かる。これらの温度は、
例えば、被測定試料を加熱速度１０℃／分で加熱したと
きに得られるＤＳＣプロファイルより求めることができ
る。例えば、結晶融解ピーク温度が２６０℃以上である
ポリアリールケトン樹脂を４０重量％、非晶性ポリエー
テルイミド樹脂を６０重量％含む絶縁基材の場合、ガラ
ス転移温度（Ｔｇ１）は１８５℃、結晶化開始温度（Ｔ
ｃｓ）は２２５℃である。
【００４０】また、弾性フィルム３３は、絶縁基材２１
のガラス転移温度（Ｔｇ１）以下で絶縁基材２１より弾
性率が低いものであればよく、例えば、シンジオタクチ
ックポリスチレンからなるフィルム状の弾性体が好適に
用いられる。この弾性フィルム３３のガラス転移温度
（Ｔｇ２）は１００℃である。
【００４１】図４は、絶縁基材２１及び弾性フィルム３
３の弾性率温度依存性を示す図であり、図中、Ａは結晶
融解ピーク温度が２６０℃以上であるポリアリールケト
ン樹脂を４０重量％、非晶性ポリエーテルイミド樹脂を
６０重量％含む絶縁基材、Ｂはシンジオタクチックポリ
スチレンからなる弾性フィルムである。
【００４２】図４によれば、絶縁基材２１が軟化する以
前に弾性フィルム３３が軟化し、それにつれて絶縁基材
２１は撓むが塑性変形は起こらず、金属箔３１を効率よ
く切断することが可能となる。熱成形の温度は、弾性フ
ィルム３３のガラス転移温度（Ｔｇ２）以上、かつ絶縁
基材２１の結晶化開始温度（Ｔｃｓ）未満が好ましく、
より好ましくは絶縁基材２１のガラス転移温度（Ｔｇ
１）以下である。
【００４３】この熱成形により、図３（ｃ）に示すよう
に、弾性フィルム３３と絶縁基材２１の弾性率差により
金属箔３１が打ち抜かれ、凹凸転写治具３２の凹凸によ
る圧力差に応じた融着強度差が生じる。例えば、絶縁基
材２１内に埋設された金属箔３１ａは融着強度が強く、
絶縁基材２１に強固に接着しているが、これ以外の金属
箔３１ｂは融着強度が極めて弱く、絶縁基材２１から容
易に剥離可能である。したがって、図３（ｄ）に示すよ
うに、不用な金属箔３１ｂは絶縁基材２１から簡単に剥
離除去することが可能となる。
【００４４】なお、金属箔３１の下面には、必ずしも導
電性ペーストを硬化してなる導電材１５及びバイアホー
ル１３が存在する必要はないが、全ての金属箔３１の下
面に導電材１５が存在することで、融着強度差が大きく
なり、より容易に不用な金属箔３１ｂを除去することが
可能である。また、金属箔３１の種類および厚みは制限
されるものではないが、金属箔３１の厚みとしては、凹
凸転写治具３２の凹凸高さ以下の厚みがより好適であ
る。一例として、凹凸転写治具３２の凹凸高さ５０μｍ
に対して、９〜３５μｍの厚みを有する表面粗化電解銅
箔（金属箔）を用いたが、いずれの厚みにおいても不用
の電解銅箔の剥離は可能であった。
【００４５】この絶縁基材２１から不用な金属箔３１ｂ
を除去した後、図３（ｅ）に示すように、図示しない成
形金型を用いて金属箔３１ａ及び導電材１５を含む絶縁
基材２１の両面に、０．５〜１０ｋｇ／ｃｍ2の圧力か
つ絶縁基材２１の結晶化開始温度（Ｔｃｓ）未満の温度
で熱成形を施し、金属箔３１ａ及び導電材１５を含む絶
縁基材２１の両面を平坦化した。以上により、最外層基
材、すなわち絶縁基材２１に金属箔１４が表面が表出し
た状態で埋設され、バイアホール１３に導電材１５が充
填された最上層基材３４（または最下層基材３５）を得
ることができる。
【００４６】（２）内層基材の製造方法 まず、図５（ａ）に示すように、上記の最外層基材と同
様の熱可塑性樹脂組成物からなる絶縁基材２１の表面
（一方の面）に、スタンパ４１の凸部４２を熱転写す
る。この熱転写の条件は、例えば、温度：１７５℃〜２
０５℃、圧力：２０ｋｇ／ｃｍ2〜６０ｋｇ／ｃｍ2であ
る。この熱転写により、図５（ｂ）に示すように、絶縁
基材２１の表面に配線回路形成用溝部４３が形成され
る。
【００４７】スタンパ４１は、絶縁基材２１に対して離
型性の良好な材質、例えば、ガラス、セラミックス等に
より構成されたもので、特に、３〜５ｍｍの厚みの耐熱
ガラスが好適に用いられる。このスタンパ４１は、耐熱
ガラス板上にフォトリソグラフ法を用いてレジストマス
クを形成し、その後、このレジストマスクを用いてサン
ドブラスト法により配線回路パターンに対応する凸部４
２を形成することにより作製される。
【００４８】次いで、図５（ｃ）に示すように、絶縁基
材２１の所定位置に、レーザもしくは機械ドリル等を用
いて絶縁基材２１を貫通する貫通孔４４を形成し、バイ
アホール１３とする。このバイアホール１３は、スタン
パ４１により配線回路形成用溝部４３と同時に成形して
も構わない。次いで、図５（ｄ）に示すように、スキー
ジ印刷等により配線回路形成用溝部４３及びバイアホー
ル１３内に導電性ペースト４５を充填し、その後、この
導電性ペースト４５を１２０℃〜１６０℃で、３０分〜
６０分加熱して硬化させ、導電材１５とする。これによ
り、絶縁基材２１の所定位置に導電回路４６及び層間導
通部４７が形成される。
【００４９】次いで、図５（ｅ）に示すように、研磨機
４８を用いて絶縁基材２１上に残っている導電材１５を
研削して除去するとともに、絶縁基材２１の表面を平坦
化し、図５（ｆ）に示すように、絶縁基材２１の所定位
置に導電回路４６及び層間導通部４７が形成された内層
基材４９（または内層基材５０）を得ることができる。
【００５０】（３）多層配線基材の製造方法 まず、図６（ａ）に示すように、積層治具５１内に、弾
性及び離型性を有するクッションフィルム５２、最下層
基材３５、内層基材４９、内層基材５０、最上層基材３
４、弾性及び離型性を有するクッションフィルム５２を
この順に重ね、その後、温度：２００〜２６０℃、圧
力：２０〜６０ｋｇ／ｃｍ2の条件で熱融着することに
より、最下層基材３５〜最上層基材３４を接着して一体
化する。以上により、図６（ｂ）に示すように、最下層
基材３５、内層基材４９、内層基材５０及び最上層基材
３４が積層されて熱融着により一体化された多層配線基
板５３を得ることができる。
【００５１】本実施形態によれば、結晶融解ピーク温度
が２６０℃以上であるポリアリールケトン樹脂と非晶性
ポリエーテルイミド樹脂を主成分とする熱可塑性樹脂組
成物からなる絶縁基材１１に配線回路形成用の溝部１２
を形成するとともに、絶縁基材１１を貫通するバイアホ
ール１３を形成し、この溝部１２に金属箔１４を表面が
表出した状態で埋設し、バイアホール１３に導電性ペー
ストを硬化してなる導電材１５を充填して配線基材とし
たので、優れた耐熱性、高い機械的強度、優れた電気的
絶縁性を有する上に、樹脂流動を起こすことなく低温融
着を行うことができ、樹脂流動に起因する配線歪みの問
題を解消することができ、高精度かつ高精細な導体配線
とすることができる。したがって、電気的特性及び信頼
性に優れた多層配線基板を提供することができる。
【００５２】また、熱可塑性樹脂組成物及び導体配線の
種類や形状を適宜選択することで配線基材の多様化を図
ることができ、様々な仕様の配線基材を組み合わせるこ
とにより、様々な仕様の多層配線基板を容易に実現する
ことができる。また、様々な仕様の配線基材を組み合わ
せることで、少量多品種という製造形態に適用すること
ができる。また、導電性ペーストにより電気的に接続す
ることにより、ウェットプロセスによる配線形成が不要
になり、環境面での負荷が少ない。
【００５３】「第２実施形態」図７は本発明の第２実施
形態のＩＣパッケージ基板（半導体装置搭載基板）を示
す断面図である。このＩＣパッケージ基板は、最下層基
材３５、内層基材４９及び内層基材５０が、この順に積
層され熱融着により一体化されて多層インターポーザー
基板６１とされ、ＩＣチップ（半導体装置）搭載部とな
る内層基材５０上に、直接ＩＣチップ（半導体装置）６
３が固定されるとともに、このＩＣチップ６３のピン
（端子）６４と導電回路４６とが電気的に接続され、さ
らに、このＩＣチップ６３がエポキシ樹脂等の封止樹脂
６５により封止された構成である。
【００５４】このＩＣパッケージ基板を製造するには、
まず、図８（ａ）に示すように、積層治具５１内に、弾
性及び離型性を有するクッションフィルム５２、最下層
基材３５、内層基材４９、内層基材５０、弾性及び離型
性を有するクッションフィルム５２をこの順に重ね、そ
の後、温度：２００〜２６０℃、圧力：２０〜６０ｋｇ
／ｃｍ2の条件で熱融着することにより、最下層基材３
５〜内層基材５０を接着して一体化し、多層インターポ
ーザー基板６１とする。
【００５５】次いで、図８（ｂ）に示すように、ＩＣチ
ップ搭載部となる内層基材５０上の所定位置にＩＣチッ
プ６３を載置し、このＩＣチップ６３を熱盤６８により
所定の温度、例えば、絶縁基材の結晶化開始温度以下の
１７５〜２０５℃に保持した状態で熱圧着し、図８
（ｃ）に示すように、ＩＣチップ６３のピン６４と導電
回路４６とを電気的に接続する。次いで、ＩＣチップ６
３を覆うようにエポキシ樹脂等の封止樹脂剤６９を塗布
し、この封止樹脂剤６９を加熱して硬化させ、封止樹脂
６５とする。
【００５６】このように、ＩＣチップ６３搭載時の温度
は、絶縁基材の結晶化開始温度以下の１７５〜２０５℃
とすることで、その後の低温積層が可能となる。また、
内層基材５０上に急速熱硬化タイプのエポキシ樹脂を供
給し、熱圧着によって接合しても構わない。
【００５７】本実施形態においても、第１実施形態の多
層配線基板と同様の効果を奏することができる。しか
も、ＩＣチップ搭載部となる内層基材５０上に、直接Ｉ
Ｃチップ６３を固定したので、高精度、高精細かつ高密
度のＩＣパッケージ基板を得ることができる。
【００５８】「第３実施形態」図９は本発明の第３実施
形態のＩＣパッケージ基板（半導体装置搭載基板）を示
す断面図である。このＩＣパッケージ基板が、第２実施
形態のＩＣパッケージ基板と異なる点は、第２実施形態
のＩＣパッケージ基板では、ＩＣチップ搭載部となる内
層基材５０上に、直接ＩＣチップ６３を固定したのに対
し、本実施形態のＩＣパッケージ基板では、ＩＣチップ
搭載部となる内層基材５０上にＩＣチップ固定用接着剤
６２を介してＩＣチップ６３を固定した点である。
【００５９】このＩＣパッケージ基板を製造するには、
第２実施形態のＩＣパッケージ基板と同様にして多層イ
ンターポーザー基板６１を作製し、次いで、図１０
（ａ）に示すように、ＩＣチップ搭載部となる内層基材
５０上にＩＣチップ固定用接着剤６２を塗布し、このＩ
Ｃチップ固定用接着剤６２上の所定位置にＩＣチップ６
３を載置し、このＩＣチップ６３を熱盤６８により所定
の温度、例えば、絶縁基材の結晶化開始温度以下の１７
５〜２０５℃に保持した状態で熱圧着し、図１０（ｂ）
に示すように、ＩＣチップ６３のピン６４と導電回路４
６とを電気的に接続する。次いで、ＩＣチップ６３及び
ＩＣチップ固定用接着剤６２を覆うようにエポキシ樹脂
等の封止樹脂剤６９を塗布し、この封止樹脂剤６９を加
熱して硬化させ、封止樹脂６５とする。
【００６０】本実施形態においても、第１実施形態の多
層配線基板と同様の効果を奏することができる。しか
も、ＩＣチップ搭載部となる内層基材５０上に、ＩＣチ
ップ固定用接着剤６２を介してＩＣチップ６３を固定し
たので、内層基材５０とＩＣチップ６３との間の絶縁性
が十分確保できない場合においても、ＩＣチップ固定用
接着剤６２により絶縁性を確保することができ、高精
度、高精細かつ高密度のＩＣパッケージ基板を得ること
ができる。
【００６１】
【発明の効果】以上説明したように、本発明の多層配線
基板によれば、配線基材の主要部を構成する絶縁基材
を、結晶融解ピーク温度が２６０℃以上であるポリアリ
ールケトン樹脂と非晶性ポリエーテルイミド樹脂を主成
分とする熱可塑性樹脂組成物とし、この熱可塑性樹脂組
成物からなる絶縁基材に表面が表出した状態で導体配線
を埋設し、さらに、この導体配線を複数、積層して、熱
融着により接着し、かつ結晶化したので、優れた耐熱
性、高い機械的強度、優れた電気的絶縁性を有する上
に、樹脂流動を起こすことなく低温融着を行うことがで
き、この樹脂流動に起因する配線歪みの問題を解消する
ことができ、高精度かつ高精細の導体配線が得られる。
したがって、電気的特性及び信頼性に優れた多層配線基
板を提供することができる。
【００６２】また、熱可塑性樹脂組成物及び導体配線の
種類や形状を適宜選択することで配線基材の多様化を図
ることができ、様々な仕様の配線基材を組み合わせるこ
とにより、様々な仕様の多層配線基板を実現することが
できる。また、様々な仕様の配線基材を組み合わせるこ
とで、少量多品種という製造形態に容易に適合すること
ができる。また、導電性ペーストにより電気的に接続す
るので、ウェットプロセスによる配線形成が不要にな
り、環境面での負荷が少ない。
【００６３】本発明の半導体装置搭載基板によれば、本
発明の多層配線基板に半導体装置を搭載したので、高精
度、高精細かつ高密度の半導体装置搭載基板を容易に得
ることができる。
【００６４】本発明の多層配線基板の製造方法によれ
ば、結晶融解ピーク温度が２６０℃以上であるポリアリ
ールケトン樹脂と非晶性ポリエーテルイミド樹脂を主成
分とする熱可塑性樹脂組成物からなる絶縁基材を複数、
積層し、これらの絶縁基材同士を前記結晶化開始温度以
上の温度にて熱融着により接着して結晶化するととも
に、各絶縁基材の配線回路及び各絶縁基材間を導電性ペ
ーストにより電気的に接続するので、優れた耐熱性、高
い機械的強度、優れた電気的絶縁性を有するとともに、
高精度かつ高精細な導体配線を有する多層配線基板を容
易に作製することができ、その結果、電気的特性及び信
頼性に優れた多層配線基板を容易に得ることができる。
【００６５】また、絶縁基材の数やそれに形成される配
線回路を適宜選択することで、多種多様の絶縁基材を得
ることができ、これらを組み合わせることで、様々な仕
様の多層配線基板に対して容易に適合することができ、
少量多品種の多層配線基板を容易かつ短時間に得ること
ができる。また、製造過程においては、導電性ペースト
により電気的に接続するというドライプロセスを採用し
たので、ウェットプロセスによる配線形成工程が不要と
なり、製造過程における環境面での負荷が少ない。
【００６６】本発明の多層配線基板の他の製造方法によ
れば、弾性フィルムのガラス転移温度以上かつ絶縁基材
の結晶化開始温度未満の温度にて凹凸転写治具を絶縁基
材に押圧して熱成形するので、優れた耐熱性、高い機械
的強度、優れた電気的絶縁性を有するとともに、高精度
かつ高精細な導体配線を有する多層配線基板を容易に作
製することができ、その結果、電気的特性及び信頼性に
優れた多層配線基板を容易に得ることができる。
【００６７】また、絶縁基材の数やそれに形成される配
線回路を適宜選択することで、多種多様の絶縁基材及び
導体配線を得ることができ、これらを組み合わせること
で、様々な仕様の多層配線基板に対して容易に適合する
ことができ、少量多品種の多層配線基板を容易かつ短時
間に得ることができる。また、製造過程においては、導
電性ペーストにより電気的に接続するというドライプロ
セスを採用したので、ウェットプロセスによる配線形成
工程が不要となり、製造過程における環境面での負荷が
少ない。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の多層配線基板を示す
断面図である。
【図２】 本発明の第１実施形態の多層配線基板の製造
方法を示す過程図である。
【図３】 本発明の第１実施形態の多層配線基板の製造
方法を示す過程図である。
【図４】 絶縁基材及び弾性フィルムの弾性率温度依存
性を示す図である。
【図５】 本発明の第１実施形態の多層配線基板の製造
方法を示す過程図である。
【図６】 本発明の第１実施形態の多層配線基板の製造
方法を示す過程図である。
【図７】 本発明の第２実施形態のＩＣパッケージ基板
を示す断面図である。
【図８】 本発明の第２実施形態のＩＣパッケージ基板
の製造方法を示す過程図である。
【図９】 本発明の第３実施形態のＩＣパッケージ基板
を示す断面図である。
【図１０】 本発明の第３実施形態のＩＣパッケージ基
板の製造方法を示す過程図である。
【符号の説明】
１ 最上層基材（最上層の配線基材） ２ 最下層基材（最下層の配線基材） ３、４ 内層基材（配線基材） １１ 絶縁基材 １２ 配線回路形成用の溝部 １３ バイアホール（貫通孔） １４ 金属箔 １５ 導電材 ２１ 絶縁基材 ２２ 貫通孔 ２３ 導電性ペースト ２４ 配線基材 ３１ 金属箔 ３２ 凹凸転写治具 ３３ 弾性フィルム ３４ 最上層基材 ３５ 最下層基材 ４３ 配線回路形成用溝部 ４４ 貫通孔 ４５ 導電性ペースト ４９、５０ 内層基材 ５３ 多層配線基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０８Ｊ 5/18 ＣＦＧ Ｃ０８Ｊ 5/18 ＣＦＧ Ｃ０８Ｌ 71/10 Ｃ０８Ｌ 71/10 79/08 79/08 Ｄ Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 1/03 ６１０Ｈ 23/14 ６１０Ｎ Ｈ０５Ｋ 1/03 ６１０ 3/20 Ｚ 3/22 Ｂ 3/20 Ｈ０１Ｌ 23/12 Ｎ 3/22 23/14 Ｒ (72)発明者 和泉 真浩 東京都品川区東五反田２丁目17番１号 ソ ニーイーエムシーエス株式会社内 (72)発明者 伊藤 茂康 東京都品川区東五反田２丁目17番１号 ソ ニーイーエムシーエス株式会社内 (72)発明者 山田 紳月 滋賀県長浜市三ツ矢町５番８号 三菱樹脂 株式会社長浜工場内 (72)発明者 鈴木 秀次 滋賀県長浜市三ツ矢町５番８号 三菱樹脂 株式会社長浜工場内 (72)発明者 黒崎 礼郎 滋賀県長浜市三ツ矢町５番８号 三菱樹脂 株式会社長浜工場内 Ｆターム(参考） 4F071 AA51 AA60 AF45 AH13 BC01 4J002 CH09W CM04X GQ01 5E343 AA02 AA07 AA16 AA18 AA33 AA38 AA39 BB02 BB22 BB67 BB72 DD02 DD55 ER50 GG08 5E346 AA02 AA12 AA15 AA32 AA38 AA43 BB01 CC08 CC10 CC32 DD02 DD33 EE02 EE06 EE14 FF18 FF35 FF36 GG01 GG28 HH07 HH26 HH33

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 結晶融解ピーク温度が２６０℃以上であ
    るポリアリールケトン樹脂と非晶性ポリエーテルイミド
    樹脂を主成分とする熱可塑性樹脂組成物からなる絶縁基
    材に導体配線が表面が表出した状態で埋設され、この導
    体配線を含む絶縁基材の表面が平坦化されてなる配線基
    材が複数、積層され、 これらの配線基材同士が熱融着により接着され、かつ結
    晶化されているとともに、各配線基材の配線回路及び各
    配線基材間を電気的に接続する配線は、導電性ペースト
    を硬化してなる導電材により構成されていることを特徴
    とする多層配線基板。
  2. 【請求項２】 前記絶縁基材は、結晶融解ピーク温度が
    ２６０℃以上であるポリアリールケトン樹脂と非晶性ポ
    リエーテルイミド樹脂を主成分とする熱可塑性樹脂組成
    物を溶融混練し急冷製膜して得られた非晶性フィルムか
    らなることを特徴とする請求項１記載の多層配線基板。
  3. 【請求項３】 前記導体配線は、導電性ペーストを硬化
    してなる導電材であることを特徴とする請求項１または
    ２記載の多層配線基板。
  4. 【請求項４】 前記導体配線は、導電性ペーストを硬化
    してなる導電材と金属箔とからなり、少なくとも前記金
    属箔の表面が表出していることを特徴とする請求項１ま
    たは２記載の多層配線基板。
  5. 【請求項５】 請求項１ないし４のいずれか１項記載の
    多層配線基板に半導体装置を搭載してなることを特徴と
    する半導体装置搭載基板。
  6. 【請求項６】 結晶融解ピーク温度が２６０℃以上であ
    るポリアリールケトン樹脂と非晶性ポリエーテルイミド
    樹脂を主成分とする熱可塑性樹脂組成物からなる絶縁基
    材の一方の表面もしくは両面に、前記熱可塑性樹脂組成
    物のガラス転移温度以上かつ結晶化開始温度未満の温度
    で熱成形を施し、前記一方の表面もしくは両面に溝、貫
    通孔、または溝及び貫通孔からなる導電領域を形成し、 次いで、前記導電領域に導電性ペーストを充填し、 次いで、この絶縁基材を複数、積層し、これらの絶縁基
    材同士を前記結晶化開始温度以上の温度にて熱融着によ
    り接着して結晶化するとともに、各絶縁基材の配線回路
    及び各絶縁基材間を導電性ペーストにより電気的に接続
    することを特徴とする多層配線基板の製造方法。
  7. 【請求項７】 前記絶縁基材は、結晶融解ピーク温度が
    ２６０℃以上であるポリアリールケトン樹脂と非晶性ポ
    リエーテルイミド樹脂を主成分とする熱可塑性樹脂組成
    物を溶融混練し急冷製膜して得られる非晶性フィルムで
    あることを特徴とする請求項６記載の多層配線基板の製
    造方法。
  8. 【請求項８】 結晶融解ピーク温度が２６０℃以上であ
    るポリアリールケトン樹脂と非晶性ポリエーテルイミド
    樹脂を主成分とする熱可塑性樹脂組成物からなる絶縁基
    材の一方の面側に金属箔を介して凹凸転写治具を配置す
    るとともに、他方の面側に前記絶縁基材のガラス転移温
    度以下で前記絶縁基材より弾性率が低い弾性フィルムを
    配置し、 次いで、前記凹凸転写治具を用いて、前記弾性フィルム
    のガラス転移温度以上かつ前記絶縁基材の結晶化開始温
    度未満の温度にて熱成形し、 次いで、前記金属箔を剥離し、前記凹凸転写治具の凸部
    に対応する位置の金属箔のみを前記絶縁基材に融着させ
    ることを特徴とする多層配線基板の製造方法。
JP2002028235A 2002-02-05 2002-02-05 配線基板の製造方法 Expired - Fee Related JP4181778B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002028235A JP4181778B2 (ja) 2002-02-05 2002-02-05 配線基板の製造方法
KR1020030005785A KR100935837B1 (ko) 2002-02-05 2003-01-29 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법
TW92102163A TWI267331B (en) 2002-02-05 2003-01-30 Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board
US10/357,183 US6797367B2 (en) 2002-02-05 2003-02-03 Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board
US10/925,644 US7334324B2 (en) 2002-02-05 2004-08-24 Method of manufacturing multilayer wiring board
US11/943,410 US20080116611A1 (en) 2002-02-05 2007-11-20 Method of Manufacturing Multilayer Wiring Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002028235A JP4181778B2 (ja) 2002-02-05 2002-02-05 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003229663A true JP2003229663A (ja) 2003-08-15
JP4181778B2 JP4181778B2 (ja) 2008-11-19

Family

ID=27749517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002028235A Expired - Fee Related JP4181778B2 (ja) 2002-02-05 2002-02-05 配線基板の製造方法

Country Status (4)

Country Link
US (3) US6797367B2 (ja)
JP (1) JP4181778B2 (ja)
KR (1) KR100935837B1 (ja)
TW (1) TWI267331B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073622A (ja) * 2004-08-31 2006-03-16 Nec Electronics Corp 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP5684233B2 (ja) * 2010-03-26 2015-03-11 パナソニックＩｐマネジメント株式会社 シリコン配線埋込ガラス基板及びその製造方法
JP7338793B2 (ja) 2020-06-03 2023-09-05 株式会社村田製作所 多層基板及びその製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
KR100688103B1 (ko) * 2003-09-29 2007-03-02 이비덴 가부시키가이샤 프린트 배선판용 층간 절연층, 프린트 배선판 및 그 제조방법
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
US7886429B2 (en) * 2004-12-08 2011-02-15 Abb Ag Method for producing a measuring transducer
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US7714451B2 (en) * 2005-02-18 2010-05-11 Stats Chippac Ltd. Semiconductor package system with thermal die bonding
US7225536B2 (en) * 2005-04-07 2007-06-05 Ho-Ching Yang Precasting multi-layer PCB process
TWI298334B (en) * 2005-07-05 2008-07-01 Chang Chun Plastics Co Ltd Polyamic acid resin composition modified with laminate nanometer silica sheet and polyimide prepared therefrom
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
CA2669183A1 (en) * 2006-11-09 2008-05-22 Stanley Fastening Systems, L.P. Cordless fastener driving device
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8312623B2 (en) * 2007-03-29 2012-11-20 Fry's Metals, Inc. Methods for producing electrical conductors
KR101396700B1 (ko) * 2007-04-03 2014-05-16 스미토모 베이클리트 컴퍼니 리미티드 다층 회로 기판 및 반도체 장치
TWI334324B (en) * 2007-09-19 2010-12-01 Unimicron Technology Corp Printed circuit board and method of fabricating the same
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
CN101884257B (zh) * 2007-12-05 2012-02-08 三菱树脂株式会社 具有腔部的多层布线基板
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US8932906B2 (en) 2008-08-19 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via bonding structure
JP5481854B2 (ja) * 2008-12-16 2014-04-23 Ｔｄｋ株式会社 電子部品
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
EP3570649A1 (en) * 2009-11-10 2019-11-20 Murata Manufacturing Co., Ltd. Multilayer board and manufacturing method thereof
WO2011062252A1 (ja) * 2009-11-19 2011-05-26 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
KR101624910B1 (ko) * 2009-12-04 2016-05-30 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
KR20120051991A (ko) * 2010-11-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
KR102194719B1 (ko) * 2014-06-12 2020-12-23 삼성전기주식회사 패키지 기판 및 이를 이용한 패키지
US20170018448A1 (en) * 2015-07-15 2017-01-19 Chip Solutions, LLC Semiconductor device and method
WO2017217126A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 樹脂多層基板の製造方法
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444732A (en) * 1967-06-06 1969-05-20 Albert L Robbins Method and apparatus for determining optimum bonding parameters for thermoplastic material
EP0478320A3 (en) 1990-09-28 1993-06-30 Kabushiki Kaisha Toshiba Method for manufacturing printed circuit board
JPH0541572A (ja) 1990-09-28 1993-02-19 Toshiba Corp 印刷配線板の製造方法および多層印刷配線板の製造方法
JPH05275834A (ja) 1992-03-27 1993-10-22 Toshiba Corp 金属パターンの形成方法
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
JPH0955569A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 薄膜配線シート、多層配線基板、および、それらの製造方法
JP2728074B2 (ja) * 1995-12-28 1998-03-18 日本電気株式会社 テープキャリアパッケージのスタック構造
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH1140745A (ja) * 1997-07-17 1999-02-12 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP3514656B2 (ja) 1999-03-26 2004-03-31 三菱樹脂株式会社 表面平滑配線板およびその製造方法
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001119148A (ja) * 1999-10-14 2001-04-27 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2001196703A (ja) 2000-01-14 2001-07-19 Sony Corp プリント配線基板及びその作製方法
JP2001230520A (ja) 2000-02-14 2001-08-24 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2001244609A (ja) 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2001257448A (ja) 2000-03-10 2001-09-21 Sony Corp プリント配線基板の製造方法及びそれにより得られたプリント配線基板
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002248626A (ja) 2001-02-26 2002-09-03 Sony Corp 転写用金型とその製造方法
JP4576728B2 (ja) 2001-03-06 2010-11-10 ソニー株式会社 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法
JP2002261444A (ja) 2001-03-06 2002-09-13 Sony Corp 積層配線基板およびその製造方法
JP2002261120A (ja) 2001-03-06 2002-09-13 Sony Corp 実装基板とその製造方法および半導体装置
JP2002270731A (ja) 2001-03-14 2002-09-20 Sony Corp 配線基板及びその製造方法、並びに半導体装置
JP2002290029A (ja) 2001-03-26 2002-10-04 Sony Corp 配線基板の製造方法及び配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073622A (ja) * 2004-08-31 2006-03-16 Nec Electronics Corp 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP5684233B2 (ja) * 2010-03-26 2015-03-11 パナソニックＩｐマネジメント株式会社 シリコン配線埋込ガラス基板及びその製造方法
JP7338793B2 (ja) 2020-06-03 2023-09-05 株式会社村田製作所 多層基板及びその製造方法

Also Published As

Publication number Publication date
US7334324B2 (en) 2008-02-26
KR20030066359A (ko) 2003-08-09
KR100935837B1 (ko) 2010-01-11
US20050025944A1 (en) 2005-02-03
US20080116611A1 (en) 2008-05-22
JP4181778B2 (ja) 2008-11-19
US20030180510A1 (en) 2003-09-25
TW200303164A (en) 2003-08-16
US6797367B2 (en) 2004-09-28
TWI267331B (en) 2006-11-21

Similar Documents

Publication Publication Date Title
JP2003229663A (ja) 多層配線基板とそれを用いた半導体装置搭載基板及び多層配線基板の製造方法
JP4401070B2 (ja) 半導体装置内蔵多層配線基板及びその製造方法
TW398163B (en) The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
TW511405B (en) Device built-in module and manufacturing method thereof
CN1812689B (zh) 多层电路基板及其制造方法
JP3312723B2 (ja) 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
WO2007063960A1 (ja) プリプレグ、プリプレグの製造方法、基板および半導体装置
JP2006203114A (ja) 多層プリント配線基板
JP2002305364A (ja) 回路部品内蔵モジュールおよびその製造方法
JP4181897B2 (ja) 半導体装置内蔵多層配線基板及びその製造方法
JP3922977B2 (ja) 半導体装置内蔵多層配線基板
JP4774215B2 (ja) 多層プリント配線基板
JP2004111945A (ja) 配線基板及びその製造方法
JP3935801B2 (ja) 多層配線基板及び半導体装置内蔵多層配線基板
JP2004349366A (ja) 多層配線基板及びその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP3614844B2 (ja) 熱伝導基板
JP5110858B2 (ja) 配線基板およびその製造方法
JP2008103427A (ja) 離型フィルム
JP2006278996A (ja) 配線基板、積層回路基板およびその製造方法
JP4137739B2 (ja) 半導体装置内蔵多層配線基板用穴明き配線基材、半導体装置内蔵多層配線基板及びその製造方法
JP2003347483A (ja) 回路部品モジュールおよびその製造方法
JP2004303887A (ja) 多層配線基板
JP2002334945A (ja) 熱伝導基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees