KR20030066359A - 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법 - Google Patents

다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20030066359A
KR20030066359A KR10-2003-0005785A KR20030005785A KR20030066359A KR 20030066359 A KR20030066359 A KR 20030066359A KR 20030005785 A KR20030005785 A KR 20030005785A KR 20030066359 A KR20030066359 A KR 20030066359A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
wiring board
base material
temperature
Prior art date
Application number
KR10-2003-0005785A
Other languages
English (en)
Other versions
KR100935837B1 (ko
Inventor
오가와미노루
이즈미마사히로
이토시게야스
야마다신게츠
스즈키슈지
구로사키히로오
Original Assignee
소니 가부시끼 가이샤
미쓰비시 쥬시 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤, 미쓰비시 쥬시 가부시끼가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030066359A publication Critical patent/KR20030066359A/ko
Application granted granted Critical
Publication of KR100935837B1 publication Critical patent/KR100935837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/041—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a die for cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/582—Recycling of unreacted starting or intermediate materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]

Abstract

본 발명은 고내열성을 가지며, 수지 유동이 발생하지 않고 저온 융착이 가능하며, 고정밀도와 고선명인 도체 배선이 가능하고, 소량 다품종이라는 제조 형태에 적합하게 적용되며, 또한 환경면에서도 부하가 적은 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재 기판 및 다층 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 다층 배선 기판은 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재(11)에 배선 회로 형성용 홈부(12) 및 비어홀(13)이 형성되고, 상기 홈부(12)에 금속박(14)이 표면이 표출된 상태로 매설되며, 비어홀(13)에는 도전성 페이스트를 경화하여 이루어진 도전재(15)가 충전되어 있다.

Description

다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재 기판 및 다층 배선 기판의 제조 방법{MULTILAYER WIRING BOARD, SEMICONDUCTOR DEVICE MOUNTING BOARD USING SAME, AND METHOD OF MANUFACTURING MULTILAYER WIRING BOARD}
본 발명은 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재 기판 및 다층 배선 기판의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화 및 다기능화에 따라 전자 기기에 탑재되는 실장 기판에 대해서도 보다 고밀도의 전자 부품의 실장이 요구되고 있다. 이 실장 기판에 있어서, 전자 부품을 고밀도로 실장하기 위해서는 전자 부품의 소형화 뿐만 아니라, 프린트 배선 기판으로 미세하고 고정밀도인 배선 가공도 요구되고 있다.
한편, 최근의 환경 부하 저감을 위해서는 상기 실장 기판의 리사이클에 대해서도 고려하지 않으면 안 된다. 그래서 주목받는 것이 열가소성 수지를 주재료로 한 배선 기판이다.
이 배선 기판은 수퍼 엔지니어링 플라스틱으로 불리는 내열성이 우수한 열가소성 수지를 이용한 것으로서, 미세하고 고정밀도인 배선 가공을 할 수 있을 뿐만 아니라, 높은 기계적 강도, 우수한 전기적 절연성 등의 특징을 가지며, 또한 리사이클이 비교적 용이하다는 등의 여러 가지 이점을 가지고 있기 때문에, 배선의 고밀도화에 대응하기 위해서 프린트 배선 기판의 기판 재료로서 고내열성의 열가소성 수지를 사용하는 연구가 진행되고 있다.
이 기판 재료에 적합한 열가소성 수지로서는 액정 폴리머나 열가소성 폴리이미드 등을 들 수 있다.
또한, 이 열가소성 수지를 이용한 프린트 배선 기판으로서는 종래의 범용 프린트 배선 기판과 같이 프린트 배선 기판 상에 동박(銅箔)을 적층하고, 이어서, 습식 에칭 등에 의해 상기 동박을 배선 패턴이 되도록 에칭 가공한다고 하는 소위 습식 공정에 의해 프린트 배선 기판 상에 소정의 배선 회로를 형성하고 있다.
또한, 프린트 배선 기판 상에 배선 회로를 형성하는 다른 방법으로서, 건식 공정에 의해 배선 회로를 형성하는 방법이 있다.
이 방법은 스크린 인쇄법 또는 디스펜스법 등을 이용하여 프린트 배선 기판 상에 소정의 배선 패턴의 도전성 페이스트를 인쇄하고, 이 도전성 페이스트를 열처리함으로써 프린트 배선 기판 상에 소정의 배선 회로를 형성하고 있다.
이 도전성 페이스트를 인쇄하는 방법은 종래의 동박을 에칭 가공하는 방법과 비교하여, 습식 에칭 공정이 불필요하기 때문에 제조 공정을 건식 공정으로 전환하는 것이 가능하게 되고, 따라서, 더욱 환경에 친화적이 된다고 하는 이점이 있다.
이 열가소성 수지는 공정 택트의 단축화를 도모하여, 그 우수한 성형성이나 가소성이라는 이점을 살림으로써 기판 재료로서 보다 적합한 재료라고 생각되고 있다.
그런데, 종래의 고내열성의 열가소성 수지에 있어서는 고내열성의 기판 재료로서 유리한 만큼 이 열가소성 수지를 적층하여 일체화할 때는 이 수지의 융점 근방까지 가열하여 열융착할 필요가 있지만, 이 가열 ·열융착할 때에 융점 근방에서의 탄성률의 대폭적인 저하에 의한 수지 유동(resin flow)이 배선 회로를 구성하는 도체에 왜곡을 발생시킨다고 하는 문제점이 있었다.
한편, 종래의 프린트 배선 기판의 제조 라인은 다량 소품종에 적합한 제조 라인이기 때문에, 생산 설비가 크게 되는 경향이 있다. 또한, 프린트 배선 기판 상에 배선 회로를 형성할 때에 있어서는 일반적으로 화학 에칭(습식 에칭)이나 도금법이 이용되고 있지만, 환경 부하의 점에서 바람직하지 못하다.
또한, 전술한 바와 같이, 건식 공정에 의한 배선 형성의 방법으로서, 도전성 페이스트를 이용한 스크린 인쇄법이나 디스펜스법을 들 수 있지만, 어느쪽의 방법에 있어서도 해마다 진보하는 고밀도 실장의 요구로부터 고선명과 고정밀도인 도체 배선을 실현하기 위해서는 한계가 있다.
또한, 전술한 바와 같이, 도전성 페이스트에 의해 배선 회로를 형성한 열가소성 수지의 적층체로서는 이들 열가소성 수지를 융착하여 일체화하고자 하면 열가소성 수지의 융점 근방까지 가열하여 가압해야 하는데, 배선이 파인 피치화함에 따라서 적층시의 수지 유동에 의한 배선 왜곡이 기판 설계상 무시할 수 없는 것이 되고 있다.
본 발명은 상기한 과제를 해결하기 위해서 이루어진 것으로, 고내열성을 가지며, 수지 유동이 발생하지 않고 저온 융착이 가능하며, 고정밀도와 고선명인 도체 배선이 가능하고, 소량 다품종이라는 제조 형태에 적합하게 적용되며, 또한 환경면에서도 부하가 적은 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재 기판 및 다층 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예의 다층 배선 기판을 도시하는 단면도.
도 2의 (a)∼(d)는 본 발명의 제1 실시예의 다층 배선 기판의 제조 방법을 도시하는 과정도.
도 3의 (a)∼(e)는 본 발명의 제1 실시예의 다층 배선 기판의 제조 방법을 도시하는 과정도.
도 4는 절연 기재 및 탄성 필름의 탄성률 온도 의존성을 도시한 도면.
도 5의 (a)∼(f)는 본 발명의 제1 실시예의 다층 배선 기판의 제조 방법을 도시하는 과정도.
도 6의 (a) 및 (b)는 본 발명의 제1 실시예의 다층 배선 기판의 제조 방법을 도시하는 과정도.
도 7은 본 발명의 제2 실시예의 IC 패키지 기판을 도시하는 단면도.
도 8의 (a)∼(c)는 본 발명의 제2 실시예의 IC 패키지 기판의 제조 방법을 도시하는 과정도.
도 9는 본 발명의 제3 실시예의 IC 패키지 기판을 도시하는 단면도.
도 10의 (a) 및 (b)는 본 발명의 제3 실시예의 IC 패키지 기판의 제조 방법을 도시하는 과정도.
<도면의 주요 부분에 대한 부호의 설명>
1, 34 : 최상층 기재(최상층의 배선 기재)
2, 35 : 최하층 기재(최하층의 배선 기재)
3, 4, 49, 50 : 내층 기재(배선 기재)
11, 21 : 절연 기재
12, 43 : 배선 회로 형성용 홈부
13 : 비어홀(관통 구멍)
14, 31, 31a, 31b : 금속박
15 : 도전재
22, 44 : 관통 구멍
23, 45 : 도전성 페이스트
24 : 배선 기재
32 : 요철 전사 지그
33 : 탄성 필름
53 : 다층 배선 기판
본 발명자들은 예의 검토를 거듭한 결과, 열가소성 수지로 이루어지는 기판과 도전성 페이스트에 의한 배선 패턴을 조합하여 배선 기판을 제작할 수 있다면, 고성능이면서 환경면에 있어서도 우수한 다층 배선 기판을 실현할 수 있다고 생각하여, 본 발명에 이르렀다.
즉, 본 발명의 다층 배선 기판은 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재에 도체 배선이 표면이 표출된 상태로 매설되어 배선 회로가 형성되고, 이 도체 배선을 포함하는 절연 기재의 표면이 평탄화되어 이루어진 배선 기재가 복수개 적층되며, 배선 기재(1, 2, 3, 4)를 전기적으로 접속하는 배선이 설치되고, 이들 배선 기재의 절연 기재가 열융착에 의해 접착되며 결정화되어 있는 동시에, 배선 기재의 배선 회로의 도체 배선 및 각 배선 기재를 전기적으로 접속하는 배선은 도전성 페이스트를 경화하여 이루어진 도전재에 의해 구성되어 있는 것을 특징으로 한다.
이 다층 배선 기판에서는 배선 기재의 주요부를 구성하는 절연 기재를 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 하여, 이 열가소성 수지 조성물로 이루어진 절연 기재에 표면이 표출된 상태로 도체 배선을 매설하고, 이 배선 기재를 복수개 적층하며, 절연 기재를 열융착에 의해 접착하며 결정화한 것에 의해 우수한 내열성, 높은 기계적 강도, 우수한 전기적 절연성을 가지며, 수지 유동이 일어나지 않고 저온 융착이 가능하고, 이 수지 유동에 기인하는 배선 왜곡의 문제가 해소되어, 고정밀도와 고선명인 도체 배선이 가능해진다. 이에 따라, 전기적 특성 및 신뢰성이 우수한 다층 배선 기판을 제공하는 것이 가능해진다.
또한, 열가소성 수지 조성물 및 도체 배선의 종류나 형상을 적절하게 선택함으로써 배선 기재의 다양화가 가능해지기 때문에, 여러 가지 사양의 배선 기재를 조합시킴으로써 여러 가지 사양의 다층 배선 기판으로의 대응이 가능해진다.
또한, 여러 가지 사양의 배선 기재를 조합시킴으로써 소량 다품종이라는 제조 형태에 적합하다. 또한, 도전성 페이스트에 의해 전기적으로 접속함으로써 습식 공정에 의한 배선 형성이 불필요하게 되어, 환경면에서의 부하가 적어진다.
상기 절연 기재는 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물을 용융 반죽하여 급냉 제막하여 얻어진 비정질 필름으로 하는 것이 바람직하다.
또한, 본 발명의 도체 배선은 도전성 페이스트를 경화하여 이루어진 도전재와 금속박으로 이루어지고, 적어도 상기 금속박의 표면이 표출되어 있는 것이 바람직하다.
본 발명의 반도체 장치 탑재 기판은 본 발명의 다층 배선 기판에 반도체 장치를 탑재하여 이루어지는 것을 특징으로 한다.
본 발명의 반도체 장치 탑재 기판에 따르면, 본 발명의 다층 배선 기판에 반도체 장치를 탑재했기 때문에 고정밀도, 고선명과 고밀도의 반도체 장치 탑재 기판을 용이하게 얻을 수 있다.
본 발명의 다층 배선 기판의 제조 방법은 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재의 한쪽 표면 또는 양면에 상기 열가소성 수지 조성물의 유리 전이 온도 이상 및 결정화 개시 온도 미만의 온도로 열성형을 실시하고, 상기 한쪽 표면 또는 양면에 홈, 관통 구멍, 또는 홈 및 관통 구멍으로 이루어진 도전 영역을 형성하며, 상기 도전 영역에 도전성 페이스트를 충전하여 이 도전성 페이스트를 도체 배선으로 하는 배선 회로를 형성함으로써 상기 절연 기재와 상기 배선 회로를 갖는 배선 기재를 형성하고, 상기 배선 기재를 복수개 적층하며, 이들 배선 기재의 절연 기재를 상기 결정화 개시 온도 이상의 온도로 열융착에 의해 접착하여 결정화함과 동시에, 배선 기재를 도전성 페이스트에 의해 전기적으로 접속하는 것을 특징으로 한다.
이 다층 배선 기판의 제조 방법에서는 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재에 도전성 페이스트를 도체 배선으로 하는 배선 회로를 형성하여 배선 기재로 하고, 이 배선 기재를 복수개 적층하여, 이들 절연 기재를 상기 결정화 개시 온도 이상의 온도로 열융착에 의해 접착하여 결정화함과 동시에, 각 배선 기재를 도전성 페이스트에 의해 전기적으로 접속한다. 이에 따라, 우수한 내열성, 높은 기계적 강도, 우수한 전기적 절연성을 갖는 동시에, 고정밀도와 고선명인 도체 배선을 갖는 다층 배선 기판이 용이하게 제작된다. 그 결과, 전기적 특성 및 신뢰성이 우수한 다층 배선 기판을 용이하게 제작하는 것이 가능해진다.
또한, 상기 절연 기재의 수나 그것에 형성되는 배선 회로를 적절하게 선택함으로써 다종 다양한 절연 기재가 가능하게 되어, 이들을 조합시킴으로써 여러 가지 사양의 다층 배선 기판에 대하여 용이하게 대응 가능하게 되어, 소량 다품종의 다층 배선 기판을 용이하며 또한 단시간에 제작하는 것이 가능해진다. 또한, 제조 과정에서는 도전성 페이스트에 의해 전기적으로 접속한다고 하는 건식 공정을 채용함으로써 습식 공정에 의한 배선 형성 공정이 불필요하게 되어 제조 과정에서의 환경면에서의 부하가 적어진다.
이 다층 배선 기판의 제조 방법에서는 상기 절연 기재를 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물을 용융 반죽하여 급냉 제막하여 얻어지는 비정질 필름으로 하는 것이 바람직하다.
본 발명의 다층 배선 기판의 다른 제조 방법은, 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재의 한쪽 면측에 금속박을 통해 요철 전사 지그를 배치함과 동시에, 다른쪽 면측에 상기 절연 기재의 유리 전이 온도 이하로 상기 절연 기재보다 탄성률이 낮은 탄성 필름을 배치하고, 상기 요철 전사 지그를 이용하여 상기 탄성 필름의 유리 전이 온도 이상 및 상기 절연 기재의 결정화 개시 온도 미만의 온도로 열성형하며, 상기 금속박을 박리하여, 상기 요철 전사 지그의 볼록부에 대응하는 위치의 금속박만을 상기 절연 기재에 융착시키는 것을 특징으로 한다.
이 다층 배선 기판의 제조 방법에서는, 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재의 한쪽 면측에 금속박을 통해 요철 전사 지그를배치하고, 다른쪽 면측에 상기 절연 기재의 유리 전이 온도 이하로 상기 절연 기재보다 탄성률이 낮은 탄성 필름을 배치한 상태로, 상기 탄성 필름의 유리 전이 온도 이상 및 상기 절연 기재의 결정화 개시 온도 미만의 온도로 상기 요철 전사 지그를 상기 절연 기재에 압박하여 열성형함으로써, 상기 요철 전사 지그의 볼록부에 대응하는 위치의 금속박만이 상기 절연 기재에 견고하게 융착한다. 이에 따라, 우수한 내열성, 높은 기계적 강도, 우수한 전기적 절연성을 갖는 동시에, 고정밀도와 고선명인 도체 배선을 갖는 다층 배선 기판이 용이하게 제작된다. 그 결과, 전기적 특성 및 신뢰성이 우수한 다층 배선 기판을 용이하게 제작하는 것이 가능해진다.
또한, 상기 절연 기재의 수나 그것에 형성되는 배선 회로를 적절하게 선택함으로써 다종 다양의 절연 기재 및 도체 배선이 가능하게 되어, 이들을 조합시킴으로써 여러 가지 사양의 다층 배선 기판에 대하여 용이하게 대응 가능하게 되어, 소량 다품종의 다층 배선 기판을 용이하고 또한 단시간에서 제작하는 것이 가능해진다. 또한, 제조 과정에서는 도전성 페이스트에 의해 전기적으로 접속한다고 하는 건식 공정을 채용함으로써 습식 공정에 의한 배선 형성 공정이 불필요하게 되어 제조 과정에서의 환경면에서의 부하가 적어진다.
본 발명의 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재 기판 및 다층 배선 기판의 제조 방법의 각 실시예에 관해서 설명한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예의 다층 배선 기판을 도시하는 단면도이며, 도면에 있어서, 부호 1은 최상층 기재(최상층의 배선 기재), 2는 최하층 기재(최하층의 배선 기재), 3과 4는 최상층 기재(1)와 최하층 기재(2) 사이에 끼워진 내층 기재(배선 기재)이다.
최상층 기재(1)는 통상 100 ㎛ 이하의 두께의 필름, 박판형 또는 시트형의 것으로, 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어지는 박판형, 필름형 또는 시트형의 절연 기재(11)의 한쪽 면(이 도면에서는 상측)에 배선 회로 형성용 홈부(12)가 형성됨과 동시에, 절연 기재(11)를 관통하는 비어홀(관통 구멍)(13)이 형성되고, 이 홈부(12)에 금속박(14)이 표면이 표출된 상태로 매설되며, 비어홀(13)에는 도전성 페이스트를 경화하여 이루어진 도전재(15)가 충전되어 있다. 이 금속박(14)을 포함하는 절연 기재(11)의 표면 및 이면은 평탄화되어 있다.
최하층 기재(2)는 전술한 최상층 기재(1)와 완전 동일한 구성이며, 절연 기재(11)의 아래쪽의 면에 배선 회로 형성용 홈부(12)가 형성되어 있는 점이 상이하다.
내층 기재(3)는 통상 100 ㎛ 이하의 두께의 필름, 박판형 또는 시트형의 것으로, 전술한 최상층 기재(1)와 완전 동일한 열가소성 수지 조성물로 이루어지는 박판형, 필름형 또는 시트형의 절연 기재(11)의 한쪽 면(이 도면에서는 상측)에 배선 회로 형성용 홈부(12)가 형성되고, 이 홈부(12)의 일부에 절연 기재(11)를 관통하는 비어홀(13)이 형성되며, 이 홈부(12) 및 비어홀(13)에 도전성 페이스트를 경화하여 이루어진 도전재(15)가 충전되어 있다. 이 도전재(15)를 포함하는 절연 기재(11)의 표면 및 이면은 평탄화되어 있다.
내층 기재(4)는 전술한 내층 기재(3)와 완전 동일한 구성이며, 절연 기재(11)의 아래쪽의 면에 배선 회로 형성용 홈부(12)가 형성되어 있는 점이 다르다.
이들 최하층 기재(2), 내층 기재(4, 3) 및 최상층 기재(1)는 이 순서대로 적층되어 열융착에 의해 접착되어 일체화되고, 이들 기재(1∼4)의 배선 회로 및 각 기재(1∼4) 사이를 전기적으로 접속하는 배선은 도전성 페이스트를 경화하여 이루어진 도전재(15)에 의해 구성되어 있다.
상기한 절연 기재(11)를 구성하는 열가소성 수지 조성물의 주성분인 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지는 그 구조 단위에 방향 핵결합, 에테르 결합 및 케톤 결합을 포함하는 열가소성 수지이며, 그 대표적인 예로서는 폴리에테르케톤, 폴리에테르에테르케톤, 폴리에테르케톤케톤 등이 있다. 또, 폴리에테르에테르케톤은 「PEEK 151G」, 「PEEK 381G」, 「PEEK 450G」(모두 VICTREX사의 상품명) 등으로서 시판되고 있다.
또한, 비정질 폴리에테르이미드 수지는 그 구조 단위에 방향 핵결합, 에테르 결합 및 이미드 결합을 포함하는 비정질 열가소성 수지이며, 특별히 제한되는 것이 아니다. 또한, 폴리에테르이미드는 「Ultem CRS5001」, 「Ultem 1000」(모두 제네럴 일렉트릭사의 상품명) 등으로서 시판되고 있다.
상기한 열가소성 수지 조성물의 수지 조성은 폴리아릴케톤 수지 70∼25 중량%와, 비정질 폴리에테르이미드 수지 30∼75 중량%로 이루어지는 열가소성 수지조성물 100 중량부에 대하여, 무기 충전재를 20 중량부 이상 또는 50 중량부 이하로 혼합하여 이루어지는 조성물이 바람직하다.
여기서, 폴리아릴케톤 수지의 함유율을 70∼25 중량%라고 한정한 이유는 함유율이 70 중량%를 초과하면 결정성이 높기 때문에 다층화할 때의 적층성이 저하하기 때문이며, 또한, 함유율이 25 중량% 미만이면 조성물 전체로서의 결정성 자체가 낮아져 결정 융해 피크 온도가 260℃ 이상이라도 리플로우 내열성이 저하하기 때문이다.
또한, 비정질 폴리에테르이미드 수지의 함유율을 30∼75 중량%라고 한정한 이유는 함유율이 30 중량% 미만이면 결정성이 높기 때문에 다층화할 때의 적층성이 저하하기 때문이며, 또한, 함유율이 75 중량%를 초과하면 조성물 전체로서의 결정성 자체가 낮아져 결정 융해 피크 온도가 260℃ 이상이라도 리플로우 내열성이 저하하기 때문이다.
전술한 열가소성 수지 조성물에 대하여 무기 충전재를 첨가할 수도 있다.
무기 충전재로서는 특별히 제한은 없고, 공지의 어떠한 것도 사용할 수 있다. 예컨대, 탈크, 마이카, 운모, 유리 플레이크, 질화붕소(BN), 판형 탄산칼슘, 판형 수산화알루미늄, 판형 실리카, 판형 티타늄산칼륨 등을 들 수 있다. 이들은 한 종류를 단독으로 첨가해도 좋고, 두 가지 이상을 조합하여 첨가해도 좋다. 특히, 평균 입자 지름이 15 ㎛ 이하, 종횡비(입자 지름/두께)가 30 이상인 비늘 조각형의 무기 충전재가 평면 방향과 두께 방향의 선팽창 계수비를 낮게 억제할 수 있고, 열충격 사이클 시험시의 기판 내의 크랙 발생을 억제할 수 있기 때문에 바람직하다.
이 무기 충전재의 첨가량은 열가소성 수지 조성물 100 중량부에 대하여 20 중량부 이상 또한 50 중량부 이하가 바람직하다. 50 중량부를 초과하면 무기 충전재의 분산 불량의 문제가 발생하여 선팽창 계수가 변동하기 쉬워지기 때문이며, 또한 20 중량부 미만에서는 열성형에 이용하는 유리 스탬퍼와 절연 기재(11)의 선팽창 계수의 차에 의해 절연 기재(11)에 치수 수축이 발생하기 때문이며, 또한 선팽창 계수를 저하시켜 치수 안정성을 향상시키는 효과가 작고, 리플로우 공정에서 선팽창 계수차에 기인하는 내부 응력이 발생하여 기판이 휘거나 비틀어지기 때문이다.
상기한 열가소성 수지 조성물에 대해서는 그 성질을 손상하지 않을 정도로 다른 수지나 무기 충전재 이외의 각종 첨가제, 예컨대 안정제, 자외선 흡수제, 광안정제, 핵제, 착색제, 윤활제, 난연제(難燃劑) 등을 적절하게 첨가해도 좋다.
이들 무기 충전재를 포함한 각종 첨가제를 첨가하는 방법으로서는 공지의 방법, 예컨대 하기에 예를 드는 방법 (a)와 (b)를 이용할 수 있다.
(a) 각종 첨가제를 폴리아릴케톤 수지 및/또는 비정질 폴리에테르이미드 수지 등의 기재(베이스 수지)에 고농도(대표적인 함유량으로서는 10∼60 중량% 정도)로 혼합한 마스터 배치를 별도로 제작해 두고, 이것을 사용하는 수지에 농도를 조정해서 혼합하여, 니이더나 압출기 등을 이용하여 기계적으로 혼합하는 방법.
(b) 사용하는 수지에 직접 각종 첨가제를 니이더나 압출기 등을 이용하여 기계적으로 혼합하는 방법.
이들 방법 중에서는, (a)의 방법이 분산성이나 작업성의 면에서 바람직하다. 또한, 절연 기재(11)의 표면에는 핸드링성의 개량 등을 위해 엠보싱 가공이나 코로나 처리 등을 적절하게 실시해도 상관없다.
또한, 상기한 도전재(15)는 도전성 페이스트를 가열하여 경화시킨 것으로, 도전성 페이스트로서는 수지계 저온 소성 타입의 은(Ag) 페이스트, 은(Ag)-팔라듐(Pd) 페이스트, 구리(Cu) 페이스트 등이 적합하게 이용된다.
다음에, 본 실시예의 다층 배선 기판의 제조 방법에 관해서 도 2의 (a)∼(d) 내지 도 6의 (a), (b)에 기초하여 설명한다.
여기서는, 우선, 최외층 기재(최상층 기재 및 최하층 기재) 및 내층 기재 각각의 제조 방법에 관해서 설명하고, 이어서, 이들 최외층 기재 및 내층 기재를 이용한 다층 배선 기판의 제조 방법에 관해서 설명한다.
(1) 최외층 기재의 제조 방법
우선, 도 2의 (a)에 도시한 바와 같이, 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재(21)를 준비한다.
이 절연 기재(21)는 필름, 박판형 또는 시트형으로 제공된다. 성형 방법으로서는 공지의 방법, 예컨대 T 다이를 이용하는 압출 캐스트법, 또는 카렌더법 등을 채용할 수 있고, 특별히 한정되는 것이 아니지만, 시트의 제막성이나 안정 생산성 등의 면에서 T 다이를 이용하는 압출 캐스트법이 바람직하다. T 다이를 이용하는 압출 캐스트법에서의 성형 온도는 조성물의 유동 특성이나 제막성 등에 의해서 적절하게 조정되지만, 대강 폴리아릴케톤 수지의 결정 융해 피크 온도(260℃) 이상, 430℃ 이하이다.
이어서, 도 2의 (b)에 도시한 바와 같이 절연 기재(21)의 소정 위치에 레이저 또는 기계 드릴 등을 이용하여 절연 기재(21)를 관통하는 관통 구멍(22)을 형성하여 비어홀(13)로 한다.
이어서, 도 2의 (c)에 도시한 바와 같이 스키지 인쇄 등에 의해 비어홀(13) 내에 도전성 페이스트(23)를 충전하고, 그 후, 이 도전성 페이스트(23)를 120℃∼160℃로 30분∼60분 가열하여 경화시켜 도전재(15)로 한다.
이어서, 기계적 연마 등에 의해 절연 기재(21) 상에 남아 있는 도전재(15)를 연삭하여 제거하고, 도 2의 (d)에 도시한 바와 같이 비어홀(13)에 도전성 페이스트를 경화하여 이루어진 도전재(15)가 충전되고, 또한 절연 기재(21)의 표면이 소정의 표면 거칠기로 평탄화된 배선 기재(24)를 얻는다.
이어서, 도 3의 (a)에 도시한 바와 같이, 절연 기재(21)의 상측(한쪽의 면측)에 금속박(31)을 통해 일주면에 요철을 갖는 요철 전사 지그(32)를 배치함과 동시에, 아래쪽(다른쪽 면측)에 절연 기재(21)의 유리 전이 온도(Tg1) 이하에서 절연 기재(21)보다 탄성률이 낮은 탄성 필름(33)을 배치하고, 이어서, 도 3의 (b)에 도시한 바와 같이 절연 기재(21)에 요철 전사 지그(32)를 압박하여 탄성 필름(33)의 유리 전이 온도(Tg2) 이상 및 절연 기재(21)의 결정화 개시 온도(Tcs) 미만의 온도로 열성형한다.
여기서, 절연 기재(21)의 유리 전이 온도(Tg1) 및 결정화 개시 온도(Tcs),탄성 필름(33)의 유리 전이 온도(Tg2)는 시차 주사 열량(DSC)을 측정함으로써 알 수 있다. 이들의 온도는 예컨대 피측정 시료를 가열 속도 10℃/분으로 가열했을 때에 얻어지는 DSC 프로파일로부터 구할 수 있다.
예컨대, 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지를 40 중량%, 비정질 폴리에테르이미드 수지를 60 중량% 포함하는 절연 기재의 경우 유리 전이 온도(Tg1)는 185℃, 결정화 개시 온도(Tcs)는 225℃이다.
또한, 탄성 필름(33)은 절연 기재(21)의 유리 전이 온도(Tg1) 이하에서 절연 기재(21)보다 탄성률이 낮은 것이면 좋고, 예컨대 신디오탁틱 폴리스티렌으로 이루어지는 필름형의 탄성체가 적합하게 이용된다. 이 탄성 필름(33)의 유리 전이 온도(Tg2)는 100℃이다.
도 4는 절연 기재(21) 및 탄성 필름(33)의 탄성률 온도 의존성을 나타낸 도면이며, 도면 중, A는 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지를 40 중량%, 비정질 폴리에테르이미드 수지를 60 중량% 포함하는 절연 기재, B는 신디오탁틱 폴리스티렌으로 이루어지는 탄성 필름이다.
도 4에 의하면, 절연 기재(21)가 연화되기 이전에 탄성 필름(33)이 연화되고, 그에 따라 절연 기재(21)는 휘지만 소성 변형은 발생하지 않고, 금속박(31)을 효율적으로 절단하는 것이 가능하게 된다.
열성형의 온도는 탄성 필름(33)의 유리 전이 온도(Tg2) 이상 및 절연 기재(21)의 결정화 개시 온도(Tcs) 미만이 바람직하며, 보다 바람직하게는 절연 기재(21)의 유리 전이 온도(Tg1) 이하이다.
이 열성형에 의해 도 3의 (c)에 도시한 바와 같이 탄성 필름(33)과 절연 기재(21)의 탄성률차에 의해 금속박(31)이 펀칭되고, 요철 전사 지그(32)의 요철에 의한 압력차에 따른 융착 강도차가 생긴다. 예컨대, 절연 기재(21) 내에 매설된 금속박(31a)은 융착 강도가 강해 절연 기재(21)에 견고하게 접착되어 있지만, 그 이외의 금속박(31b)은 융착 강도가 매우 약해 절연 기재(21)로부터 용이하게 박리할 수 있다.
따라서, 도 3의 (d)에 도시한 바와 같이 불필요한 금속박(31b)은 절연 기재(21)로부터 간단히 박리 제거할 수 있게 된다.
또한, 금속박(31)의 하면에는 반드시 도전성 페이스트를 경화하여 이루어진 도전재(15) 및 비어홀(13)이 존재할 필요는 없지만, 모든 금속박(31)의 하면에 도전재(15)가 존재함으로써 융착 강도차가 커져, 보다 용이하게 불필요한 금속박(31b)을 제거할 수 있다. 또한, 금속박(31)의 종류 및 두께는 제한되는 것은 아니지만, 금속박(31)의 두께로서는 요철 전사 지그(32)의 요철 높이 이하의 두께가 보다 적합하다. 일례로서, 요철 전사 지그(32)의 요철 높이 50 ㎛에 대하여 9∼35 ㎛의 두께를 갖는 표면 조화 전해 동박(금속박)을 이용하였지만, 어느 쪽의 두께에 있어서도 불필요한 전해 동박의 박리는 가능하였다.
이 절연 기재(21)로부터 불필요한 금속박(31b)을 제거한 후, 도 3의 (e)에 도시한 바와 같이 도시하지 않는 성형 금형을 이용하여 금속박(31a) 및 도전재(15)를 포함하는 절연 기재(21)의 양면에 0.5∼10 kg/cm2의 압력 또한 절연 기재(21)의결정화 개시 온도(Tcs) 미만의 온도로 열성형을 행하여, 금속박(31a) 및 도전재(15)를 포함하는 절연 기재(21)의 양면을 평탄화하였다.
이상에 의해, 최외층 기재, 즉 절연 기재(21)에 금속박(14)이 표면이 표출된 상태로 매설되어, 비어홀(13)에 도전재(15)가 충전된 최상층 기재(34)(또는 최하층 기재(35))를 얻을 수 있다.
(2) 내층 기재의 제조 방법
우선, 도 5의 (a)에 도시한 바와 같이 상기한 최외층 기재와 동일한 열가소성 수지 조성물로 이루어진 절연 기재(21)의 표면(한쪽 면)에 스탬퍼(41)의 볼록부(42)를 열전사한다. 이 열전사의 조건은 예컨대, 온도: 175℃∼205℃, 압력: 20 kg/cm2∼60 kg/cm2이다.
이 열전사에 의해 도 5의 (b)에 도시한 바와 같이 절연 기재(21)의 표면에 배선 회로 형성용 홈부(43)가 형성된다.
스탬퍼(41)는 절연 기재(21)에 대하여 이형성이 양호한 재질, 예컨대 유리, 세라믹스 등에 의해 구성된 것으로, 특히 3∼5 mm 두께의 내열 유리가 적합하게 이용된다. 이 스탬퍼(41)는 내열 유리판 상에 포토리소그래프법을 이용하여 레지스트 마스크를 형성하고, 그 후 이 레지스트 마스크를 이용하여 샌드 블라스트법에 의해 배선 회로 패턴에 대응하는 볼록부(42)를 형성함으로써 제작된다.
이어서, 도 5의 (c)에 도시한 바와 같이 절연 기재(21)의 소정 위치에 레이저 또는 기계 드릴 등을 이용하여 절연 기재(21)를 관통하는 관통 구멍(44)을 형성하여 비어홀(13)로 한다. 이 비어홀(13)은 스탬퍼(41)에 의해 배선 회로 형성용 홈부(43)와 동시에 성형하더라도 상관없다.
이어서, 도 5의 (d)에 도시한 바와 같이 스키지 인쇄 등에 의해 배선 회로 형성용 홈부(43) 및 비어홀(13) 내에 도전성 페이스트(45)를 충전하고, 그 후 이 도전성 페이스트(45)를 120℃∼160℃로 30분∼60분 가열하여 경화시켜 도전재(15)로 한다. 이에 따라, 절연 기재(21)의 소정 위치에 도전 회로(46) 및 층간 도통부(47)가 형성된다.
이어서, 도 5의 (e)에 도시한 바와 같이 연마기(48)를 이용하여 절연 기재(21) 상에 남아 있는 도전재(15)를 연삭하여 제거함과 동시에, 절연 기재(21)의 표면을 평탄화하고, 도 5의 (f)에 도시한 바와 같이 절연 기재(21)의 소정 위치에 도전 회로(46) 및 층간 도통부(47)가 형성된 내층 기재(49)(또는 내층 기재(50))를 얻을 수 있다.
(3) 다층 배선 기재의 제조 방법
우선, 도 6의 (a)에 도시한 바와 같이 적층 지그(51) 내에 탄성 및 이형성을 갖는 쿠션 필름(52), 최하층 기재(35), 내층 기재(49), 내층 기재(50), 최상층 기재(34), 탄성 및 이형성을 갖는 쿠션 필름(52)을 이 순서대로 중첩하고, 그 후 온도: 200∼260℃, 압력: 20∼60 kg/cm2의 조건으로 열융착함으로써 최하층 기재(35)∼최상층 기재(34)를 접착하여 일체화한다.
이상으로부터, 도 6의 (b)에 도시한 바와 같이 최하층 기재(35), 내층기재(49), 내층 기재(50) 및 최상층 기재(34)가 적층되어 열융착에 의해 일체화된 다층 배선 기판(53)을 얻을 수 있다.
본 실시예에 따르면, 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재(11)에 배선 회로 형성용 홈부(12)를 형성함과 동시에, 절연 기재(11)를 관통하는 비어홀(13)을 형성하고, 이 홈부(12)에 금속박(14)을 표면이 표출된 상태로 매설하며, 비어홀(13)에 도전성 페이스트를 경화하여 이루어진 도전재(15)를 충전하여 배선 기재로 하였기 때문에, 우수한 내열성, 높은 기계적 강도, 우수한 전기적 절연성을 가지면서 수지 유동을 일으키는 일이 없이 저온 융착을 행할 수 있고, 수지 유동에 기인하는 배선 왜곡의 문제를 해소할 수 있어, 고정밀도와 고선명인 도체 배선으로 할 수 있다. 따라서, 전기적 특성 및 신뢰성이 우수한 다층 배선 기판을 제공할 수 있다.
또한, 열가소성 수지 조성물 및 도체 배선의 종류나 형상을 적절하게 선택함으로써 배선 기재의 다양화를 도모할 수 있고, 여러 가지 사양의 배선 기재를 조합시킴으로써 여러 가지 사양의 다층 배선 기판을 용이하게 실현할 수 있다.
또한, 여러 가지 사양의 배선 기재를 조합시킴으로써 소량 다품종이라는 제조 형태에 적용할 수 있다. 또한, 도전성 페이스트에 의해 전기적으로 접속함으로써 습식 공정에 의한 배선 형성이 불필요하게 되고, 환경면에서의 부하가 적다.
(제2 실시예)
도 7은 본 발명의 제2 실시예의 IC 패키지 기판(반도체 장치 탑재 기판)을도시하는 단면도이다.
이 IC 패키지 기판은 최하층 기재(35), 내층 기재(49) 및 내층 기재(50)가 이 순서대로 적층되어 열융착에 의해 일체화되어 다층 인터포저 기판(61)이 되어, IC 칩(반도체 장치) 탑재부가 되는 내층 기재(50) 상에 직접 IC 칩(반도체 장치)(63)이 고정됨과 동시에, 이 IC 칩(63)의 핀(단자)(64)과 도전 회로(46)가 전기적으로 접속되고, 또한 이 IC 칩(63)이 에폭시 수지 등의 밀봉 수지(65)에 의해 밀봉된 구성이다.
이 IC 패키지 기판을 제조하기 위해서는 우선, 도 8의 (a)에 도시한 바와 같이 적층 지그(51) 내에 탄성 및 이형성을 갖는 쿠션 필름(52), 최하층 기재(35), 내층 기재(49), 내층 기재(50), 탄성 및 이형성을 갖는 쿠션 필름(52)을 이 순서대로 중첩하고, 그 후, 온도: 200∼260℃, 압력: 20∼60 kg/cm2의 조건으로 열융착함으로써 최하층 기재(35)∼내층 기재(50)를 접착하여 일체화하여 다층 인터포저 기판(61)으로 한다.
이어서, 도 8의 (b)에 도시한 바와 같이 IC 칩 탑재부가 되는 내층 기재(50) 상의 소정 위치에 IC 칩(63)을 얹어놓고, 이 IC 칩(63)을 열반(68)에 의해 소정의 온도, 예컨대 절연 기재의 결정화 개시 온도 이하의 175∼205℃로 유지한 상태로 열압착하여, 도 8의 (c)에 도시한 바와 같이 IC 칩(63)의 핀(64)과 도전 회로(46)를 전기적으로 접속한다.
이어서, IC 칩(63)을 덮도록 에폭시 수지 등의 밀봉 수지제(69)를 도포하여,이 밀봉 수지제(69)를 가열하여 경화시켜 밀봉 수지(65)로 한다.
이와 같이, IC 칩(63) 탑재시의 온도는 절연 기재의 결정화 개시 온도 이하의 175∼205℃로 함으로써 그 후의 저온 적층이 가능하게 된다. 또한, 내층 기재(50) 상에 급속 열경화 타입의 에폭시 수지를 공급하여, 열압착에 의해서 접합하더라도 상관없다.
본 실시예에서도 제1 실시예의 다층 배선 기판과 동일한 효과를 발휘할 수 있다.
더구나, IC 칩 탑재부가 되는 내층 기재(50) 상에 직접 IC 칩(63)을 고정했기 때문에 고정밀도, 고선명과 고밀도의 IC 패키지 기판을 얻을 수 있다.
(제3 실시예)
도 9는 본 발명의 제3 실시예의 IC 패키지 기판(반도체 장치 탑재 기판)을 도시하는 단면도이다.
이 IC 패키지 기판이 제2 실시예의 IC 패키지 기판과 상이한 점은 제2 실시예의 IC 패키지 기판에서는 IC 칩 탑재부가 되는 내층 기재(50) 상에 직접 IC 칩(63)을 고정한 것에 대하여, 본 실시예의 IC 패키지 기판에서는 IC 칩 탑재부가 되는 내층 기재(50) 상에 IC 칩 고정용 접착제(62)를 통해 IC 칩(63)을 고정한 점이다.
이 IC 패키지 기판을 제조하기 위해서는, 제2 실시예의 IC 패키지 기판과 같이 하여 다층 인터포저 기판(61)을 제작하고, 이어서, 도 10의 (a)에 도시한 바와 같이 IC 칩 탑재부가 되는 내층 기재(50) 상에 IC 칩 고정용 접착제(62)를 도포하여, 이 IC 칩 고정용 접착제(62) 상의 소정 위치에 IC 칩(63)을 얹어놓고, 이 IC 칩(63)을 열반(68)에 의해 소정의 온도, 예컨대 절연 기재의 결정화 개시 온도 이하의 175∼205℃로 유지한 상태로 열압착하여, 도 10의 (b)에 도시한 바와 같이 IC 칩(63)의 핀(64)과 도전 회로(46)를 전기적으로 접속한다.
이어서, IC 칩(63) 및 IC 칩 고정용 접착제(62)를 덮도록 에폭시 수지 등의 밀봉 수지제(69)를 도포하고, 이 밀봉 수지제(69)를 가열하여 경화시켜 밀봉 수지(65)로 한다.
본 실시예에 있어서도 제1 실시예의 다층 배선 기판과 동일한 효과를 발휘할 수 있다.
더구나, IC 칩 탑재부가 되는 내층 기재(50) 상에 IC 칩 고정용 접착제(62)를 통해 IC 칩(63)을 고정했기 때문에 내층 기재(50)와 IC 칩(63) 사이의 절연성을 충분히 확보할 수 없는 경우에 있어서도 IC 칩 고정용 접착제(62)에 의해 절연성을 확보할 수 있어, 고정밀도, 고선명과 고밀도의 IC 패키지 기판을 얻을 수 있다.
이상, 설명한 바와 같이, 본 발명의 다층 배선 기판에 의하면, 우수한 내열성, 높은 기계적 강도, 우수한 전기적 절연성을 갖는 동시에, 수지 유동을 초래함이 없이 저온 융착을 행할 수 있고, 이 수지 유동에 기인한 배선 왜곡의 문제를 해소할 수 있으며, 고정밀도와 고정세의 도체 배선을 얻을 수 있다. 따라서, 전기적 특성 및 신뢰성이 우수한 다층 배선 기판을 제공할 수 있다.
또한, 열가소성 수지 조성물 및 도체 배선의 종류나 형상을 적절하게 선택함으로써 배선 기재의 다양화가 가능해지기 때문에, 여러 가지 사양의 배선 기재를 조합시킴으로써 여러 가지 사양의 다층 배선 기판을 실현할 수 있다.
또, 소량 다품종이라는 제조 형태에 적합하며, 도전성 페이스트에 의해 전기적으로 접속함으로써 습식 공정에 의한 배선 형성이 불필요하게 되어 환경면에서의 부하가 적어진다.
본 발명의 반도체 장치 탑재 기판에 따르면, 본 발명의 다층 배선 기판에 반도체 장치를 탑재했기 때문에 고정밀도, 고선명과 고밀도의 반도체 장치 탑재 기판을 용이하게 얻을 수 있다.
본 발명의 다층 배선 기판의 제조 방법에 의하면, 탄성 필름의 유리 전이 온도 이상 및 상기 절연 기재의 결정화 개시 온도 미만의 온도로 요철 전사 지그를 절연 기재에 압박하여 열성형함으로써, 우수한 내열성, 높은 기계적 강도, 우수한 전기적 절연성을 갖는 동시에, 고정밀도와 고선명인 도체 배선을 갖는 다층 배선 기판이 용이하게 제작될 수 있고, 그 결과, 전기적 특성 및 신뢰성이 우수한 다층 배선 기판을 용이하게 얻을 수 있다.

Claims (7)

  1. 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재 (11)에 도체 배선이 표면이 표출된 상태로 매설되어 배선 회로가 형성되어, 이 도체 배선을 포함하는 절연 기재(11)의 표면이 평탄화되어 이루어진 배선 기재(l, 2, 3, 4)가 복수개 적층되며, 배선 기재(1, 2, 3, 4)를 전기적으로 접속하는 배선이 설치되고,
    이들 배선 기재(1, 2, 3, 4)의 절연 기재(11)가 열융착에 의해 접착되며 결정화되어 있는 동시에, 각 배선 기재(1, 2, 3, 4)의 도체 배선 및 배선 기재(1, 2, 3, 4)를 전기적으로 접속하는 배선은 도전성 페이스트(23)를 경화하여 이루어진 도전재(15)에 의해 구성되는 것을 특징으로 하는 다층 배선 기판.
  2. 제1항에 있어서, 상기 절연 기재(11)는 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물을 용융 반죽하여 급냉 제막하여 얻어진 비정질 필름으로 이루어지는 것을 특징으로 하는 다층 배선 기판.
  3. 제1항에 있어서, 상기 도체 배선은 도전성 페이스트를 경화하여 이루어진 도전재(15)와 금속박(14)으로 이루어지고, 적어도 상기 금속박(14)의 표면이 표출되어 있는 것을 특징으로 하는 다층 배선 기판.
  4. 청구항 제1항에 기재된 다층 배선 기판에 반도체 장치를 탑재하여 이루어지는 것을 특징으로 하는 반도체 장치 탑재 기판.
  5. 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재 (21)의 한쪽 표면 또는 양면에 상기 열가소성 수지 조성물의 유리 전이 온도 이상 및 결정화 개시 온도 미만의 온도로 열성형을 실시하고, 상기 한쪽 표면 또는 양면에 홈, 관통 구멍(13, 22), 또는 홈 및 관통 구멍(13, 22)으로 이루어진 도전 영역을 형성하며,
    상기 도전 영역에 도전성 페이스트(23)를 충전하여 이 도전성 페이스트(23)를 도체 배선으로 하는 배선 회로를 형성함으로써, 상기 절연 기재(21)와 상기 배선 회로를 갖는 배선 기재를 형성하고,
    상기 배선 기재를 복수개 적층하며, 이들 배선 기재의 절연 기재(21)를 상기 결정화 개시 온도 이상의 온도로 열융착에 의해 접착하여 결정화함과 동시에, 배선 기재를 도전성 페이스트(23)에 의해 전기적으로 접속하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  6. 제5항에 있어서, 상기 절연 기재(21)는 결정 융해 피크 온도가 260℃ 이상인폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물을 용융 반죽하여 급냉 제막하여 얻어지는 비정질 필름인 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  7. 결정 융해 피크 온도가 260℃ 이상인 폴리아릴케톤 수지와 비정질 폴리에테르이미드 수지를 주성분으로 하는 열가소성 수지 조성물로 이루어진 절연 기재 (21)의 한쪽 면측에 금속박(31)을 통해 요철 전사 지그를 배치함과 동시에, 다른쪽 면측에 상기 절연 기재(21)의 유리 전이 온도 이하로 상기 절연 기재(21) 보다 탄성률이 낮은 탄성 필름(52)을 배치하고,
    상기 요철 전사 지그를 이용하여 상기 탄성 필름(52)의 유리 전이 온도 이상 및 상기 절연 기재의 결정화 개시 온도 미만의 온도로 열성형하며,
    상기 금속박(31)을 박리하여 상기 요철 전사 지그의 볼록부에 대응하는 위치의 금속박(31a)만을 상기 절연 기재(21)에 융착시키는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
KR1020030005785A 2002-02-05 2003-01-29 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법 KR100935837B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00028235 2002-02-05
JP2002028235A JP4181778B2 (ja) 2002-02-05 2002-02-05 配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20030066359A true KR20030066359A (ko) 2003-08-09
KR100935837B1 KR100935837B1 (ko) 2010-01-11

Family

ID=27749517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030005785A KR100935837B1 (ko) 2002-02-05 2003-01-29 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법

Country Status (4)

Country Link
US (3) US6797367B2 (ko)
JP (1) JP4181778B2 (ko)
KR (1) KR100935837B1 (ko)
TW (1) TWI267331B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730763B1 (ko) * 2005-12-22 2007-06-20 프린코 코포레이션 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US8021748B2 (en) * 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
WO2006061036A1 (de) * 2004-12-08 2006-06-15 Abb Patent Gmbh Verfahren zur herstellung eines messumformers
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US7714451B2 (en) * 2005-02-18 2010-05-11 Stats Chippac Ltd. Semiconductor package system with thermal die bonding
US7225536B2 (en) * 2005-04-07 2007-06-05 Ho-Ching Yang Precasting multi-layer PCB process
TWI298334B (en) * 2005-07-05 2008-07-01 Chang Chun Plastics Co Ltd Polyamic acid resin composition modified with laminate nanometer silica sheet and polyimide prepared therefrom
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
EP2099587B1 (en) * 2006-11-09 2016-02-10 Stanely Fastening Systems, L.P. Cordless fastener driving device
EP1975946B1 (en) * 2007-03-29 2013-07-31 Fry's Metals, Inc. Devices & methods for producing & using electrical conductors
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8227703B2 (en) * 2007-04-03 2012-07-24 Sumitomo Bakelite Company, Ltd. Multilayered circuit board and semiconductor device
TWI334324B (en) * 2007-09-19 2010-12-01 Unimicron Technology Corp Printed circuit board and method of fabricating the same
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
DE112008003252T5 (de) * 2007-12-05 2011-05-05 Mitsubishi Plastics, Inc. Vielschichtiges Leitungssubstrat mit einem Hohlraumbereich
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US8932906B2 (en) * 2008-08-19 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via bonding structure
JP5481854B2 (ja) * 2008-12-16 2014-04-23 Ｔｄｋ株式会社 電子部品
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
EP2475235B1 (en) * 2009-11-10 2019-08-21 Murata Manufacturing Co., Ltd. Multilayer board and manufacturing method thereof
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
KR101624910B1 (ko) * 2009-12-04 2016-05-30 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
WO2011118785A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
KR20120051991A (ko) * 2010-11-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US8867219B2 (en) 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
KR102194719B1 (ko) * 2014-06-12 2020-12-23 삼성전기주식회사 패키지 기판 및 이를 이용한 패키지
US20170018448A1 (en) * 2015-07-15 2017-01-19 Chip Solutions, LLC Semiconductor device and method
CN109196963B (zh) * 2016-06-17 2020-12-04 株式会社村田制作所 树脂多层基板的制造方法
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
WO2021246467A1 (ja) 2020-06-03 2021-12-09 株式会社村田製作所 多層基板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444732A (en) * 1967-06-06 1969-05-20 Albert L Robbins Method and apparatus for determining optimum bonding parameters for thermoplastic material
JPH0541572A (ja) 1990-09-28 1993-02-19 Toshiba Corp 印刷配線板の製造方法および多層印刷配線板の製造方法
EP0478320A3 (en) 1990-09-28 1993-06-30 Kabushiki Kaisha Toshiba Method for manufacturing printed circuit board
JPH05275834A (ja) 1992-03-27 1993-10-22 Toshiba Corp 金属パターンの形成方法
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
JPH0955569A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 薄膜配線シート、多層配線基板、および、それらの製造方法
JP2728074B2 (ja) * 1995-12-28 1998-03-18 日本電気株式会社 テープキャリアパッケージのスタック構造
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH1140745A (ja) * 1997-07-17 1999-02-12 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP3514656B2 (ja) 1999-03-26 2004-03-31 三菱樹脂株式会社 表面平滑配線板およびその製造方法
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001119148A (ja) * 1999-10-14 2001-04-27 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2001196703A (ja) 2000-01-14 2001-07-19 Sony Corp プリント配線基板及びその作製方法
JP2001230520A (ja) 2000-02-14 2001-08-24 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2001244609A (ja) 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2001257448A (ja) 2000-03-10 2001-09-21 Sony Corp プリント配線基板の製造方法及びそれにより得られたプリント配線基板
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002248626A (ja) 2001-02-26 2002-09-03 Sony Corp 転写用金型とその製造方法
JP2002261444A (ja) 2001-03-06 2002-09-13 Sony Corp 積層配線基板およびその製造方法
JP4576728B2 (ja) 2001-03-06 2010-11-10 ソニー株式会社 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法
JP2002261120A (ja) 2001-03-06 2002-09-13 Sony Corp 実装基板とその製造方法および半導体装置
JP2002270731A (ja) 2001-03-14 2002-09-20 Sony Corp 配線基板及びその製造方法、並びに半導体装置
JP2002290029A (ja) 2001-03-26 2002-10-04 Sony Corp 配線基板の製造方法及び配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730763B1 (ko) * 2005-12-22 2007-06-20 프린코 코포레이션 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법

Also Published As

Publication number Publication date
TWI267331B (en) 2006-11-21
US20080116611A1 (en) 2008-05-22
JP4181778B2 (ja) 2008-11-19
KR100935837B1 (ko) 2010-01-11
US20030180510A1 (en) 2003-09-25
TW200303164A (en) 2003-08-16
US7334324B2 (en) 2008-02-26
US6797367B2 (en) 2004-09-28
JP2003229663A (ja) 2003-08-15
US20050025944A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
KR100935837B1 (ko) 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법
US7022399B2 (en) Semiconductor device integrated multilayer wiring board
JP3312723B2 (ja) 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
TW511405B (en) Device built-in module and manufacturing method thereof
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
JP4261713B2 (ja) 熱伝導基板とその製造方法
US20120175162A1 (en) Printed circuit board
JP5003202B2 (ja) 熱伝導基板とその製造方法及び回路モジュール
JP3922977B2 (ja) 半導体装置内蔵多層配線基板
JP2006203115A (ja) 多層プリント配線基板
JP2007243210A (ja) 放熱用基板及びその製造方法
JP4325329B2 (ja) 放熱実装体
WO2024095811A1 (ja) 回路基板の製造方法
JP3614844B2 (ja) 熱伝導基板
WO2024095812A1 (ja) 回路基板及び電子モジュール
JP5110858B2 (ja) 配線基板およびその製造方法
WO2024095813A1 (ja) 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法
JP2008177382A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール
JP2003249765A (ja) 多層配線基板
JP4023257B2 (ja) 放熱用基板の製造方法
JP3505170B2 (ja) 熱伝導基板及びその製造方法
JP2005243791A (ja) 配線基板およびその製造方法
JP2008210921A (ja) 熱伝導基板とその製造方法及び回路モジュール
JP2009045915A (ja) 複合基板、配線基板および実装構造体、並びに複合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee