WO2024095811A1 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- WO2024095811A1 WO2024095811A1 PCT/JP2023/038221 JP2023038221W WO2024095811A1 WO 2024095811 A1 WO2024095811 A1 WO 2024095811A1 JP 2023038221 W JP2023038221 W JP 2023038221W WO 2024095811 A1 WO2024095811 A1 WO 2024095811A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- resin
- circuit board
- thermosetting resin
- wiring pattern
- wiring patterns
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 108
- 239000011347 resin Substances 0.000 claims abstract description 108
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 48
- 238000011049 filling Methods 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000002360 preparation method Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 31
- 238000007747 plating Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 40
- 239000002184 metal Substances 0.000 description 40
- 238000007789 sealing Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000007517 polishing process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007723 die pressing method Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
Definitions
- This disclosure relates to a method for manufacturing a circuit board.
- JP 2021-34534 A discloses a circuit board in which a circuit section and a base substrate are laminated with an insulating layer between them.
- a wiring pattern is formed by etching on the metal plate that constitutes the circuit section, and the gaps between the wiring patterns are filled with a resin different from the insulating layer.
- Electronic components such as semiconductor elements are mounted on such a circuit board, and the electronic components and the circuit board are sealed with a sealing resin.
- the current capacity of a circuit board can be increased by thickening the metal plate that constitutes the wiring pattern.
- the sealing resin may not be sufficiently filled between the wiring patterns during the resin sealing process, and peeling or air bubbles may remain in the insulating layer, including the sealing resin and the sides of the wiring pattern.
- voltage is applied to the circuit board in such a state, partial discharges occur in the insulating layer from the ends of the wiring pattern that are not covered by the sealing resin. Such partial discharges can cause insulation breakdown.
- the gaps between the wiring patterns are filled with resin, which makes it possible to prevent the above-mentioned peeling of the sealing resin and the generation of air bubbles.
- a resin polishing process is required to remove the resin from the surfaces of the wiring patterns. In the resin polishing process, problems such as clogging of the buffs used for polishing occur.
- the present disclosure aims to provide a method for manufacturing a circuit board in which the gaps between wiring patterns are filled with resin, and which can omit the resin polishing process for removing the resin from the surface of the wiring patterns.
- the method for manufacturing a circuit board according to the first aspect includes a preparation step for preparing a laminate in which a conductor layer constituting a wiring pattern and a base substrate are laminated via an insulating layer, a resin filling step for filling the gaps between the wiring patterns with a thermosetting resin, and a final curing step for heating the thermosetting resin to cause it to flow in the gaps and then final curing the resin.
- thermosetting resin is filled in an area where the wiring spacing between board products can be freely designed, so that the thermosetting resin fills the gaps between the wiring patterns.
- the thermosetting resin between the wiring patterns is heated, and the thermosetting resin is caused to flow between the narrow wiring patterns in the board unit, and then the thermosetting resin is finally cured. This flow allows the thermosetting resin to be well distributed in the gaps between the wiring patterns.
- thermosetting resin filled it is no longer necessary to increase the amount of thermosetting resin filled to the extent that the thermosetting resin adheres to the surface of the wiring pattern. This makes it possible to omit the resin polishing step for removing the thermosetting resin from the surface of the wiring pattern.
- the second aspect of the method for manufacturing a circuit board is the same as the first aspect, but includes a plating step in which, after the main curing step, the surface of the wiring pattern is plated without polishing the surface.
- the surface of the wiring pattern is plated without being polished. This plating prevents oxidation of the surface of the wiring pattern.
- the third aspect of the method for manufacturing a circuit board is the first or second aspect, and in the main curing step, the thermosetting resin is cured so that the surface of the thermosetting resin is concave in a curved shape when viewed from the longitudinal direction of the gap.
- thermosetting resin hardens so that the surface of the thermosetting resin is concave in a curved shape when viewed from the longitudinal direction of the gap between the wiring patterns, forming a resin part.
- the resin polishing process for removing the resin from the surface of the wiring patterns can be omitted.
- FIG. 1 is a diagram showing a configuration of a perspective view illustrating a circuit board manufactured by a method for manufacturing a circuit board according to an embodiment.
- 2 is a cross-sectional view showing a cut surface along line F2-F2 in FIG. 1.
- 3 is a flowchart showing manufacturing steps of a manufacturing method for a circuit board according to an embodiment.
- FIG. 3 is a cross-sectional view corresponding to FIG. 2 and showing a part of an electronic module including a circuit board according to the embodiment.
- 10 is a flow chart showing manufacturing steps of a manufacturing method for a circuit board according to a comparative example.
- FIG. 1 shows a perspective view of a circuit board 10 manufactured by the method for manufacturing a circuit board according to the present embodiment.
- Electronic components e.g., semiconductor elements
- this circuit board 10 includes a metal base 12, an insulating layer 14 laminated on the metal base 12, a metal layer 16 laminated on the insulating layer 14 on the side opposite the metal base 12 and constituting a wiring pattern (circuit pattern) 18, and a resin portion 20 that fills the gaps between the wiring patterns 18.
- the metal base 12 corresponds to the "base substrate” in this disclosure
- the metal layer 16 corresponds to the "conductor layer” in this disclosure.
- the metal base 12 is a substrate made of a metal material. Materials that have high thermal conductivity, such as copper, copper alloys, aluminum, and aluminum alloys, are used for the metal plate that makes up the metal base 12.
- the thickness of the metal base 12 is set to a range of 1 mm to 3 mm, for example.
- a heat dissipation means (not shown), such as a heat dissipation fin or a radiator, may be attached to the surface of the metal base 12 opposite the insulating layer 14.
- the insulating layer 14 is, for example, an electrically insulating synthetic resin mixed with an insulating and thermally conductive filler.
- the synthetic resin used is one that has high electrical insulation and thermal conductivity, such as epoxy resin, which is a thermosetting synthetic resin with epoxy groups.
- the filler used is one that is chemically stable and has high thermal conductivity and electrical insulation, such as silicon dioxide (silica) or aluminum oxide (alumina).
- the thickness of the insulating layer 14 is set in the range of 0.06 mm to 0.2 mm, for example.
- the insulating layer 14 may be one in which glass fiber is mixed into an electrically insulating synthetic resin instead of a thermally conductive filler.
- the metal layer 16 is made of, for example, a metal material having electrical conductivity. Examples of the metal material that makes up the metal layer 16 include rolled copper sheets and aluminum sheets.
- the thickness of the metal layer 1 is set to, for example, a range of 0.3 mm to 1.5 mm.
- This metal layer 16 is formed by etching a metal layer laminated on the insulating layer 14 on the side opposite the metal base 12, and forms a predetermined wiring pattern 18. The surface of the wiring pattern 18 is not polished, and is metal-plated (not shown).
- the metal layer 16 may be formed by punching out a lead frame material using a die press. However, in the case of die pressing, burrs are likely to occur, so a process of removing the burrs is required before laminating the metal layer 16 on the insulating layer 14.
- the resin part 20 is a thermosetting resin, such as epoxy resin, mixed with a filler having insulating and thermally conductive properties.
- a filler having insulating and thermally conductive properties.
- the filler examples include silicon dioxide (silica) and aluminum oxide (alumina).
- This resin part 20 is formed when the thermosetting resin filled in the gaps between the wiring patterns 18 is heated, flows in the gaps, and then fully hardens (goes C-stage). The gaps between the wiring patterns 18 are filled with this resin part 20.
- the surface of this resin part 20 is curved toward the insulating layer 14 when viewed from the longitudinal direction of the gaps between the wiring patterns 18. This depression is due to the hardening and shrinkage of the thermosetting resin.
- FIG. 3 is a flow chart showing the manufacturing steps of the method for manufacturing a circuit board according to this embodiment.
- a laminate in which a metal base 12, an insulating layer 14, and a metal layer 16 are stacked is prepared, and the metal layer 16 is etched to form the wiring pattern 18.
- a known method can be used to manufacture the laminate.
- a liquid material (varnish material) can be applied as the material for the insulating layer 14 to at least one of the metal base 12 and the metal layer 16 by, for example, roll coating, bar coating, or screen printing.
- the liquid material on the metal base 12 or the metal layer 16 is then dried by natural drying or forced drying. This results in the insulating layer 14.
- the insulating layer 14 at this time may be in a state where it is not completely hardened (so-called B-stage state).
- a metal layer 16 is formed on the surface of the insulating layer 14.
- a metal layer 16 (e.g., a rolled copper plate) that will become the wiring pattern 18 is laminated on the surface of the insulating layer 14 by hot pressing or the like. This results in a laminate in which the metal layer 16 that constitutes the wiring pattern 18 and the metal base 12 are laminated via the insulating layer 14.
- the metal layer 16 of the laminate obtained as described above is etched to form a predetermined wiring pattern 18.
- the laminate after the etching step is inspected for defects in the next automatic optical inspection step.
- the above etching step and automatic optical inspection step correspond to the "preparation step" in this disclosure.
- thermosetting resin mixed with insulating and thermally conductive filler is filled into areas where the wiring spacing between board products can be freely designed. In this way, the gaps between the wiring patterns 18 are filled with thermosetting resin.
- This filling is performed by screen printing, for example.
- the amount of thermosetting resin filled is adjusted so that adhesion of the thermosetting resin to the surface of the wiring pattern 18 is prevented or suppressed.
- thermosetting resin filled in the gaps between the wiring patterns 18 is heated to fully cure (C stage).
- the heating temperature of the thermosetting resin in this main curing process is set to, for example, a range of 150°C to 180°C.
- the thermosetting resin whose fluidity has been improved by heating, is caused to flow in the gaps between the wiring patterns 18, and then fully cured. This forms the resin part 20.
- the surface of this resin part 20 is curvedly recessed toward the insulating layer 14 side when viewed from the longitudinal direction of the gaps between the wiring patterns 18.
- thermosetting resin in the main curing process, can be caused to flow by heating, and the end of the wiring pattern 18 can be covered with the thermosetting resin by the thermosetting resin flowing along the side of the wiring pattern 18.
- the surface of the cured thermosetting resin i.e., the resin part 20
- the resin part 20 is curvedly recessed when viewed from the longitudinal direction of the gaps between the wiring patterns 18.
- the surface of the wiring pattern 18 after the main curing step is not polished but is instead metal plated (not shown).
- a plating solution of, for example, copper or nickel is used.
- the thickness of this metal plating is set to, for example, a range of 0.1 ⁇ m to 0.4 ⁇ m. This metal plating can prevent oxidation of the surface of the wiring pattern 18.
- the completed circuit board 10 undergoes a final inspection in the next final inspection step.
- Electronic components are mounted on the completed circuit board 10. Examples of the electronic components include semiconductor chips, transistors, diodes, light-emitting diodes, thyristors, capacitors, resistors, resistor arrays, coils, and switches.
- the electronic components are bonded to the surface of the wiring pattern 18 using a conductive bonding material (not shown) such as solder.
- the electronic components and circuit board 10 are sealed with sealing resin 22 (see FIG. 4). This completes an electronic module 30 that includes the circuit board 10, electronic components, and sealing resin 22.
- the sealing resin 22 is formed, for example, by transfer molding.
- thermosetting resin between the wiring patterns 18 is heated and flows in the gaps between the wiring patterns 18, and then is fully cured. This flow allows the thermosetting resin to be well distributed in the gaps between the wiring patterns 18. As a result, in the resin filling step, it is no longer necessary to increase the amount of thermosetting resin filled to the extent that the thermosetting resin adheres to the surface of the wiring pattern 18. This makes it possible to omit the polishing step of removing the resin from the surface of the wiring pattern 18.
- FIG. 5 shows a flow chart of the manufacturing process of the method for manufacturing a circuit board according to a comparative example.
- a provisional curing process and a resin polishing process are provided between the resin filling process and the full curing process, but the rest is the same as in this embodiment.
- thermosetting resin in the resin filling process, in order to sufficiently fill the gaps between the wiring patterns with thermosetting resin, the thermosetting resin also adheres to the surface of the wiring pattern.
- the thermosetting resin present on the surface of the wiring pattern and in the gaps between the wiring patterns is heated and pre-cured (B stage).
- the subsequent resin polishing process the surface of the wiring pattern is polished using, for example, a ceramic buff, and the resin on the surface of the wiring pattern is removed.
- the ceramic buff becomes clogged, which reduces productivity.
- the pre-curing process and resin polishing process are not necessary, which significantly improves productivity.
- the thermosetting resin hardens so that the surface of the thermosetting resin is concave in a curved shape when viewed from the longitudinal direction of the gaps between the wiring patterns 18, forming the resin portion 20.
- This makes it possible to reduce the step between the surface of the wiring patterns 18 and the surface of the resin portion 20.
- the sealing resin 22 is more easily filled into the step, making it easier to prevent peeling of the sealing resin 22 and the generation of air bubbles.
- thermosetting resin filled in the gaps between the wiring patterns 18 adheres to the surface of the wiring patterns 18, the filler contained in the thermosetting resin is likely to settle into the above-mentioned gaps. This makes it possible to reduce the number of times polishing is performed, even when a resin polishing process is performed.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
配線パターン間の隙間に樹脂が充填される構成において、配線パターン表面の樹脂を除去するための樹脂研磨工程を省く。 回路基板の製造方法は、配線パターンを構成する導体層とベース基板とが絶縁層を介して積層された積層体を準備する準備工程と、配線パターン間の隙間に熱硬化性樹脂を充填する樹脂充填工程と、前記熱硬化性樹脂を加熱して配線パターン間の隙間で流動させた後に本硬化させる本硬化工程と、を有する。
Description
本開示は、回路基板の製造方法に関する。
特開２０２１－３４５３４号公報には、回路部とベース基板とが絶縁層を介して積層された回路基板が開示されている。回路部を構成する金属板には、エッチングにより配線パターンが形成されており、配線パターン間の隙間には、絶縁層とは異なる樹脂が充填されている。このような回路基板には、例えば半導体素子などの電子部品が実装され、電子部品及び回路基板が封止樹脂によって封止される。
近年、電子機器の使用環境の多様化に伴い、回路基板の電流容量の増加が求められている。回路基板の電流容量は、配線パターンを構成する金属板を厚くすることで増加させることができる。しかしながら、配線パターンを構成する金属板を厚くすると、樹脂封止工程で配線パターン間に封止樹脂が十分に充填されず、封止樹脂と配線パターン側面を含む絶縁層に剥離や気泡が残る場合がある。そのような状態で回路基板に電圧を印加すると、封止樹脂で覆われていない配線パターン端部から絶縁層に部分放電が発生する。このような部分放電は、絶縁破壊の原因となる。
この点、上記の先行技術では、配線パターン間の隙間に樹脂が充填されるため、上記のような封止樹脂の剥離や気泡の発生を防止することができる。しかしながら、配線パターン間の隙間に充填する樹脂が配線パターンの表面に付着するため、配線パターン表面の樹脂を除去する樹脂研磨工程が必要になる。樹脂研磨工程では、研磨に使用するバフが目詰まりするなどの問題が生じる。
本開示は上記事実を考慮し、配線パターン間の隙間に樹脂が充填される構成において、配線パターン表面の樹脂を除去するための樹脂研磨工程を省くことができる回路基板の製造方法を得ることを目的とする。
第１の態様の回路基板の製造方法は、配線パターンを構成する導体層とベース基板とが絶縁層を介して積層された積層体を準備する準備工程と、前記配線パターン間の隙間に熱硬化性樹脂を充填する樹脂充填工程と、前記熱硬化性樹脂を加熱して前記隙間で流動させた後に本硬化させる本硬化工程と、を有する。
第１の態様の回路基板の製造方法によれば、準備工程では、配線パターンを構成する導体層とベース基板とが絶縁層を介して積層された積層体が準備される。樹脂充填工程では、例えば基板製品間の配線間隔を自由に設計できるエリアに熱硬化性樹脂が充填されることで、配線パターン間の隙間に熱硬化性樹脂が充填される。本硬化工程では、配線パターン間の熱硬化性樹脂が加熱され、基板単体内の狭い配線パターン間に熱硬化性樹脂を流動させた後に本硬化させる。この流動により、配線パターン間の隙間に熱硬化性樹脂を良好に行き渡らせることができる。その結果、樹脂充填工程において、配線パターンの表面に熱硬化性樹脂が付着するほど、熱硬化性樹脂の充填量を増やす必要がなくなる。これにより、配線パターン表面の熱硬化性樹脂を除去するための樹脂研磨工程を省くことが可能となる。
第２の態様の回路基板の製造方法は、第１の態様において、前記本硬化工程後に、前記配線パターンの表面を研磨せずに当該表面にメッキを施すメッキ工程を有する。
第２の態様の回路基板の製造方法によれば、本硬化工程後のメッキ工程では、配線パターンの表面を研磨せずに当該表面にメッキを施す。このメッキにより、配線パターン表面の酸化を防止することができる。
第３の態様の回路基板の製造方法は、第１の態様又は第２の態様において、前記本硬化工程では、前記隙間の長手方向から見て前記熱硬化性樹脂の表面が曲面状に凹んだ状態に前記熱硬化性樹脂を硬化させる。
第３の態様の回路基板の製造方法によれば、本硬化工程では、配線パターン間の隙間の長手方向から見て熱硬化性樹脂の表面が曲面状に凹んだ状態に熱硬化性樹脂が硬化し、樹脂部が形成される。これにより、配線パターンの表面と樹脂部の表面との間の段差を小さくすることができる。その結果、例えば配線パターン上への部品実装後の樹脂封止工程において、上記の段差部に封止樹脂が充填され易くなり、封止樹脂の剥離や気泡の発生を防止し易くなる。
以上説明したように、本開示に係る回路基板の製造方法では、配線パターン間の隙間に樹脂が充填される構成において、配線パターン表面の樹脂を除去するための樹脂研磨工程を省くことができる。
以下、図１～図５を参照して本開示の一実施形態に係る回路基板の製造方法について説明する。図１には、本実施形態に係る回路基板の製造方法によって製造された回路基板１０が斜視図にて示されている。この回路基板１０には、発熱体である電子部品（例えば半導体素子）が実装される。この回路基板１０は、図１及び図２に示されるように、金属ベース１２と、金属ベース１２に積層された絶縁層１４と、絶縁層１４における金属ベース１２とは反対側に積層され、配線パターン（回路パターン）１８を構成する金属層１６と、配線パターン１８間の隙間を埋める樹脂部２０とを備えている。金属ベース１２は、本開示における「ベース基板」に相当し、金属層１６は、本開示における「導体層」に相当する。
金属ベース１２は、金属材料によって構成された基板である。金属ベース１２を構成する金属板の材料としては、例えば銅、銅合金、アルミニウム、アルミニウム合金等、高い熱伝導性を有するものが用いられる。金属ベース１２の厚みは、例えば１ｍｍ～３ｍｍの範囲に設定される。なお、金属ベース１２における絶縁層１４とは反対側の面には、放熱フィンやラジエータ等の図示しない放熱手段が取り付けられる場合がある。
絶縁層１４は、例えば電気絶縁性を有する合成樹脂に、絶縁性及び熱伝導性を有するフィラーが混入されたものである。上記の合成樹脂としては、例えばエポキシ基を持つ熱硬化型の合成樹脂であるエポキシ樹脂等、高い電気絶縁性と熱伝導性を有するものが用いられる。上記のフィラーとしては、例えば二酸化ケイ素（シリカ）や酸化アルミニウム（アルミナ）等、化学的に安定で高い熱伝導性と電気絶縁性を有するが用いられる。絶縁層１４の厚みは、例えば０．０６ｍｍ～０．２ｍｍの範囲に設定される。なお、絶縁層１４は、熱伝導性を有するフィラーの代わりに、電気絶縁性を有する合成樹脂にガラス繊維が混入されたものでもよい。
金属層１６は、例えば導電性を有する金属材料によって構成されている。金属層１６を構成する金属材料としては、例えば圧延銅板、アルミニウム板等が用いられる。金属層１の厚みは、例えば０．３ｍｍ～１．５ｍｍの範囲に設定される。この金属層１６は、絶縁層１４における金属ベース１２とは反対側に積層された金属層に対してエッチングが施されたものであり、所定の配線パターン１８を構成している。配線パターン１８の表面は研磨されておらず、当該表面には金属メッキ（図示省略）が施されている。なお、金属層１６は、例えばリードフレーム材に対して金型プレスによる打抜きが施されたものでもよい。但し、金型プレスの場合、バリなどが発生し易いため、金属層１６を絶縁層１４に積層する前に、上記のバリを除去する工程が必要となる。
樹脂部２０は、例えばエポキシ樹脂等の熱硬化性樹脂に、絶縁性及び熱伝導性を有するフィラーが混入されたものである。このフィラーとしては、例えば二酸化ケイ素（シリカ）や酸化アルミニウム（アルミナ）等が用いられる。この樹脂部２０は、配線パターン１８間の隙間に充填された熱硬化性樹脂が加熱され、上記の隙間で流動した後に本硬化（所謂Ｃステージ化）したものである。この樹脂部２０によって配線パターン１８間の隙間が埋まっている。この樹脂部２０の表面は、図２に示されるように、配線パターン１８間の隙間の長手方向から見て絶縁層１４側へ曲面状に凹んでいる。この凹みは、熱硬化性樹脂の硬化収縮によるものである。
次に、上記構成の回路基板１０の製造するための回路基板の製造方法について説明する。図３には、本実施形態に係る回路基板の製造方法の製造工程がチャート図にて示されている。本実施形態に係る回路基板の製造方法では、先ず、金属ベース１２と、絶縁層１４と、金属層１６とが積層された積層体を用意し、金属層１６に対してエッチングを施すことにより、配線パターン１８を形成する。
上記積層体の製造方法としては、公知の方法を用いることができる。金属ベース１２及び金属層１６の少なくとも一方に絶縁層１４の材料として液状材料（ワニス材料）を例えばロールコート法、バーコート法またはスクリーン印刷法により塗布することができる。その後、金属ベース１２上または金属層１６上の液状材料を自然乾燥または強制乾燥により乾燥させる。これにより、絶縁層１４が得られる。このときの絶縁層１４は、完全に硬化していない状態（所謂Ｂステージの状態）であってもよい。次いで、絶縁層１４の表面に金属層１６を形成する。具体的には、絶縁層１４の表面に配線パターン１８となる金属層１６（ 例えば圧延銅板）を熱圧プレス等により積層する。これにより、配線パターン１８を構成する金属層１６と金属ベース１２とが絶縁層１４を介して積層された積層体が得られる。
次のエッチング工程では、上記のようにして得られた積層体の金属層１６に対してエッチングを施し、所定の配線パターン１８を形成する。エッチング工程後の積層体は、次の自動光学検査工程において欠陥の有無を検査される。上記のエッチング工程及び自動光学検査工程は、本開示における「準備工程」に相当する。
次の樹脂充填工程では、絶縁性及び熱伝導性を有するフィラーが混入された熱硬化性樹脂を、基板製品間の配線間隔を自由に設計できるエリアに充填する。これにより、配線パターン１８間の隙間に熱硬化性樹脂を充填する。この充填は、例えばスクリーン印刷により行う。この充填の際には、配線パターン１８の表面への熱硬化性樹脂の付着が防止又は抑制されるように熱硬化性樹脂の充填量を調節する。
次の本硬化工程では、配線パターン１８間の隙間に充填された熱硬化性樹脂を加熱して本硬化（Ｃステージ化）させる。この本硬化工程での熱硬化性樹脂の加熱温度は、例えば１５０℃～１８０℃の範囲に設定される。この本硬化工程では、加熱により流動性が向上した熱硬化性樹脂を、配線パターン１８間の隙間で流動させ、その後に本硬化させる。これにより、樹脂部２０が形成される。この樹脂部２０の表面は、配線パターン１８間の隙間の長手方向から見て絶縁層１４側へ曲面状に凹む。つまり、本硬化工程では、熱硬化性樹脂を加熱によりフローさせることが可能であり、熱硬化性樹脂が配線パターン１８の側面に沿って流れていくことで、配線パターン１８の端部を熱硬化性樹脂で覆うことができる。その結果、硬化後の熱硬化性樹脂（すなわち樹脂部２０）は、配線パターン１８間の隙間の長手方向から見て表面が曲面状に凹んだ状態になる。
次のメッキ工程では、本硬化工程後の配線パターン１８の表面を研磨せずに当該表面に金属メッキ（図示省略）を施す。これにより、回路基板１０が完成する。この金属メッキには、例えば銅、ニッケル等のメッキ液が使用される。この金属メッキの厚みは、例えば０．１μｍ～０．４μｍの範囲に設定される。この金属メッキにより、配線パターン１８表面の酸化を防止することができる。完成した回路基板１０は、次の最終検査工程において最終検査を受ける。
完成した回路基板１０には、図示しない電子部品が実装される。この電子部品としては、例えば半導体チップ、トランジスタ、ダイオード、発光ダイオード、サイリスタ、コンデンサ、抵抗体、抵抗アレイ、コイル、スイッチ等が挙げられる。この電子部品は、図示しないはんだ等の導電性接合材を用いて配線パターン１８の表面に接合される。電子部品及び回路基板１０は、封止樹脂２２（図４参照）によって封止される。これにより、回路基板１０、電子部品及び封止樹脂２２を備えた電子モジュール３０が完成する。上記の封止樹脂２２は、例えばトランスファーモールドによって成形される。
次に、本実施形態の作用及び効果について説明する。
本実施形態によれば、準備工程では、配線パターン１８を構成する金属層１６と金属ベース１２とが絶縁層１４を介して積層された積層体が準備される。樹脂充填工程では、配線パターン１８間の隙間に熱硬化性樹脂が充填される。本硬化工程では、配線パターン１８間の熱硬化性樹脂が加熱されて配線パターン１８間の隙間で流動した後に本硬化する。この流動により、配線パターン１８間の隙間に熱硬化性樹脂を良好に行き渡らせることができる。その結果、樹脂充填工程において、配線パターン１８の表面に熱硬化性樹脂が付着するほど、熱硬化性樹脂の充填量を増やす必要がなくなる。これにより、配線パターン１８表面の樹脂を除去する研磨工程を省くことが可能となる。
上記の効果について図５を参照して補足説明する。この図５には、比較例に係る回路基板の製造方法の製造工程がチャート図にて示されている。この比較例では、樹脂充填工程と本硬化工程との間に仮硬化工程と樹脂研磨工程とが設けられているが、それ以外は本実施形態と同様とされている。
この比較例では、樹脂充填工程において、配線パターン間の隙間に熱硬化性樹脂を十分に充填するために、配線パターンの表面にも熱硬化性樹脂が付着する。次の仮硬化工程では、配線パターンの表面及び配線パターン間の隙間に存在する熱硬化性樹脂が加熱されて仮硬化（Ｂステージ化）する。次の樹脂研磨工程では、例えばセラミックバフを用いて配線パターンの表面が研磨され、配線パターン表面の樹脂が除去される。しかしながら、セラミックバフが目詰まりするため、生産性が悪化する。これに対し、本実施形態では、上記の仮硬化工程及び樹脂研磨工程が不要になるため、生産性が大幅に向上する。
また、本実施形態によれば、本硬化工程では、配線パターン１８間の隙間の長手方向から見て熱硬化性樹脂の表面が曲面状に凹んだ状態に熱硬化性樹脂が硬化し、樹脂部２０が形成される。これにより、配線パターン１８の表面と樹脂部２０の表面との間の段差を小さくすることができる。その結果、例えば配線パターン１８上への部品実装後の樹脂封止工程において、上記の段差部に封止樹脂２２が充填され易くなり、封止樹脂２２の剥離や気泡の発生を防止し易くなる。
また、本実施形態によれば、配線パターン１８間の隙間に充填される熱硬化性樹脂が配線パターン１８の表面に付着した場合でも、熱硬化性樹脂に含まれるフィラーが上記の隙間に沈降し易くなる。これにより、樹脂研磨工程を行う場合でも、研磨回数を減らすことが可能となる。
以上、実施形態を示して本開示について説明したが、本開示は、その要旨を逸脱しない範囲で種々変更して実施できる。また、本開示の権利範囲が上記実施形態に限定されないことは勿論である。
また、２０２２年１０月３１日に出願された日本国特許出願２０２２－１７５１５０号の開示は、その全体が参照により本明細書に取り込まれる。本明細書に記載された全ての文献、特許出願、および技術規格は、個々の文献、特許出願、および技術規格が参照により取り込まれることが具体的かつ個別に記載された場合と同程度に、本明細書中に参照により取り込まれる。
Claims (3)
- 配線パターンを構成する導体層とベース基板とが絶縁層を介して積層された積層体を準備する準備工程と、
前記配線パターン間の隙間に熱硬化性樹脂を充填する樹脂充填工程と、
前記熱硬化性樹脂を加熱して前記隙間で流動させた後に本硬化させる本硬化工程と、
を有する回路基板の製造方法。 - 前記本硬化工程後に、前記配線パターンの表面を研磨せずに当該表面にメッキを施すメッキ工程を有する請求項１に記載の回路基板の製造方法。
- 前記本硬化工程では、前記隙間の長手方向から見て前記熱硬化性樹脂の表面が曲面状に凹んだ状態に前記熱硬化性樹脂を硬化させる請求項１又は請求項２に記載の回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022-175150 | 2022-10-31 | ||
| JP2022175150 | 2022-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024095811A1 true WO2024095811A1 (ja) | 2024-05-10 |
Family
ID=90930297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2023/038221 WO2024095811A1 (ja) | 2022-10-31 | 2023-10-23 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2024095811A1 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697617A (ja) * | 1992-09-16 | 1994-04-08 | Mitsui Toatsu Chem Inc | 配線基板およびその製造方法 |
| WO2007145237A1 (ja) * | 2006-06-14 | 2007-12-21 | Panasonic Corporation | 放熱配線基板とその製造方法 |
| JP2011211131A (ja) * | 2010-03-31 | 2011-10-20 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板およびその製造方法 |
| JP2015126011A (ja) * | 2013-12-25 | 2015-07-06 | 日本メクトロン株式会社 | プリント配線板 |
| WO2017159773A1 (ja) * | 2016-03-17 | 2017-09-21 | 東レエンジニアリング株式会社 | フレキシブル回路基板およびその製造方法 |
| JP2020191372A (ja) * | 2019-05-21 | 2020-11-26 | 日本発條株式会社 | 樹脂モールド回路体、金型、製造方法、及び回路基板 |
-
2023
- 2023-10-23 WO PCT/JP2023/038221 patent/WO2024095811A1/ja unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697617A (ja) * | 1992-09-16 | 1994-04-08 | Mitsui Toatsu Chem Inc | 配線基板およびその製造方法 |
| WO2007145237A1 (ja) * | 2006-06-14 | 2007-12-21 | Panasonic Corporation | 放熱配線基板とその製造方法 |
| JP2011211131A (ja) * | 2010-03-31 | 2011-10-20 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板およびその製造方法 |
| JP2015126011A (ja) * | 2013-12-25 | 2015-07-06 | 日本メクトロン株式会社 | プリント配線板 |
| WO2017159773A1 (ja) * | 2016-03-17 | 2017-09-21 | 東レエンジニアリング株式会社 | フレキシブル回路基板およびその製造方法 |
| JP2020191372A (ja) * | 2019-05-21 | 2020-11-26 | 日本発條株式会社 | 樹脂モールド回路体、金型、製造方法、及び回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100935837B1 (ko) | 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법 | |
| US11172572B2 (en) | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module | |
| EP3148298B1 (en) | Manufacturing method of printing circuit board with micro-radiators | |
| US7229293B2 (en) | Connecting structure of circuit board and method for manufacturing the same | |
| KR101012029B1 (ko) | 반도체 장치 내장 다층 배선 기판 및 그 제조 방법 | |
| US7091593B2 (en) | Circuit board with built-in electronic component and method for manufacturing the same | |
| US7180169B2 (en) | Circuit component built-in module and method for manufacturing the same | |
| WO2006078027A1 (ja) | 多層プリント配線基板 | |
| JPH10173097A (ja) | 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法 | |
| US11490513B2 (en) | Metal base circuit board and method of manufacturing the metal base circuit board | |
| US10433414B2 (en) | Manufacturing method of printing circuit board with micro-radiators | |
| US10692794B2 (en) | Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure | |
| CN1144283C (zh) | 电路板平面化方法和制造半导体器件的方法 | |
| JP2002050713A (ja) | 半導体装置及び電力変換装置 | |
| WO2024095811A1 (ja) | 回路基板の製造方法 | |
| US20040168314A1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| WO2024095812A1 (ja) | 回路基板及び電子モジュール | |
| JP5059486B2 (ja) | 部品内蔵モジュールの製造方法 | |
| WO2024095813A1 (ja) | 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法 | |
| WO2024101316A1 (ja) | 埋込樹脂、回路基板、電子モジュール、回路基板の製造方法 | |
| JP4779668B2 (ja) | 積層基板の製造方法 | |
| JP2007149991A (ja) | 回路モジュールの製造方法 | |
| JP2002084108A (ja) | 伝送線路チップとその製造方法及びマルチチップモジュール | |
| CN110544674A (zh) | 芯片集成结构 | |
| JP3610156B2 (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23885571 Country of ref document: EP Kind code of ref document: A1 |