TWI278972B - Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device - Google Patents

Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device Download PDF

Info

Publication number
TWI278972B
TWI278972B TW094128798A TW94128798A TWI278972B TW I278972 B TWI278972 B TW I278972B TW 094128798 A TW094128798 A TW 094128798A TW 94128798 A TW94128798 A TW 94128798A TW I278972 B TWI278972 B TW I278972B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
thermoplastic resin
semiconductor device
package substrate
Prior art date
Application number
TW094128798A
Other languages
English (en)
Other versions
TW200620577A (en
Inventor
Akimori Hayashi
Katsunobu Suzuki
Ryuichi Oikawa
Makoto Nakagoshii
Naoko Sera
Original Assignee
Nec Electronics Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp, Denso Corp filed Critical Nec Electronics Corp
Publication of TW200620577A publication Critical patent/TW200620577A/zh
Application granted granted Critical
Publication of TWI278972B publication Critical patent/TWI278972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

1278972 九、發明說明： 【發明所屬之技術領域】 柘irr 系關於安裝有積體電路元件之半導體裝置用的封裝基 ϊ半ίϊίϊ之製造方法、以及包含半導體裝置用的該封裝基板
A 【先前技術】 封裝在傳統上是用來結合例如LSI晶片之賴電路元 並件連接至所謂的”主機板，，(電路板）。這麵裝包含 積體;係之多層板。此等 褒用的錢差包含譬如揭露於日本特開第 中，链i + k中之組成型多層板€參見圖D。於一組成型多層板 :成Ϊ有卿^所構 弁，蔣ΐίί層。一種組·多層板之實際製造方法係如下：首 由玻璃严環氧樹脂浸透於—玻璃布中並使其硬化，以形成 -種兩所構成之核心材料101。此種核心材料101係屬於 之兩:上:層而 係形成以万、查分、、成而通過核心材料101之複數之貫穿孔103 係藉t以下ϊί坤料101之兩侧上的此等導電圖案。貫穿孔⑽ 3化Γ材料1G1之兩侧上的導電圖案電連接。 之預浸材料之;i數成i具有複數之具有導電圖案105 如由已依此方ίίίί層而貫現’這些導電圖案105係譬 係沿厚度之方i形成上的銅箱所構成。貫穿孔 屬嵌入於這此貫〜丨*土板層102中，而通孔(via)104係藉由將金 二貝牙孔中而形成。通孔104連接位於基板層102之 6 1278972 ' t層電3案105與位於下層上之導電圖案105。藉由這個方 f所弋rii之導電圖案105係形成於核心材料而^兩Γ ，且g導電圖案1〇5之每個層係藉由通孔1〇4❿連接以 一多層板。 取 在揭露於日本特開第2004]58671號巾之構造巾，相較於 • 才下，、ΐ板層1〇2之兩側上的導電圖案105係藉 ‘穿孔。形成複數之貫穿孔(類似於核心材料101中之貫 ，遍支Ϊ之另一封裝基板為多層板，其中複數陶兗層(參見圖 )係形成i層，如揭露於曰本特開第200孓118194號者。 !ίί實r際製造Γ去’係將例如蝴之金屬係打印於稱為「ΐ 之預燒結薄板上，以形成導電圖案ι〇6。貫、 射照射或鑽孔而形成於綠色薄板之指定位置處 ^屬係觀人麵貫穿对㈣錢錢7。通孔 ίίί ί案106以及位於下層之導電圖案咖i: 且旻數之中導電圖案106與通孔1〇7已依此方式形 •板之後，將綠色薄板加以燒結，以同時固化所有綠色舊杯a Λ •可由陶一亮108來形成多層板。 …色厚板。如此 • 說明係關於採用上述多層板以作為半導體裝置用封梦其 ίΐ構1"之’。複數之連接端子11G係設置於-多』之^ 313在安裝覆晶連接型式之積體電路元件‘ if 電連接’這些連接端子110絲露至外部。複數 Χηιΐΐΐ置於多層板之對向側之最外層上，而谭錫球(導ΐ球 而f) 2係被安裝並固定於這些金屬焊墊ηι上，如此 田 二契主機板連接之球栅P車列(BGA)構造。依此 裝置用之封裝基板。 乃八了兀成+導體 円崇】ίΐ開第2〇〇〇_〇38464號中揭露一種印刷電路板，发中導雷 圖案係軸於岐細鮮觀亞騎顧之__體、 7 1278972 上’接者將=些薄觀緣體在複數層巾形成疊層。 …„露於日本特開》2004-158671號之例子中的組成型多 二板牽々到在相繼形成複數基板層1〇2後便形成核心材料皿 ^亡^此需要相當費時的製程與高製造成本。舉例而言，當製造 更多層，尤其是具有13層或更多層之多層板時，此種 方法缺乏效率且不切實際。 日本特開第2〇〇4_158671號，核心材料1〇1必須具有足夠 ，度”厚度’以供複數基板層搬形成疊層。只由環氧樹脂所形 士之核心材料1G1因此將不具有足夠強度，而結合金屬層且更結 二，璃布之多層構造因此被制以獲得足触度。然而，由 間與^造成本之更進—步的增加，採用具有多層構造之核^ H〇l並不令人滿意。此外，在核心材料1Q1中之納入玻璃布 曰使得由濕氣所致之滲透造成枝狀晶(dendrite)發生。為避免枝狀 日日之問題’ 1牙孔103之間的間距(piteh)必須至少有G 8Grnm。此 種需求阻礙高密度配線並妨礙對更小型半導體裝置封裝之需求之 適當回應。 / 此外，由於核心材料101厚，所以藉由將金屬嵌入貫穿孔中 而形成通孔會存在問題，因為製造步驟之困難性及所必須使用之 金屬材料量。貫穿孔之關關此係由金射㈣覆蓋以形成貫穿 孔103 ;換言之，這些貫穿孔具有未被填滿的構造，而通孔ι〇4 因此無法形成在貫穿孔103正上方與正下方。由於插入了複 ^孔103之孔洞之位置’故實際上不可能將複數之通孔廟沿厚 ，方向排列於-筆直直線上。因此，每一層之通孔刚無法 形成於同-平面位置中，但必須在該平面之内移動。因此，在核 心材料101之一表面上的複數導電圖案105層與在另一表面上 複數導電圖案105層之間無法實現具有良好空間效率之連接。 種構造因此受困於較差設計自由度之問題。 此外，當將複數之覆晶積體電路元件1〇9安裝於此種多声 之其中-最外層上，且將-主機板(未顯示)連接至對向側上之^外 8 1278972 二時’複數之積體電路元件1()9與多層板之間的連接之可靠度變 ，不良：此不良可靠度的原因為積體電路元件1〇9與多層板 產生之局熱應力度，而該高熱應力度係由 體電路tg^G9之主要材料之石夕之線膨脹係數(沿該厚度 口 -4ppm而沿该表面方向3_4ppm)間具有極大差異。 另一方面’例如揭露於日本特開第2002-118194號中之陶瓷多 層板並不允許具有極薄構造之綠㈣板。舉例而言，#建構 3或層，尤其，具有13層或更多層之多層板時，這些=
继f之旱又(各具有譬如2麵或以上之厚度)使其用於封裝半導體 裝置之用途複雜化。 不卞守瓶 拟劣於導電圖案1〇6係藉由將金屬印刷在綠色薄板上而 /成，接者綠色薄板經燒結及固化。然而，在此製造方法中，導 106之最終尺寸精度不佳，且因此極不易適當地控制導電 圖案106之位置以獲得期望阻抗。
，外，當將複數之覆晶積體電路元件1〇9安裝於此種多層板 ^一，外層上，且將一主機板(未顯示)連接至對向側上之最外層 =攻些封裝連接之可靠度變得不良。此不良可靠度起因於在作 為夕層板之主要材料之陶瓷之線膨脹係數(沿厚度方向4_6ppm而 面方向4-6ppm)與作為主機板之主要材料之玻璃環氧樹脂之 ;知脹係數(沿該厚度方向16-17ppm而沿該表面方向㈨仍尬^之 2有極大差異。此外，半導體裝置封裝係❹卜高應力度；又， &瓷之介電常數係高於有機材料之介電常數，且通過導電圖案之 向頻信號損失因此變得很大。 〃 日本特開第2004-095963號揭露一種包含具有熱固性特徵盥 ，璃#移點Tg之熱塑性聚醯亞胺薄板之多層板，而玻璃轉移點、 Tg係低於熱固性成分之硬化開始溫度Ts。 、曰本特開第2004-064009號中揭露了一種印刷電路板之製造 方法，其中複數之切口係形成成能夠包圍在每一疊層樹脂薄膜中 9 1278972 ΐίίϊϊ。又，日本特開第測·318538號中亦揭露了一種印刷 中造方法，其中複數之切口係形成於每-疊層樹脂薄膜 Τ之屋品區域之間。 日本特開第2003-324280號中揭露了-種包含熱塑性樹脂 Ρ刷電路板之製造方法，其中該熱塑性樹脂薄板在一表面上 案而在另—表面上具有—通孔。許多熱塑性樹脂薄 成的制時彼絲合，且導額㈣勒金屬黏合 接至填滿於通孔中之低熔點金屬。 、日本特開第2003-209356號中揭露了 一種多層板之製造方 法，其中複數貫穿孔係形成於每一樹脂薄膜中，以便沿薄膜之聂 ^方，此疊置’並將導電糊填滿於貫穿孔中。當疊層薄膜受ς 並文壓％，燒結導電糊以形成支撐熱壓板之極點^oie)。 ”、、 曰本特開第2003-273511號中揭露了一種按壓法，其中在一表 面上具有-導之複數熱塑性薄膜储由加熱独緩衝構件 在兩側上加壓而形成疊層並同時彼此黏合，而各緩衝構件係入 於最外層熱塑性薄膜與一熱壓板之間。 ” 由 Rao R. Tummala、Eugene J· Rymaszewski，以及 Alan G·
Klopfenstein所著之，，微電子元件封裝手冊(Micr〇dectr〇nies ·
Packaging Handbook)”，尤其在曰本版第375_411頁，教示了各種 不同類型之封裝，例如陶瓷晶片載體、扁平封裝、混合式封 多層陶瓷基板。 〃 【發明内容】 ▲本發明之一個目的係提供一種易於製造、相較於習知技術而 言可以容易形成多層構造、以及具有較高電連接可靠度之半導體 裝置用封裝基板。本發明之前述目的亦提供這種半導體裝置封裝 基板之製造方法，以及提供包含此種半導體裝置封裝基板之半^ 體裝置。 依據本發明，在藉由堆疊複數之熱塑性樹脂層並將其黏合 一起之半導體裝置用封裝基板中，連接端子係暴露在一^外】 1278972 上’用以安裝並電連接覆晶連接型式之積體電路元件，且組成球 拇陣列構k之導電球端子係暴露在對向側之最外層上，其中該複 數=熱塑性樹脂層具有沿厚度方向通過該層之導電通孔，且包含 由设置於該等熱塑性樹脂層之至少―表面上之金屬層所構成之導 電圖案。 依據此種構造，在實質上相同厚度中，可比在習知技術之封 中堆疊更多層(譬如多1>5倍層）。因此，可藉由使用複數層 ，形成電配線’藉以在毋麟相同平面内之信號配線圖案過度排 線（routing)的情況下，便於形細己線，因此大幅提高配線 口又汁之自由度，並大大地便利於配線設計。舉例而言，可將每一 不^型式之導電圖案(例如信號配線圖案、電源圖案以及接地圖 形成於為各型式所設置之不同層上。 ^ ，其，允許比在習知技術中更多複數薄層之效果在具有16 之構造中尤其顯著，其中在該疊層與黏合狀態 liiitί ί 麵，其中一或多個通孔係設置於每一 :姐娜層或除最外層以外之所有熱塑性樹脂層中，且其 置了 17或更多層之導電圖案。 ’、口又 人而Ίΐϊ醜及接職導f_之軌係11由金屬間化合物黏 口而連接日守，機械連接與電連接之可靠度特別高。 體ί路元件覆晶連接用之複數之連接軒最好暴露在一 口之側;面之至少一部分並避免連接端子之 Π電球端子之複數之金屬谭塾亦最好暴露在對向側之最 端子及:或爾墊之間距係處; 塗佈以將材料（例如阻焊劑）插入 1278972 間 之 惻表接端子及/或金綱 暴露在最=;之=，料間之介面。 S?罟芏WX^二遇札冤連接至導電圖牵。豆匕 冗亦最好暴露在:向^ 丄 鱼屬知墊接觸設置在這些金屬焊墊正下方夕補：?丨 =由^而與導電圖案電連接。當採用此類型之 以使iSim之構造時，係藉由最短距離而實現連接，藉 電〖生抽失或延遲敢小化。當至少三層導電圖案 列對準成行地設置於至少兩熱塑性樹脂層：同二平;：ί 兩通孔而電連接時，此種構造更為有效。又，當 Ιΐ電性損失與延遲最小化並可實現相當有效的構造： 塑性樹脂層鎌最外層以外的所有熱塑性樹脂層均具有設 、主^同平面位置處並組成一電連接構造之通孔，於該電連接構 這些通孔係沿厚度方向排萌準成行，橫越過所有熱塑性 树脂層。 沿每一熱塑性樹脂層之厚度方向之線膨脹係數最好是14〇 • ppm或更少；而沿平行於表面之方向之線膨脹係數最好是40ppm .或更少。此外，線膨脹係數與每一熱塑性樹脂層之彈性模數之乘 # 積沿厚度方向最好是〇.6MPa/°C或更少，而沿平行於表面之方向 最好疋0.18 MPa/C或更少。這種構造可抑制由源於每一積體電路 元件、封裝基板與一外部板之間的線膨脹係數差異之熱應力所導 致的封裝損壞或形變。 〜 這些熱塑性樹脂層可能是下列任一種，或包含下列至少其中 之一的混合物·聚醚醚酮（polyetheretherketone)、聚酿亞胺 (polyetherimide)、液晶聚合物、聚苯硫（p〇iyphenylene sulflde)、 熱塑性聚醯亞胺（polyimide)、聚醚砜（pdyethersulfone)、聚苯醚 (polyphenylene ether)以及對排（Syndi〇tactic)聚苯乙烯。由於 使用這些型式之熱塑性樹脂，熱塑性樹脂可吸收於高溫下因積體 12 1278972 電路元件、封裝基板以及外部板之線膨脹係數之間的差異而產生 ^熱應力。此外，熱塑性樹脂具有低介電常數與低介電^失， 亡用以形成具有優異高頻特徵之傳輸路徑。相較於陶竟声成 ϊϊΐ巧（例如f知技術之環氧樹脂），熱塑性樹脂可形成^有 氐”電損失之路徑，即使在高頻率下亦然。 八 幸且ίΐΐί”含微信號配線圖案及平面圖案，其中該平面圖 :面1 案平面重疊，且其可在插入於該兩平面圖ί ^ ^ 一5亥“唬配線圖案平面重疊之該兩平面圖宰j：中^ 二U形成於一表面上，其中該表面沿厚度方向】J由Ιΐ 層成有;號配線圖案之熱紐樹 成有該信號配線圖ΐί可能存在於其上形 緣圖荼外部。 ，同%空間有效地用以形成各種不同的導電 氣特徵。“之構造而達到期望的信號配線圖案之電 與接地圖案）之數目數層能夠使得平面圖案（例如電源圖案 在與信號配線圖案之一 於成為中間層之表面上 ;^刀千面重豐之該對平面圖案、形成 部之平面圖案之中，至w、二平面圖案、及形成於信號配線圖案外 為接地圖案。當至少一者可為電源圖案，而其他平面圖案則 成一電容器時，可穩定圖案與至少一接地圖案彼此相對並形 案與該接地圖案之g的源圖案之特徵，並可減少在該電源圖 至該信號配二中案i面二么此區域外部，未直接連接 案之表面上的該信號配線成在其上形成有該信號配線圖 圖 電 13 1278972 ，地圖案、電源圖案、或由絕緣且對電連接並 所構成之虛擬圖案，最好形成於至少—熱塑性^之^二屬 該表面中之金屬分佈的不均衡。此外，二㈡面^
Lt ί=緣且ί電連接並嫩之金屬所構成之虛擬圖ί， 取好形成於至少一熱塑性樹脂層之表面上，以修正 =3之所有表面上之金屬面積比率的變化。接地^案、ί源 成於至少-熱塑性樹脂層之表面上，以修正^H 月曰層之母-表面中之任何平面區域内之金屬面積比率的變化 ^，接地圖案、電源圖案、或由金屬所構成之虛擬圖案 ，於至少通孔附近。依此方式完成金屬均勻分佈，可 率金屬之部分中的主要變形、避免整體形狀扭曲與尺寸精下降、 及避免电生電連接問題，尤其在施加熱或壓力時。 複數之排氣孔最好是設置於設置在熱塑性樹 的平，圖案中，這些排氣孔係以通孔為中心而;;=近 ^，複數之排氣孔最好是設置於設置在通孔附近外部之部分中的 平面^電圖案中，這些排氣孔係以矩陣形式配置。設置這些排氣 孔可容許釋放基板内所產生之氣體，例如在與金屬 ^ ^ 料)混合之溶劑蒸發時所產生之氣體。此外，通孔附近3 孔為中心、半徑為300//m之圓形内之區域。 、 、連接至暴露在一最外層上之複數之連接端子之通孔，最好是 被配置成能夠接觸朝向熱塑性樹脂層中心之連接端子之位置。連 f至其上設置有導電球端子（暴露在對向侧之最外層上）之金屬 =墊之通孔，亦最好被配置成能夠接觸朝向熱塑性樹脂層中心之 $屬焊墊之位置。此種構造可避免在熱塑性樹脂層内之通孔傾斜 時所導致之不可靠電連接，又可抑制整體基板之變形。 本發明之半導體裝置包含：一半導體裝置用封裝基板，具有 ，一上述構造；一覆晶連接型式之積體電路元件，其係安裝於一 最外層上且電連接至連接端子；以及一外部基板，其係貼附至對 14 1278972 向側之最外層且電連接至導電球端子。 •依據本發明之半導體裝置用封裝基板之製造方法包含以下步 驟j形成複數熱塑性樹脂層；於所有熱塑性樹脂層中或於除最外 層以外的所有熱塑性樹脂層中形成導電通孔，且這些通孔係沿厚 度方向通過熱塑性樹脂層；組成導電圖案之金屬層係設置於熱塑 性樹脂層之至少一表面上；接著堆疊該複數熱塑性樹脂層，且施 加熱，壓士至熱塑性樹脂層堆，以將熱塑性樹脂層黏合在一起而 作為單一單元。此種方法之特徵為：設置連接端子，用以安裝及 電連接覆晶連接型式之積體電路元件，以使連接端子從設置於一
最外層上之熱塑性樹脂層暴露至外部；以及設置導電球端子，其 組成一球栅陣列構造，以使導電球端子自設置於對向側之最外声 上之熱塑性樹脂層暴露至外部。 曰 二本發明同時允許在封裝基板中之較薄形式及較多層數，其中 該=裝基板包含一球栅陣列構造與覆晶連接端子，此一構造j系超 ，習知技術之功能。此外，使用熱塑性樹脂可提高電連接之 度，同時避免該基板之變形。 # ^發明之上述及其他目的、特徵及優點將自下列參照說 發明範例之附圖而更顯清楚。 、 【實施方式】 圖7顯示本發明之半導體裝置，而圖8顯示此種 多層板)卜以下說明首先注視此種半導體ii之 基本構仏。於此半導體裝置巾，例如LSI“ 2之覆晶連接 積體電路元件係安裝於多層板丨之__最外層上。作為一外部 二fir主機板3係連接在多層板1之對向側之最外層上。多層 ΐ片層之導電圖案4之—超極多層板。用以固定; 15 1278972 此:層板i之内層部分之基本構造與製造方法實質上係與揭 '日本特開第2000-38464號中之構造相同。為了說明此點，如 了複數之(在圖7與8所示的例子中為23個)熱 ^生:義層(薄膜絕緣體)10，每個熱塑性樹脂層i。具有由以一期 >大形成於至少-表面上之金屬箱(譬如銅箱)所構成之導電圖 I ^ 2沿厚度方向通過之導電通孔9。更明確而言，如圖9A ^ ’編錄附至已預先形成之薄魏緣體1()之表面。如圖犯 不此細v|接著藉由|虫刻而被圖案化成
導電圖案4。接著藉由雷射照射而於薄膜絕賴ίο之複數 FI Q日:位置被開挖出複數之貫穿孔11，如圖9C所示。然後，如 L /斤不，將金屬粉末已與溶劑混合之金屬糊埋於貫穿孔11中 1通孔9。將已依此方式形成之複數之薄膜絕緣體1〇排列在 堆f，圖1GA所示。如圖igb所示，將該堆疊於同 亡^予以加熱，以使各薄膜絕緣體10 —起熱㈣，從而形成 腾與8所示之例子中，係採用—種已將23個薄膜 薄膜^靜在之構造，但是為了簡化附圖起見，係將6個 / 、、=、、彖體10已堆疊在一起之構造顯示於圖1〇A-1〇C中。 薄膜絕緣體10係由大約私35重量百分比之聚芳酮 poyar^lketone}樹脂與大約况5重量百分比之聚醚醯亞胺 括l〇rl：erimide)樹脂之化合物所構成。薄膜絕緣體10最好是一 由差動式掃描量熱儀所測量之玻璃轉移溫度為 甘由材料’其中結晶炼點顛峰溫度係為260°C或更大，且 二7 化熱ΔΗπι及在溫度上升期間因結晶作用而產生之結 曰二、念此，係[(AHm〜紙)仏_-0·35。聚芳晒樹脂 hit、構造單％中包含㈣核鍵聯、醚鍵聯以及酮鍵聯之熱 j设知，代表例包含聚醚酮、聚醚醚酮以及聚醚酮酮。於本發 明絲二?!f上ΐ使用聚醚醚綱。另—方面，聚醚醯亞胺樹脂係為 ,、冓造單元中包含芳香核鍵聯、醚鍵聯以及醯亞胺鍵聯之 16 1278972 it形ί樹1旨。於本發日种，理想上係使用—非晶形聚醚醢 ^女。；、、、、而’其他樹脂或添加物可適當地結合在 譬如熱_、料線_、光_、成^=體 4,1 g) 薄膜絕緣體10之製造方法並未受到任何特定限 例如擠製鑄造㈣rusion咖㈣法或軋光(calender)法知y木用 尤其’㈣職生與薄板之敎產生的觀點來看，最好採用 杈製鑄造（extrusion casting)法。擠製鑄造法中 薄膜形成或組成物之流__加_#調整， 點且等於或小於43(TC。此外，薄膜絕緣體10之厚度正^忑_3〇〇 jum 〇 在薄膜絕緣體10之表面上的複數之導電圖案4 5-70//m之金屬(例如銅、金、銀、銘、鎳或錫）所 ^並 形狀:尤其’理想上係使用在銅編上施行 二，处里（cheimcalflmshmgprocess)(例如黑色氧化處理 C black oxide treatment))之圖案。 用以統-複數之__體Η)之鮮融方法縣 定限制，且可能採用任何可施加熱與壓力之已知方法。、， =適當地採用-熱壓方法、—熱疊層滾動方法，錢些方^之 於本發明中，複數之連接端子6係從已依此方式形成之多芦 板1之-最外層暴露至外部。此外，複數之金屬焊墊 二 侧之最外層暴露至外冑，且複數之焊錫球8係被固定在^個金^ *干墊7上⑽成-BGA構造。-最外層上之複數之連接端子6 ^對向側上之最外層之複數之金屬焊墊7兩者，都是類似於 說明的内層部分之複數之導電圖案4而形成。 、1 當覆蓋這些連接端子6或金屬焊墊7之複數之薄膜絕緣體ι〇 17 1278972 置於最外層中之構造亦3可处路出匕們的上表面的方式安 係，r每:個金屬參見圖7與8) • /、、、、後’主機板3之複數個連接燁墊 彳 之焊錫球8相接觸並藉由迴_ 义之=層板1 •凸塊5係設置成盥逯桩#; Α 曰曰片2之連接用的 LSI,, 2^^ ^ 裝，而是經由多層板!中^每皮固定與封 此外，㈣晶片2之覆晶連接圖7)。 定至複數之連接端子6以實現—BGA^，7 ==固 可能在連接LSI晶片2時被固定。 对稷數之凸塊5 之組在核心材料101上相繼形成如習知技術 材料層)ι〇2而形成，H譬1氧1旨所構成之有機 =加，ί—合==== 緣此體： 了衣^ ’、、値短了製造時間，並減少製造成本。此外，因為 要作為用以堆疊與形成每個基板層搬之-‘ 薄。此外，因為每個層可被製作得# 所以亦可達时顧造。找，她 之導電圖案之構造)而同時將所^薄膜ΐ 士體二之堆登早位之厚度維持在大約0.8麵_2 〇 mm是有問題 的，其中超多層構造例如說明於日本特開第2004_1586 特開第2002-118194號中之習知技術中。 曰本 藉由金屬間化合物黏合連接每個導案4以及與這些 圖案4接觸之通孔9允許相當穩固的連接，大幅提高^接[可g 18 1278972 度，且因此是最好的實施方式。 絕緣體10之厚度方向之線膨脹係數最好是受限於140 /p ’丨而沿平行於表面之額之_脹係數最好是受限於 40ppm或，少。以下將更詳細說明此點。 孔9^22作為這項說明之例子’於本實施例中，複數之通 離最二\ ^不直接安置於連接端子6以下，從而使連接距 =,,減「〉'電性損失並改善空間利用。此種構造被稱為一 二二，气位於通孔上」）構造。當通孔9因此直接配置 通孔9:材料:產生於通孔9中之熱應力必須不超過構成 ;強又。如果應力超過材料之強度，則迴焊期間之· ^應力或出現在使用環境中之熱應力將損壞通孔9並損壞電氣連 錫=當通孔9之線膨服係數被假設成23 PPm (當使用 ί 1通孔材料時，雜脹係數之最高水準)且薄膜絕緣 ^ 10。之雑_數被假設成5_廳(對一樹脂材料而言，彈性模 位準)時’在沿薄膜絕緣體1G之厚度方向㈣方向)之線 及施加至通孔9之熱應力之間的_之計算結果。通 Q 材料ί金屬)之抗拉強度大約為1〇〇-2〇〇MPa，因此這些通孔 石貝可忍受之最大熱應力被認為是大約1〇〇Mpa。此外，因 ^ΐΐ溫度f從125°C至_45t，所以產生最大熱應力之最大溫 =:破認為是170(：。參見圖11；6，對100偷之熱應力而言， ::專膜，緣體10之厚度方向之線膨脹係數大約是⑽鹏 =計算係假設通孔9之線膨脹係數之最大膜 ，體10之彈性模數之最小位準_购），以及通孔9 =最小位準⑽Mpa)。將這些重點納入考量，如果沿薄膜絕緣 ^ 之子度方向之線膨脹係數係為140ppm或更少，則幾乎可完 王，免由熱應力所導致之通孔9損壞。然而，在考慮更大的安全 立準4，沿薄膜絕緣體1〇之厚度方向之線膨脹係數設定成1〇〇 ppm或更少則更佳。 19 1278972 如圖lie戶斤示，熱應力係正比於彈性模數及線膨服係數之 積，並表示雜關數、_脹舰以及溫度差異之 為了將從薄膜絕緣體U)施加至通孔9讀應力抑制到1〇〇碰 更少，當最大溫度差異係如上所述為17叱時，沿厚度方向之 模數及薄醜緣體10之_脹係數之_應設定成G6礎 更少，如從圖lie可清楚理解者。 ’ 下述說明係關於沿平行於薄膜絕緣體10之表面方 軸之方向)之線膨脹係數。 f 如同在先前說明中般，若藉由舉最外層其中之 作說明，則於本實施例中，LSI晶片2之連接凸塊5係被固 接端子6上方，如® 12A所示。因此，沿平行於表面之方向 膜絕緣體10之膨脹齡LSI晶片2抑制，而由 體之熱塑性樹脂與構成LSI晶片2之石夕之線膨脹係以=差= 在，因而在薄膜絕緣體10中產生拉伸應力，從而造成龜裂。為^ 免這些龜裂，必須抑制薄膜絕緣體10之線膨脹係數。
圖12B顯不當薄膜絕緣體10之彈性模數位於最小 _ MPa)時，在沿平行於薄膜絕緣體1〇之表面方向(χ軸與γ軸之方 向)之線膨脹係數與拉伸應力間之_的計算結果，該拉伸應 由於薄膜絕緣體1G與LSI晶片2之線膨脹係數間的差異而施 薄膜絕緣體。 薄膜絕緣體ίο可忍受之最大拉伸應力大約為3〇MPa之階次 (order)’且因為使用之典型溫度係從，所以產生 大熱應力之最大溫差被認為是17〇°c。參見圖12B，沿平行於薄膜 絕緣體1G之方向（相當於3〇 MPa之拉伸應力）之線膨脹係數大 約為40 ppm。上述計算係在薄膜絕緣體1〇之彈性模數位於最小位 準(5000 MPa)且薄膜絕緣體1〇之抗拉強度位於最小位準(3〇 m 的假定之下被實現。考_這素，#沿平行於薄膜絕緣體1〇 之表面之方向之線膨脹係數是4〇 ppm或更少時，可幾乎完全避免 由起因於關於LSI晶片2之線膨脹係數之差異之拉伸應力所導致 20 1278972 的薄膜絕緣體ίο之龜裂。 ▲當考慮沿平行於此種薄膜絕緣體10之表面方向之彈性模數之 變動、以便在最大溫差為17〇t時將薄膜絕緣體1〇之拉伸應力抑 制到30 MPa或更少時，彈性模數與沿平行於薄膜絕緣體1〇之表 面之方向之線膨脹係數之乘積應等於〇18MPa/cC或更少，如從 12C可清楚看到的。
雖然在上述說明中舉一最外層作為例子，但對向側之最外層 的情況被認為是本質上相同的。換言之，於一種1^(1-〇11^匕(焊墊 位於通孔上)構造中，沿構成薄膜絕緣體1〇之熱塑性樹脂之厚度方 向之線膨脹係數最好是140ppm或更少(更好是1〇〇ppm或更少）， 而沿平行於表面之方向之線膨脹係數最好是4〇1)13111或更少。彈性 模數與沿構成薄膜絕緣體10之熱塑性樹脂之厚度方向之線膨脹係 數之乘積最好是0.6MPa/°C或更少，而彈性模數與沿平行於表面 之方向之線膨脹係數之乘積最好是O MMPa/它或更少。、
〃從不同立場得到，將構成薄膜絕緣冑1〇之熱塑性樹脂 ，係數奴成在為LSI晶片2之主要材料之;^之線膨脹係數(沿厚 :方向為3-4 ppm且沿平面方向為3_4 ppm)與為主機板3之主材 料之玻璃纖維環氧樹脂之線膨脹係數(沿厚度方向與大約為 P^m而沿平面方向為16_17ppm)之間的—數值是最好的，其乃因 為由LSI晶片2、多層板1以及主機板3之這三種材此耸 的此等差異所導致的熱應力可被抑制至-低位準、:相 =尺寸玦差可被抑制至一低位準，以及連接可靠度可被改盖。 ii好巧tl膜絕緣體1G之熱塑性樹脂之厚度方向之“脹係 數=::=2:而沿平行於表面方向之線膨脹係 H I3所示’ II由在每—雜絕緣體1G或除最外層
Jlf戶#^緣體1G之同—平雜置巾形成通孔9，以使這些通孔 /口旱又方向從一最外層至對向側之最外層排列對 利用最小郎來實赌越所㈣舰雜1G之可= 21 1278972 • 穿孔1〇3以取代厚核心材料101中之通孔 中之5膜絕緣#二日士戶二不。然而’當每一層係如同於本實施例 圖14顧太二日有、越空間效率之簡單電連接構造。 近之圖X14 :外層上之連接端子6附 古月邊解到的’構成薄膜絕緣體1〇之 .月曰係插入於稷數之連接端子6之間 復日日連接，並覆蓋連接端子6之側表面之至少 取 可在譬如複數之薄魏緣體1G疊層受繼 ^^ 之位置移紐接騎導致短路之連接端力子6 H而子一6 =免焊錫或金屬進人每_連接軒 6間的/性短路。此構造可_下述形式 此等取外層上，而熱塑性樹脂覆蓋連 声、； 設置於連接端子6之上表面上(並不费苗^之此相表面但未 12A、13、17B以及18B所示。或者復採:以开8、11A、 等層之外部，而料最;f之形成連接端子6之該 ΐί SI施1 t ί面之—部分)，如圖1GC、14、2難Β 以及24A-24B所不。在後者的情況中， 覆蓋連接端子6之上絲之—部分，私、 複數之孔_細_ 連接端子6之此等上表面之一部分。卜曰中被開孔，用以暴路 圖15顯不多層板之對向側之最外層中的 接觸以及導致電性短路，並避免焊錫入^金屬知墊7彼此移動、 的此等間隙以及導致細塾7之間的 22 1278972 錫球之edi時尤其有效，其乃因為其避免來自此等焊 如tif屬焊塾7之間的空間從而導致電氣短路。此外， 部八'，、1性樹脂係被設置成能覆蓋金屬焊墊7之此等上表面之-那進一步改善用以避免短路之可μ。相較於習知技 力之危二不使製程變複雜的情況下消除由於熱應 ^ ’當使用迴焊以固定焊錫球8時之熱的施加導致熱塑 月=2，而金屬焊塾7與桿錫球8可能因此沈入軟化的熱塑性^ 曰：t L果此構造於此情況下變硬’則可非常堅穩地固定焊錫球8。 相較之下，在揭露於譬如曰本特開第2004_158671號之構造 純之放大視圖所示’上面已安裝有複數之焊錫球112之 ίΐΐ屬焊墊111雜配置在油性環氧翻旨上，而在迴焊期 ，之^的施加導致細性環氧樹賴硬。因此，複數之 塾 數之焊錫球112並未沈入基板層撤中，因此只以一種相 的狀態安裝於基板層102上。在同樣說明於日本特開第 八厘194 5虎之構造中，上面安裝有複數之焊錫球112之複數之 孟、f墊111係被配置在該已經硬化的陶瓷1〇8中，如圖4所放 ^顯示的。因此，複數之金屬焊墊ln與複數之焊錫球ιΐ2並未 „ 1G8 ’因此只以-種相當不狀的狀態安裝於陶究⑽ γ兗108之燒結之烘烤溫度與其他狀態以及固定複數之谭錫 ，I2之迴焊係完全不同的，而同時燒結陶_亮1〇8與固定焊錫球 illt是有問題的。在用以固定焊錫球112之迴焊期間，藉由加 熱不會使陶瓷108軟化。 依據本實施例，可令金屬焊墊7與焊錫球8沈入為一孰塑性 树脂層之薄膜絕緣體10中，從而堅穩地被固定，而這是一種 如曰本特開第2004-158671號與日本特開第丨 技術之那些方法中所不可能達成之特徵。 胃$ 在習知技術之某些構造中，可藉由塗敷阻焊劑丨並覆蓋 屬焊墊m或連接軒110 <此等側表面與 23 1278972 分丄來避免短路並達成較賴定方式，如以圖3盘 員示的。然而，於此情況下，必須重新增加阻焊；二 造二:化ί7ί程，而這種添加物使製程複雜化、i長擊 PPm而沿平面方向為1()·12鹏)與作為用以固 基底之細生基板層⑽之線膨脹係數 (沿厚度方向為4·6 ppm且沿平面方向為^ =)大幅不r，而此種差異引發可導致變形與損壞之高位準之執
=而’於本實補中’中間固定有金屬焊塾7或連接端子6 j底’以及覆蓋金屬雜7或連接端子6之此等絲面金此等 i表分之覆蓋部分，這兩者係由相同的熱塑性樹脂所構 ，。因此’、薄膜絕緣體(熱塑性樹脂層)1()可集體藉由熱與壓力 而$成，此製程並不複雜，此外，因為此等線膨脹係數是相 同的’所以不存在有由熱應力所導致的變形與損壞之可能性。又， 即，當連接端子6與金屬焊墊7之高密度配置使—鮮塗佈複雜 =%，依據本實施例，在每一個連接端子6之間與在每一個金 焊墊7之_熱塑性樹脂之插人會幫助這些連接端子6與金 墊7之穩固固定，同時避免電性短路。 /、 在說明於日本特開第2〇〇4_158671號中之習知技術之組成型 夕層ι板的情況下，核心材料之線膨脹係數(沿厚度方向為5〇ppm 而沿平面方向為14-16 ppm)與組成部分之線膨脹係數(沿厚度方向 為68ppm且沿平面方向為68ppm)大幅不同。因此，溫度的改變 引起多層板内之内應力，其可因而導致變形與損壞。 、、、這些薄膜絕緣體之材料並未受限於以前所說明的例子之材 料，而可以是下述之任一種，或包含下述至少一種之一化合物·· 來醚醚酮、聚醚醯亞胺、液晶聚合物、聚苯硫、熱塑性聚醯亞胺、 聚醚砜、聚苯醚以及對位聚苯乙烯。 24 1278972 上述說明係魏於本發明之多層板丨與半 造。於本發明中，各種的設計測量係被應用至 裝置之形成，崎些測量係完全搞的妓〗板1與+—體 行。下述的詳細說明注視這些測量之具體内办。写知技術中執 偏移線構造 ' ^ ° 在多層板1中之導電圖案4之構造係、基 .則而決定。導電圖案4可被廣泛地分類成三種 線圖案4a、電源圖案以及接地圖案。伸亦即^虎配 -微線之路線之形式。電源圖案與&地。以^ 中占，大_(至少大於錄配線^ 4b 1所謂如圖5所示之偏移線構造，此為= 之設計方法，其中所形成之微信號配線 ^白== 分別在上下平面上之-對平面圖案一部分係插入於 於薄膜絕緣體iO之兩倍厚f。案：!之間提供了等於或大 在信號配線圖案4a與平面圖案4b ^ 種基於自由地設定 而平面圖案4b與4b，係基於考相 距之設計方法， 配線圖案4a之寬度等因素，而巴門緣體料及信號 案4a重疊，俾能經由信號配 a圍内”平面㈣配線圖 號流。 —、、在圖案4a而將期望電特徵授予電信 於此種型式之偏移線構造中， 配線圖案4a之平面圖案4b 號配線.圖案4a與重疊信號 為兩薄膜絕緣體層之厚度之‘距晋口„分之内部(已提供至少 無空間，以確保前述間距t，2 = 係無任何物體形成之空 面幻(於此情况中係稱為”作為中間層之表面”)係位於 25 1278972 間中亦然。然而，於本發财，為 改善空間效率，導電圖案4b"亦形成於作良費的空無空間並 如圖16所示。於此情況下，導電圖案4 : 間層之表面S2上， 線圖案4a與平面圖案4b之間的區域、中，成於插入於信號配 造之功效，但平面圖案4b，，係形成於對偽 不致失去偏移線構 ，之此區域外部之位置處。又效幾乎沒有 上’但是位在插入於這對平面圖案4biMb門、相同表面 知之外部，以實現空間效率之更牛、^間的h號配線圖案 面圖案4bi”亦具有屏蔽信號配線圖案於此情況中，平 未顯示於圖中，但在以前所說明^構造中，1他H两 線圖案可形成於作為-巾騎之表面s :號配 之外部。然而，在諸如此類的情況下===線圖案4a 】氣特徵納人考量之偏移線構造J狀、=Ξίί 構造。此外，形成於作為—_之冓表===的職 (有電源圖案及/或接地圖案係形成於多 、^1中)々的增加，係可縮短在此等電源圖案及/或接地圖案以及 ，接至此等電源醜之各種的導棚案及/或設置於多層彳反之 t層上之接地圖賴的配線距離。縮短此配線距離具 失、改善電氣特徵以及幫助導電圖案4之設計的效果。 -、 如在上述說明中所描述的，形成於信號配線圖案4a外部之 面圖案4b”，，形成於作為一中間層之表面S2上之平面圖案4b，，、 以及組成偏移線構造之這對平面圖案4b與4b，，這三者之任何一 個都了此疋一電源圖案或一接地圖案。然而，當這些平面圖案仙、 4b 4b與4b (譬如平面圖案4b")之任何一個被做成一電源圖案， 而其他平面圖案(譬如平面圖案4b、4b，、與4b，")被做成接地圖^， 且至少一電源圖案(譬如平面圖案仆”)與至少一接地圖案(譬如平 ，圖案4b)係被對立設置時，一電容器可形成於這兩個圖案(譬如 平面圖案4b’’與4b)之間。當因此實現一電容器時，可降低阻抗並 26 1278972 此，穩如作為此種電容ϋ之效果。因 電谷以獲得穩定電源電虔1之電谷為具有足夠 塵之期望電容之電容哭之16顯不用以形成穩定電源電 然並未受限於此種配置。電圖案之配置之—例’但本發明當 ^虛擬囷案形成 的導電圖案4 形成多層板1 ’而各種 1這些導電醜4 1之内層部分中。雖然 的!性在r';r之，1 ==，:積比發生；之可：因絕此緣體當=
If ί:；；29之金屬在某些部分中為缺乏而在其他部分中卻 以與17B所示）時，將壓力與熱施加至集體之 ^ ρΓΓ表體10可能導致每一層位置上之輕微改變，其中該位 -置改ifίΓί著壓力施加與熱塑性樹月旨之軟化。發生這種位 β、s ί ^ 口為金屬係作為—強化物，且金屬可抵獅成導電圖案4 几L j金屬所在位置(金屬含量豐富的位置)中之壓力，然而軟 化,、、、』性树脂無法抵擔該壓力，且其在形成導電圖案4及通孔9 之金屬不存在之位置(金屬缺乏的位置)中容易變形。因此，就導電 4之某些部分而言，存在變形、具有較差尺寸精度以及無法 獲得期望電連接之可能性(參見圖17B)。 、然，，於本實施例中，如圖18A與18B所示，形成由金屬所 構成之複數之虛擬圖案12(於圖18B中以影線顯示)以修正在薄膜 絕緣體10之表面内之金屬之分佈的不均衡。同時，這些虛擬圖案 12修正覆蓋在每個表面之薄膜絕緣體1〇之整體表面上的金屬之' 27 1278972 面積比的變化，亦修正每個表面中 比的變化。因此，如圖7與8所示，屬'之面積 層板1中，因此在施加壓力盘埶睹▲▲邛刀疋句句分配在多 持於高位準。即使假設每個度維 些微變形，此種變形在遍及整個構‘都手與=期間 效， 上述虛擬圖案12係為對電氣連接沒有貢齡 ；丄 排氣孔之形成 形成於細絕緣體1G上之導額案4之 ^向通過薄膜絕緣體!。之通孔9接觸並導電匕口义 之;形成遍及相當寬廣的範圍以蓋: 導電圖案依此方式覆蓋通孔9之此等端面時， ^加熱期間由通孔9所產生之氣體(譬如，由添加至被埋 ^ 11中以形成通孔9之金屬之揮發性溶劑之蒸發作 痛 體）’係被截留在導電圖案4中且無法釋放至外部。這柘 2之收集可導致例如内應力的增加或化學損壞之問θ題。 排氣孔13係完全無誤崎於在通孔9附近 在習知技術中，如圖6所示，下述之構造存在，於其中呈 $5^，^之減之孔洞114絲成於具有固^尺寸之面 %之禝數之導電圖案中。然而，這些孔洞114係隨機被配置或被 28 1278972 排列成-正規矩陣，對與通孔115之位置關係沒有提供特 (於圖6巾顯不為小點）。然而，本案申請人已注意到因如以前 明的通孔9之溶劑之蒸發作⑽產生且被覆蓋這些通孔9之此等 ，面之導電随4所阻礙之氣體，且如圖19A與19c所示，已設 。十出το全無誤地形成在通孔9附近之複數之排氣孔13(於圖19八盥 =中顯示為小點）。藉由以通孔作為中心而對稱地在通孔周圍了 己-在通孔附近(譬如在具有300_之半徑之圓形内之區域 =有譬如丨，m之餘之複數之孔洞，可允許氣體之有效盘均 衡釋放，以使氣體並未殘留在複數之部分中。此外，複數之排、氣勺 【13亦最好是以譬如500鋒之間距在設置於除通孔9之附近以 的區域中之平面導電圖案4中被排列成矩陣，如圖19B盘撕 =，藉以使從除通孔9以外的部分所產生之各種的氣體可被釋 通孔之配置 - 述从Γ本實施例中’連接端子6係暴露至多層板1之 遠卜ί ’且絲用—種pad_Gi>via構造，其中位於這些 ΐΐϊΓ 之通孔9係藉由直接接觸而連接至連接端子6。 ίΐίϊ二?卜層上’其上設置有導電球端子8之複 5 =屬祕7係外露出，且採用—種pad备via構造，其中位於 屬焊墊7正下方之通孔9藉由直接接觸而連接至這些金屬 =墊。如圖20A-20C與21所示，本發明中之通孔9係經配置成 ^於朝向細絕賴1G巾^之位置處細連接端子6與金屬焊塾 sm =將藉由在—最外層上之通孔9與連接端子6之間的位置 加以說明。如果暫時假設複數 ，連接端子6之中心，如圖22所示，則 ί 95 所施加的勤將直接=到通 之連接端子中^=壞。因此，通孔9最好是遠離複數 29 1278972 邊之9 ^=_朝向薄膜絕緣體ι〇周 緣體ίο係被堆疊並隼沪地^ ^23Β所不。當複數之薄膜絕 個堆疊體自中央朝向整 示。換言之，於最外声中，、鱼姑千面内所看到者，如圖23A所 中心之力量，而這此i接二:？百先將承受來自連接端子6 外部之力量係====，熱塑性樹脂外推至 使通孔9朝向外部傾斜，如圖23; 軟化熱塑性樹脂存在於通讲9夕从加L "、不者。此打’ /、有 無法支撐通孔9。因此，提古了 ^^而此讎化熱塑性樹脂 連接端子6之連接變得不ϋ；9將傾斜之可能性，而使得與 高了以下可能性：在平面導Ϊ圓朝向外部之傾斜提 案iidii…’朝外部傾斜之通孔9將接觸外部導電圖 中心之被配置成能接觸朝向薄膜絕緣體ι〇 甲。之運料子6之位置，如目24Α_24Β所示 ，體10係被堆疊並集體受職力與熱時二二 末端之中央侧首先承受最外層上之力量。即之 圖23鍾戶斤顯示之構造中變換成滑動， 1並=此，換。此夕卜通孔9作為軟化的熱_樹牙二 物’因此，抑制住朝外部按壓之轉變。另^ 部之傾斜係受到由連接端子6之末端之周邊側所提 制。^之，於此構造中，通孔9與連接端子6(尤盆是末^义 之周&側)提供相互支撐，從而避免變形。因此，在通孔二 =6之間的連接之可靠度高。此外，因為通孔9並未朝向、夕= 傾斜，所以平面導電圖案4可比設置於最靠近周邊之 = 形成於更朝向周邊之區域中，而不致引發電性短路之 而 為了簡化圖式，在圖23A-23B與24A-24B中已省^置於薄 30 1278972 膜絕緣體10之最外層巾以暴露連接端子6之孔洞。纽洞(未顯示） 係2圖23A-23B所示由於通孔9之傾斜與熱塑性樹脂之移動而變 形時二可能危及在外部構件(譬如凸塊5)與經由這些孔洞而外露之 連接端子6間的連接。細，如糊24八_細所示之本發明之實 施例中’ 一種抑制通孔9之傾斜與熱塑性樹脂之移動之構造抑制 了孔洞(未顯示}之變形’從而提高外部構件(例如凸塊。與經由 t孔洞外路之連接端子6間的連接之可靠度。 声上！!!S3=270A-20(^21中之。板1之對向侧之最外 =上的此專金屬祕7及通孔9,基於恰與上述所說明者相同的理 屬焊咖制細_嘯繼1G中心之金 得僅用語說明本發明之較佳實施例，但這種說明 且吾人應理解_不背離以下申請專利範 圍之精神或乾嚀之下仍可為多樣的改變與變化。 【圖式簡單說明】 技術之第—例之整辭導體裝置之剖面圖； 二在知技術之第二例之整體半導體裝置之剖面圖； 大剖二圖Γ〜知技奴第—例之封裝基板之最外層附近之放 大剖=侧示f知技術H之封裝基板之最外層附近之放 放大:面:’:1 丁自知技術之封裝基板之偏移線(。ffsetline)構造之 面導電圖案之平面圖； 闽1 整體+導體裝置之剖面圖； ^I9A、9D=g7-1不之半導體裝置之封裝基板之剖面圖； 驟之= 圖 本發明之封裝基板之熱塑罐 圖10A-10C係顯示自圖9八那所示之熱塑性樹脂層來製造封 31 1278972 裝基板之步驟說明圖， 面圖圖11A係顯示圖8所示之封裝基板之—最外層附近之放大剖 圖11B係顯示熱應力與沿一熱塑性樹脂層之 脹係數間賴侧； & 圖11C係顯示熱應力與彈性模數及沿熱塑性樹脂声 向之線膨脹係數之乘積間的關係圖； 9予没万 圖1M係顯示圖8所示之封裝基板之一最外層附近之放 面圖； 圖1犯係顯示拉伸應力與沿平行於熱塑性 之線膨脹係數間的關係圖； 曰心衣面方向 ，12C·示在㈣應力娜性模數及沿平行 層之表面方向之線膨脹係數之乘積間的關係圖； 树月曰 .圖13係顯示圖8所示之封裝基板之變化例之—部分的剖面 圖； 圖14伽貞示本發狀封裝基板之—最外層附近的放大剖面 圖， ，15係顯示本發明之_基板之對向側之最外層附近的放大 刮面圖， mrrf㈣之封裝基板之偏移線構造之放大剖面圖； 圖17A係本發明之封裝基板之分解透視圖； 圖17B係本發明之封裝基板之剖面圖； 圖18A係本發明之另一封裝基板之分解透視圖； 圖18B係本發明之另一封裝基板之剖面圖； 導電ΐ ίΐίΐί在圍繞本發日狀封裝基板之通孔區域中的平面 面導部之平 圖19C係本發明之封裝基板之整個平面導電圖案之平面圖； 32 1278972 圖20A係本發明之封裝基板之對向側之最外層附近之面 圖； " 圖20B係本發明之封裝基板之透視圖，其省略最外層之埶塑 性樹脂層並以假想線顯示設置於所省略之熱塑性 塑性樹脂層； … 圖20C係本發明之封裝基板之局部分解透視圖； 圖21係本發明之封裝基板之對向側之最外層附近之剖面圖； 圖22係顯示通孔與連接端子之相對位置間的關係之一例之放 μ叩圖23A係顯示複數之通孔與複數之連接端子之相對位置之間 的關係之另一例之剖面圖； 圖23B係圖23A之主要元件之放大圖； 晉夕顯示本發明之封裝基板之通孔與連接端子之相對位 罝之關係的剖面圖；以及 f鳩係_ 24A之主要元件之放大圖。 [主要兀件符號說明】
Si〜表面 S2〜表面
1〜封裝基板(多層板) 2〜LSI晶片 3〜主機板 4〜導電圖案 號配線圖案 4b〜平面圖案 4b”〜平面圖案 4b"〜導電圖案 4bM’〜平面圖案 5〜凸塊 ” 6〜連接端子 33 1278972 7〜金屬焊墊 8〜導電球端子(焊錫球） 9〜通孔 10〜熱塑性樹脂層（薄膜絕緣體) 11〜貫穿孔 12〜虛擬圖案 13〜排氣孔 101〜核心材料 102〜基板層 103〜貫穿孔 104〜通孔 105〜導電圖案 106〜導電圖案 107〜通孔 108〜陶瓷 109〜積體電路元件 110〜連接端子 111〜金屬焊墊 112〜焊錫球 113〜阻焊劑 114〜孔洞 115〜通孔 116〜焊錫凸塊 34

Claims (1)

1278972 十、申請專利範圍： 1·一種半導體裝置用封裝基板，包含·· 複數之熱塑性樹脂層，其被堆疊並黏合在一起，且各該熱塑 性樹脂層具有沿厚度方向通過該等層之導電通孔； 導電圖案，其係由設置於該等熱塑性樹脂層之至少一表面上 之金屬層所構成； 連接端子，其係暴露在一最外層上，用以安裝並電連接覆晶 連接型式之積體電路元件；以及 導電球端子，其組成一球柵陣列構造並暴露在對向側之最外 ^如申請專利範圍第1項之半導體裝置用封裝基板，其中: 日诗體裝置用封裝基板具有16或更多該等熱塑性樹脂層 且^系导堆®與黏合熱领桃廢夕敕艘/1 I# & Λ1 .
'口 "，>/疋恢 〇 4田tt請專利第1項之半導體裝置用封裝基板
其上面分別配置有言』 該對向侧之該最外層上， 〜叫衣囬怠主少一部分，並避免該等連接端 有该等導電球端子之複數金屬焊墊係暴露在 上，且熱塑性樹脂係插入於每一該金屬焊墊 35 1278972 屬焊塾之侧表面之至少-部分’並避綱 itm範圍第4項之半導體裝置關驗板，其中： 夕卜層上之該等連接端子係接觸設置於該等連接 核孔，並經由該等通孔電連接至該等導電圖 屬煤執玄專金屬焊墊係接觸設置於該等金 連^塾4 並經由該等通孔而與該等導電圖案電 兮等生圍第4項之半導體裝置用封裝基板，其中所有 孔，二ί電面電連接構造之該等通 脂層之該厚度方向排列孔係沿通過所有該等熱塑性樹 8·如申#專利範圍第4項之 以 ί_ 度方向之 二樹脂層之該表面之方向之線膨脹係_ 9.如申物_第4項之半導雜娜舰板，其中各該 36 1278972 • 熱塑性樹脂層之線膨脹係數及彈性模數之乘積沿該厚产方而发 0:6MPa/C或更少，而沿平行於該表面之方向為。.▲更 10·如申請專利範圍第4項之半導體裝置用封裝基板， 專熱塑性档i脂層為任一下列物質或包含至少—下列 人μ 物：賴酬、聚_亞胺、液晶聚合物、 孰^ 亞胺、聚醚砜、聚苯醚以及對排聚苯乙烯。 ’、、、』性♦醯 如，請專利範圍第4項之半導體裝置用封裝基板 ，等導電圖案包含—微信號配線圖案與平亥'平 面圖案係形成成具有比該信號配線圖案更大的面積了料千 j信ΐί線圖案之—部分係與位於比該信號配線圖案更上# =平面贿及位於輯域轉随更τ層之該平面圖宰平^ ΐϊ位i ^號配線圖案之該部分係位在插人於該等兩平面圖案 、與該信號配線醜平面重疊之該等兩平賴案之 .形上’其中該表面沿該厚度方向係藉由、該敎塑脂 度而與其上形成有該信號配線圖案之該熱塑性樹脂 線圖少—表面’係存在於其上形成有該信號配 兮至少:兩;V；#二士形成有該平面圖案且藉由該熱塑性樹脂之 该至^兩層厚度而分離之表面之間； 於成為該中間層且插入於該信號配線圖 u十面圖案之間的表面之一區域中，而 成為斜财之該表面之祕域外部；且 ^ ^ 成玄至该域配線圖案之—平面圖案係形成在其上形 成有4就配線圖案之—表面上的該信號配線圖案外部。 37 1278972 it如ΐ睛專利範圍第11項之半導體装置用封裝基板，其中·· 於成號配線圖案之一部分平面重疊之該對平面圖案、形成 後間層之該表面上之該平面圖案、以及形成於該信號配 部之該平面圖案之至少-者係為電源圖案，而其餘之該 專千面圖案係為接地圖案；且 電容^少一該電源圖案與至少一該接地圖案係彼此相對並形成一 技·^13·如申請專利範圍第4項之半導體裝置用封裝基板，其中一 抖ΐ圖案、一電源圖案或一虛擬圖案係形成於至少一該等熱塑性 树月曰層之表面上，用以修正在該表面中之金屬分佈的不均衡。 14·如申請專利範圍第4項之半導體裝置用封裝基板，其中一 炉^圖案、一電源圖案或一虛擬圖案係形成於至少一該熱塑性樹 =每之表面上，用以修正各該表面在該熱塑性樹脂層之所有表面 ^金屬面積比率的變化，以及在該等熱塑性樹脂層之表面之任 =面區域巾之金屬面積比率的變化，其巾該虛擬醜係由絕緣 且對電連接無貢獻之金屬所製成。 15·如申請專利範圍第13項之半導體裝置用封裝基板，其中該 土圖案、電源圖案或由金屬所製成之虛擬圖案係形成在至少該 荨通孔附近。 16·如申請專利範圍第14項之半導體裝置用封裝基板，其中該 f地圖案、電源圖案或由金屬所製成之虛擬圖案係形成在至少該 等通孔附近。 17·=π申請專利範圍第4項之半導體裝置用封裝基板，其中複 數之排氣孔係設置於設置在該等熱塑性樹脂層之該等通孔附近之 38 1278972 心而對稱配 ΐ等平面導電圖針，該等排氣孔係以該等通孔為中 18·如申請專利範圍第ι7項 20.如申請專利範圍第18項之 4項之轉體裝细封裝基板，其中 係 被配置成俾能接觸朝向該埶子 位置；以及 …』性树知層之中心之該等連接端子之 連接至其上設置有該轉電翻子之 配置成俾能接觸朝向該熱塑性樹脂層之中:、之 ^ ’、子 置，其中該等導電球端子係暴露在該對向側之該^外之位 22.—種半導體裝置，包含· tT=J範ϊ第4項之該半導體裝置用封裝基板； 上且電連，至該等連接端子’·以及f -係女就5亥取外層 等導電板’其伽附至該對_之該最外層且電連接至該 39 1278972 驟 23.—種半導體裝置用封裝基板之製造方法， 形成複數熱塑性樹脂層； ^ 於所有該等熱塑性樹脂層中或於除複數之最 該等熱塑性樹脂射形成導電通孔，該#通孔沿 層之厚度方向通過該熱塑性樹脂層； …生树脂 金屬f等熱雜細旨層之至少—表面上，形雜斜電圖案之
在形成该等通孔與形成該等金屬層之步驟後，堆疊該 塑性樹脂層並集體地施加熱錢力，㈣鮮熱_樹脂二 在一起並使該等熱塑性樹脂層成為一體； 口 提供連接端子，用以安裝並電連接一覆晶連接型式之積 =至f Ϊ;接端子自設置於-最外層上“ ^提供組成球栅陣列構造之導電球端子，以使該等導電球端子 設置於一對向侧之最外層上之該熱塑性樹脂層暴露至該外 十一、圖式：
TW094128798A 2004-08-31 2005-08-23 Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device TWI278972B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004252568A JP4559163B2 (ja) 2004-08-31 2004-08-31 半導体装置用パッケージ基板およびその製造方法と半導体装置

Publications (2)

Publication Number Publication Date
TW200620577A TW200620577A (en) 2006-06-16
TWI278972B true TWI278972B (en) 2007-04-11

Family

ID=35942718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094128798A TWI278972B (en) 2004-08-31 2005-08-23 Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device

Country Status (5)

Country Link
US (1) US7378745B2 (zh)
JP (1) JP4559163B2 (zh)
KR (1) KR100773461B1 (zh)
CN (1) CN1744303B (zh)
TW (1) TWI278972B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
KR100719376B1 (ko) * 2006-01-05 2007-05-17 삼성전자주식회사 실장 불량을 줄일 수 있는 패드 구조체를 구비하는 반도체장치
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
US20110307042A1 (en) * 2009-02-26 2011-12-15 Opm Medical Acquisition, Llc Electrode arrays based on polyetherketoneketone
WO2011036278A1 (en) * 2009-09-24 2011-03-31 Option Layout of contact pads of a system in package, comprising circuit board and electronic integrated elements
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
JP5514560B2 (ja) 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
CN102163558B (zh) * 2010-02-23 2012-12-19 日月光半导体制造股份有限公司 芯片封装结构的制造方法
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8174826B2 (en) 2010-05-27 2012-05-08 International Business Machines Corporation Liquid cooling system for stackable modules in energy-efficient computing systems
US8279597B2 (en) 2010-05-27 2012-10-02 International Business Machines Corporation Heatsink allowing in-situ maintenance in a stackable module
US8179674B2 (en) 2010-05-28 2012-05-15 International Business Machines Corporation Scalable space-optimized and energy-efficient computing system
US8358503B2 (en) 2010-05-28 2013-01-22 International Business Machines Corporation Stackable module for energy-efficient computing systems
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20120111611A1 (en) * 2010-11-10 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
TWI420983B (zh) * 2010-12-17 2013-12-21 Darfon Electronics Corp 陶瓷電路基板與製造方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
JP5468572B2 (ja) * 2011-06-22 2014-04-09 新光電気工業株式会社 配線基板
CN104145538B (zh) * 2012-02-08 2018-12-14 克兰电子公司 多层式电子组件和用于将电路部件嵌入三维模块的方法
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
US8890302B2 (en) * 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits
JP6122606B2 (ja) * 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
JP6291738B2 (ja) 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP6234797B2 (ja) * 2013-12-06 2017-11-22 株式会社日本マイクロニクス 配線基板ビア配置決定装置、方法及びプログラム
JP6123915B2 (ja) * 2014-02-07 2017-05-10 株式会社村田製作所 樹脂多層基板
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
US10009992B2 (en) * 2015-12-02 2018-06-26 Multek Technologies Limited PCB hybrid redistribution layer
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US10667396B2 (en) * 2017-08-25 2020-05-26 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
US10973128B2 (en) * 2017-08-30 2021-04-06 Panasonic Intellectual Property Management Co., Ltd. Flexible printed circuit and imaging apparatus including same
KR102028715B1 (ko) 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR102029099B1 (ko) 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN111029326B (zh) * 2018-10-09 2022-04-26 西安邮电大学 基于lcp工艺的凸点互连结构
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件
US11054442B2 (en) 2019-09-26 2021-07-06 International Business Machines Corporation Ball grid array current meter with a current sense mesh
US11519957B2 (en) * 2019-09-26 2022-12-06 International Business Machines Corporation Ball grid array current meter with a current sense wire
US11226369B2 (en) * 2019-09-26 2022-01-18 International Business Machines Corporation Ball grid array current meter with a current sense loop
WO2022160800A1 (zh) * 2021-01-28 2022-08-04 华为技术有限公司 连接组件、板级架构，以及一种计算设备
CN113068322B (zh) * 2021-02-11 2022-04-12 达翔技术（恩施）有限公司 一种柔性电路板接线方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69129906T2 (de) 1990-12-21 1999-03-04 Citizen Watch Co., Ltd., Tokio/Tokyo Kontaktstiftloser chip-träger mit kontaktfeldern
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
KR19990011236A (ko) * 1997-07-22 1999-02-18 문정환 반도체장치의 다층배선 형성방법
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3466443B2 (ja) * 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
KR20000059562A (ko) * 1999-03-05 2000-10-05 이형도 다층 플렉시블 기판
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
JP2002057467A (ja) * 2000-08-11 2002-02-22 Kenwood Corp 多層配線基板
JP4329253B2 (ja) 2000-10-10 2009-09-09 株式会社村田製作所 フリップチップ用セラミック多層基板の製造方法
JP3819701B2 (ja) * 2000-11-10 2006-09-13 三菱樹脂株式会社 ビルドアップ多層プリント配線基板用コア基板
JP2002222895A (ja) * 2001-01-25 2002-08-09 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2003060348A (ja) * 2001-06-07 2003-02-28 Denso Corp プリント基板
JP3885638B2 (ja) 2001-07-04 2007-02-21 株式会社デンソー プレス工法およびプレス用部材の作製方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6975025B2 (en) * 2001-12-03 2005-12-13 Intel Corporation Semiconductor chip package and method of manufacturing same
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
KR20030060268A (ko) * 2002-01-08 2003-07-16 주식회사 심텍 본딩패드 접속용 비아홀을 이용한 비지에이 반도체패키지의 제조방법 및 그 구조
JP2003201364A (ja) * 2002-01-10 2003-07-18 Nitto Denko Corp 配線基板用多孔質フィルム、及び配線基板プリプレグ
JP3855774B2 (ja) 2002-01-15 2006-12-13 株式会社デンソー 多層基板の製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
US6941537B2 (en) * 2002-02-07 2005-09-06 Intel Corporation Standoff devices and methods of using same
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20030170450A1 (en) 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP4051989B2 (ja) * 2002-04-12 2008-02-27 株式会社デンソー 多層配線基板の製造方法
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
JP3855832B2 (ja) 2002-04-23 2006-12-13 株式会社デンソー プリント基板の製造方法
JP2003324280A (ja) 2002-05-07 2003-11-14 Denso Corp プリント基板の製造方法
JP3945316B2 (ja) * 2002-05-30 2007-07-18 株式会社デンソー 多層配線基板及びその製造方法
JP2004031828A (ja) * 2002-06-27 2004-01-29 Ibiden Co Ltd 多層プリント配線板
JP3918674B2 (ja) 2002-07-31 2007-05-23 株式会社デンソー プリント基板の製造方法
JP4121339B2 (ja) 2002-09-02 2008-07-23 株式会社フジクラ 多層配線板の製造方法
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
TW573332B (en) 2002-11-29 2004-01-21 Via Tech Inc Lamination process and structure
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2004241496A (ja) * 2003-02-04 2004-08-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2004253738A (ja) * 2003-02-21 2004-09-09 Toshiba Corp パッケージ基板及びフリップチップ型半導体装置
US6781218B1 (en) * 2003-03-04 2004-08-24 Nptest, Inc. Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
TW586676U (en) * 2003-06-16 2004-05-01 Via Tech Inc Hybrid IC package substrate
JP4387403B2 (ja) * 2004-03-19 2009-12-16 株式会社ルネサステクノロジ 電子回路

Also Published As

Publication number Publication date
CN1744303B (zh) 2010-05-05
US7378745B2 (en) 2008-05-27
KR20060050826A (ko) 2006-05-19
US20060044735A1 (en) 2006-03-02
JP4559163B2 (ja) 2010-10-06
TW200620577A (en) 2006-06-16
JP2006073622A (ja) 2006-03-16
KR100773461B1 (ko) 2007-11-05
CN1744303A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
TWI278972B (en) Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device
TW558929B (en) Flip chip type semiconductor device and method for manufacturing the same
JP4103549B2 (ja) 多層配線基板の製造方法及び多層配線基板
TW200807702A (en) Structure of image sensor module and a method for manufacturing of wafer level package
US10177011B2 (en) Chip packaging method by using a temporary carrier for flattening a multi-layer structure
TWI688015B (zh) 半導體封裝及其製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20060069231A (ko) 다단구성의 반도체모듈 및 그 제조방법
JP2008294367A (ja) 半導体装置およびその製造方法
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
US11488911B2 (en) Flip-chip package substrate
JP2012195568A (ja) 金属ベース回路基板
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2015018897A (ja) 半導体装置の製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP2018186121A (ja) 半導体パッケージ基板、半導体パッケージ、および半導体装置
WO2016098296A1 (ja) 半導体装置及びその製造方法
TW200805595A (en) Fan out type wafer level package structure and method of the same
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
JP2013183002A (ja) 電子部品
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees