TWI567891B - 封裝基板之整版面結構 - Google Patents

封裝基板之整版面結構 Download PDF

Info

Publication number
TWI567891B
TWI567891B TW104103174A TW104103174A TWI567891B TW I567891 B TWI567891 B TW I567891B TW 104103174 A TW104103174 A TW 104103174A TW 104103174 A TW104103174 A TW 104103174A TW I567891 B TWI567891 B TW I567891B
Authority
TW
Taiwan
Prior art keywords
frame
full
package substrate
metal blocks
metal
Prior art date
Application number
TW104103174A
Other languages
English (en)
Other versions
TW201628146A (zh
Inventor
游進暐
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW104103174A priority Critical patent/TWI567891B/zh
Priority to CN201510071098.4A priority patent/CN105990261B/zh
Publication of TW201628146A publication Critical patent/TW201628146A/zh
Application granted granted Critical
Publication of TWI567891B publication Critical patent/TWI567891B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝基板之整版面結構
本發明係有關一種封裝基板，尤指一種封裝基板之整版面結構。
隨著半導體技術的演進，半導體產品已開發出不同封裝產品型態，由於通訊、網路及電腦等各式可攜式(Portable)產品的大幅成長，可縮小積體電路(IC)面積且具有高密度與多接腳化特性的球柵陣列封裝(Ball Grid Array，以下簡稱BGA)已日漸成為封裝市場上的主流，並常與微處理器、晶片組、繪圖晶片等高效能晶片搭配，以發揮更高速之運算功能。
所述之BGA為一種先進的半導體晶片封裝技術，其特點在於採用一封裝基板安置半導體晶片，並於該封裝基板背面植置複數柵狀陣列排列之銲球(Solder Ball)，使相同單位面積之半導體晶片承載件上可以容納更多輸入/輸出連接端(I/O Connection)以符合高度集積化(Integration)之半導體晶片所需，以藉由此些銲球將整個封裝單元銲結及電性連接至外部裝置。
如第1A圖所示，習知BGA用之模塑互連基板(Molded Interconnect Substrate，簡稱MIS)之整版面結構1係包括複數板塊1a以及一圍繞該些板塊1a之框體10，其中，各該板塊1a具有複數陣列排設之基板單元11，且該框體10係由複數相同形狀且陣列排設之金屬塊101及填充於各該金屬塊101之間的膠材102所構成(如第1B圖所示之局部框體A)。
於運輸過程中，係藉由一夾具9a,9b夾持該框體10(如第1A及1A’圖所示)，以利於運輸。
然而，該膠材102自該框體10之外側邊緣10a向內延伸之佈設路徑係呈直線，故當該夾具9a,9b夾持該框體10之壓力過大時，該框體10容易自其結構強度及韌性不足之膠材102部分沿該框體10之外側邊緣10a向內產生線性脆裂(brittle)，如第1C圖所示，該裂痕甚至會延伸至該板塊1a，因而損壞該基板單元11內之線路，進而導致該整版面結構1之可靠度及良率下降。
因此，如何克服上述習知技術之問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明提供一種封裝基板之整版面結構，係包括：至少一板塊，係具有複數基板單元；以及一框體，係環繞結合於該板塊周圍，且該框體係由複數金屬塊與形成於各該金屬塊之間的絕緣材所構成，其中，該絕緣材自該框體之外側邊緣向內延伸之佈設 路徑係呈非單一直線路徑。
前述之整版面結構中，該些金屬塊係陣列排設。
前述之整版面結構中，該些金屬塊係交錯排設。例如，該金屬塊之斷面形狀係為圓形、半圓形或多邊形。
前述之整版面結構中，該些金屬塊相對於該框體之側邊具有夾角。
本發明亦提供一種封裝基板之整版面結構，係包括：至少一板塊，係具有複數基板單元；以及一框體，係環繞結合於該板塊周圍，且該框體僅由金屬材所構成。
前述之整版面結構中，該框體係為矩形框。
由上可知，本發明之整版面結構，主要藉由該框體之改良(使該絕緣材自該框體之外側邊緣向內延伸之佈設路徑係呈非單一直線路徑、或該框體僅由金屬材所構成)，以增加該框體之結構的強度及韌性，而能承受較大應力，故相較於習知技術，本發明之整版面結構能避免該框體產生脆裂之問題，因而能提升該整版面結構之可靠度及製作良率。
1,2,4‧‧‧整版面結構
1a,2a‧‧‧板塊
10,20,40‧‧‧框體
10a,20a,40a‧‧‧外側邊緣
101,31-34‧‧‧金屬塊
102‧‧‧膠材
11,21‧‧‧基板單元
202‧‧‧絕緣材
9a,9b‧‧‧夾具
A‧‧‧局部框體
θ‧‧‧夾角
第1A圖係為習知BGA之MIS整版面結構之上視示意圖；第1A’圖係為第1A圖之局部剖視示意圖；第1B圖係為第1A圖之框體的局部放大示意圖；第1C圖係為第1A圖之局部放大示意圖；第2圖係為本發明封裝基板之整版面結構之第一實施 例之上視示意圖；第3A至3D圖係為第2圖之框體之各種態樣的局部放大示意圖；以及第4圖係為本發明封裝基板之整版面結構之第二實施例之上視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明封裝基板之整版面結構2之第一實施例之上視示意圖。
所述之整版面結構2係包括複數板塊2a以及一環繞結合於該些板塊2a周圍的框體20。
所述之板塊2a係具有複數基板單元21。
於本實施例中，該基板單元21係為用以承載半導體晶片之封裝基板，其具有主體(圖略)、線路層(圖略)與用以保護最外層線路之絕緣保護層(如防銲層，圖略)。
所述之框體20係如第3A至3D圖所示，其由複數金屬塊31-34與形成於各該金屬塊31-34之間的絕緣材202所構成，其中，該絕緣材202自該框體20之外側邊緣20a向內延伸之佈設路徑係呈非單一直線路徑。
於本實施例中，該絕緣材202係為膠材或樹脂，且該些金屬塊31-34係為銅塊並陣列排設。
再者，有關該絕緣材202之非單一直線路徑成型方式，以下將配合第3A至3D圖詳細描述。
如第3A至3C圖所示，該些金屬塊31-33係自該框體20之外側邊緣20a向內交錯排設，使該絕緣材202自該框體20之外側邊緣20a向內延伸之佈設路徑呈非單一直線路徑。
具體地，如第3A圖所示，該些金屬塊31係為矩形體。或者，如第3B圖所示，該金屬塊32之斷面形狀可為圓形或半圓形；亦或，如第3C圖所示，該金屬塊33之斷面形狀可為多邊形。
另外，如第3D圖所示，大部分該些金屬塊34之斷面形狀為矩形，少部分位於邊緣之金屬塊34之斷面形狀係為三角形，且矩形斷面之該些金屬塊34係相對於該框體20之外側邊緣20a具有一夾角θ，其中，該夾角θ係大於0度角而小於90度角(即0<θ<90)。
本發明之整版面結構2，主要藉由該絕緣材202自該框體20之外側邊緣20a向內延伸之佈設路徑呈非單一直線路徑，故當該夾具(圖略)夾持該框體20之壓力過大時，該框體20之絕緣材202能有效分散應力，使其不會沿該框體20之外側邊緣20a向內產生線性脆裂(brittle)，因而不會損壞該基板單元21內之線路。
第4圖係為本發明封裝基板之整版面結構4之第二實施例之上視示意圖。本實施例與第一實施例之差異僅在於框體之設計，其它結構大致相同，故以下詳述相異處，而不再贅述相同處。
如第4圖所示，該整版面結構4之框體40係僅由金屬材所構成，如銅材。
於本實施例中，該框體40係為矩形體，且該框體40由單一金屬所構成，故能增加該框體40之結構的強度及韌性，以避免該框體40沿其外側邊緣40a產生脆裂之問題。
綜上所述，本發明之整版面結構，係藉由該框體之改良，以增加該框體之結構的強度及韌性，而能承受較大應力，故能避免該框體產生脆裂之問題，因而能提升該整版面結構之可靠度及製作良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
20‧‧‧框體
202‧‧‧絕緣材
20a‧‧‧外側邊緣
31‧‧‧金屬塊

Claims (8)

  1. 一種封裝基板之整版面結構，係包括：至少一板塊，係具有複數基板單元；以及一框體，係環繞結合於該板塊周圍，且該框體係由複數金屬塊與形成於各該金屬塊之間的絕緣材所構成，其中，該絕緣材自該框體之外側邊緣向內延伸之佈設路徑係呈非單一直線路徑。
  2. 如申請專利範圍第1項所述之整版面結構，其中，該絕緣材係為膠材或樹脂。
  3. 如申請專利範圍第1項所述之整版面結構，其中，該些金屬塊係陣列排設。
  4. 如申請專利範圍第1項所述之整版面結構，其中，該些金屬塊係交錯排設。
  5. 如申請專利範圍第4項所述之整版面結構，其中，該金屬塊之斷面形狀係為圓形、半圓形或多邊形。
  6. 如申請專利範圍第1項所述之整版面結構，其中，該些金屬塊相對於該框體之側邊具有夾角。
  7. 一種封裝基板之整版面結構，係包括：至少一板塊，係具有複數基板單元；以及一框體，係環繞結合於該板塊周圍，且該框體僅由金屬材所構成。
  8. 如申請專利範圍第7項所述之整版面結構，其中，該框體係為矩形框。
TW104103174A 2015-01-30 2015-01-30 封裝基板之整版面結構 TWI567891B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104103174A TWI567891B (zh) 2015-01-30 2015-01-30 封裝基板之整版面結構
CN201510071098.4A CN105990261B (zh) 2015-01-30 2015-02-11 封装基板的整版面结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104103174A TWI567891B (zh) 2015-01-30 2015-01-30 封裝基板之整版面結構

Publications (2)

Publication Number Publication Date
TW201628146A TW201628146A (zh) 2016-08-01
TWI567891B true TWI567891B (zh) 2017-01-21

Family

ID=57041690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103174A TWI567891B (zh) 2015-01-30 2015-01-30 封裝基板之整版面結構

Country Status (2)

Country Link
CN (1) CN105990261B (zh)
TW (1) TWI567891B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409773B (zh) * 2016-12-01 2019-01-18 中国电子科技集团公司第四十研究所 一种轻型、多腔、多线混合ic金属封装管壳
CN109856865A (zh) * 2019-04-03 2019-06-07 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536030A (en) * 2004-04-27 2005-11-01 Advanced Semiconductor Eng Ball grid array package structure, package substrate and solder-ball pad structure thereon
TWM305963U (en) * 2006-07-14 2007-02-01 Powertech Technology Inc Ball grid array package structure
TW201143004A (en) * 2010-03-24 2011-12-01 Renesas Electronics Corp Semiconductor device
TW201306232A (zh) * 2011-04-28 2013-02-01 Renesas Electronics Corp 半導體裝置，半導體裝置之設計方法，半導體裝置之設計裝置及程式

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
CN100555615C (zh) * 2007-01-24 2009-10-28 卓恩民 半导体封装基板结构及其封装方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
CN201657504U (zh) * 2009-12-29 2010-11-24 深南电路有限公司 板件固定边框

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536030A (en) * 2004-04-27 2005-11-01 Advanced Semiconductor Eng Ball grid array package structure, package substrate and solder-ball pad structure thereon
TWM305963U (en) * 2006-07-14 2007-02-01 Powertech Technology Inc Ball grid array package structure
TW201143004A (en) * 2010-03-24 2011-12-01 Renesas Electronics Corp Semiconductor device
TW201306232A (zh) * 2011-04-28 2013-02-01 Renesas Electronics Corp 半導體裝置，半導體裝置之設計方法，半導體裝置之設計裝置及程式

Also Published As

Publication number Publication date
CN105990261B (zh) 2018-09-07
TW201628146A (zh) 2016-08-01
CN105990261A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
JP2013222966A5 (zh)
TWI520285B (zh) 半導體封裝件及其製法
TW200725824A (en) A package structure with a plurality of chips stacked each other
TWI566356B (zh) 封裝結構及其製造方法
TWI611577B (zh) 電子封裝件及半導體基板
TWI511251B (zh) 半導體裝置及其製法與半導體結構
JP2014127706A5 (ja) 半導体装置の製造方法
GB2603345A (en) Interconnection with side connection to substrate
TW201739010A (zh) 電子封裝件及基板結構
TWI426569B (zh) 包含具有釋放主動區的晶粒之積體電路封裝件系統
TWI550791B (zh) 半導體封裝件及其製法
TWI567891B (zh) 封裝基板之整版面結構
TWI663781B (zh) 多頻天線封裝結構
US9867282B2 (en) Circuit board with corner hollows
TW201448163A (zh) 半導體封裝件及其製法
CN203165882U (zh) 堆叠封装结构
TWI567911B (zh) 具改良佈線結構之球柵陣列封裝結構及其基板
CN205723519U (zh) 半导体器件
TW201611212A (zh) 電子單體及其製法
TW201521164A (zh) 封裝堆疊結構及其製法
TW201604978A (zh) 中介基板之製法
JP2007324506A5 (zh)
CN204216034U (zh) 一种虚拟重布线层结构
TWI552277B (zh) 半導體封裝件及其製法
JP2016503990A5 (zh)