JPH05226833A - 配線板の製造方法 - Google Patents

配線板の製造方法

Info

Publication number
JPH05226833A
JPH05226833A JP4029129A JP2912992A JPH05226833A JP H05226833 A JPH05226833 A JP H05226833A JP 4029129 A JP4029129 A JP 4029129A JP 2912992 A JP2912992 A JP 2912992A JP H05226833 A JPH05226833 A JP H05226833A
Authority
JP
Japan
Prior art keywords
wiring pattern
layer
wiring
conductive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4029129A
Other languages
English (en)
Inventor
Atsuko Iida
敦子 飯田
Hiroshi Ohira
洋 大平
Yoshizumi Sato
由純 佐藤
Yuichi Yamamoto
勇一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4029129A priority Critical patent/JPH05226833A/ja
Priority to TW081109979A priority patent/TW231370B/zh
Priority to US08/000,724 priority patent/US5310966A/en
Priority to KR1019930002157A priority patent/KR970004030B1/ko
Publication of JPH05226833A publication Critical patent/JPH05226833A/ja
Priority to US08/201,325 priority patent/US5407557A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/917—Treatment of workpiece between coating steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 比較的簡略な工程によって、しかも形成され
る各配線パターン層ごとに所要の電気検査などもなし
得、信頼性の高い配線板を容易に製造し得る方法の提供
を目的とする。 【構成】 導電性の支持基体７面上に一体的に支持され
る絶縁層９の所定位置に前記支持基体７へ実質的に電気
接続可能な領域を形成する通孔14を穿設する工程と、前
記通孔14を介して支持基体７へ電気的に接続する第１の
導電性層17かに成る配線パターン17′を絶縁層９面上に
形成する工程と、前記配線パターン17′化面上に前記支
持基体７を一方側の電極として電気メッキにより第１の
導電性層17表面とは反射率の異なる第２の導電性金属か
ら成る配線パターン20を形成する工程とを具備して成る
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は配線板の製造方法に係
り、特に半導体素子やチップ部品などを搭載・実装して
実装回路装置の構成に適する微細な配線パターンを備え
た配線板の製造方法に関する。
【０００２】
【従来の技術】周知のように配線板（配線回路基板）
は、たとえばガラエポ樹脂基板などの絶縁性基板面上に
接着剤を介して貼着された銅箔について、フォトリソグ
ラフィや、フォトエッチング処理を施し、所要の配線パ
ターン化するという方法で一般的に製造されている。ま
た、この種の配線板において、配線の高密度化ないし配
線板のコンパクト化などを目的にした多層配線型の配線
板も知られている。そして、この多層配線型の配線板
は、前記所要の配線パターンを設けた絶縁性基板を、た
とえば接着剤層を介して複数枚積層し、加熱，加圧一体
化したした後、所定の配線パターン層間を連接する孔を
厚さ方向に穿設し、この穿設孔を介してたとえばメッキ
層によって所定の配線パターン層間を電気的に接続して
製造している。なお、前記の配線板製造方法において、
銅箔に代わる導体層の被着形成、もしくは配線パターン
の選択的な形成を化学メッキ法−電気メッキ法によって
行うことも知られている。
【０００３】これらの製造方法によって得られる配線板
においては、いずれの場合も表面に搭載・実装する電子
部品などとの電気的接続を得るため、所要の配線パター
ンの一部を成す特定部分（所定領域）の導体のみが互い
に独立して形成されており、また配線板の電気検査（オ
ープンチェック）を行うときは、それぞれ独立して露出
させてある導体部分に、対応する針状の端子を立てた専
用の治具を用いて行っている。たとえば、図４に示すよ
うに、配線板（配線回路基板）１を専用の載置台２にセ
ットし、配線板１の表面の互いに独立して露出している
導体部分に対応させた位置に、針状の端子3aを立てた専
用の治具３（通常プローブカードと呼ばれる）を密着さ
せ、テスタ４により電気検査を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
配線板の製造方法の場合には、次のような不都合な点が
認められる。先ず第１に、たとえば導電性金属層（箔）
を選択的にエッチング処理して所定の配線パターンを形
成する場合、フォトレジスト膜の形成，露光マスクによ
る選択的な露光（露光マスクの位置合わせ精度が重
要），現像処理，選択的なエッチング処理など煩雑な操
作を要する。特に多層型配線板の場合は、積層する過程
で、あるいは積層一体化後、所定の配線パターン層間を
電気的に接続する貫通孔，もしくは非貫通孔を設ける
（穿設）とともに、導電化する必要があるため、さらに
工程が繁雑化するし、製造・処理設備も大形化する。第
２に、製造した配線板を実用に供するに当たっては、配
線板が所要の電気回路機能を備えているかを検査する
が、前記したようにこの種の電気検査においては、配線
パターンごとに端子位置を設計した治具を用いることに
なるため、配線パターンが変更される都度、治具を設計
・作成・選択する必要があった。しかも、検査工程は配
線板１と治具３のセッティングに時間がかかるだけでな
く、検査そのものも複雑であった。こうした問題は、配
線パターンが多層化されたり，配線パターンが微細化な
どされた場合、由々しい問題となる。すなわち電気検査
が大幅に繁雑化するばかりでなく、１本の配線パターン
の接続不良が、結果的に多層型配線板の歩留まりや信頼
性をも損なうことになる。
【０００５】本発明は上記事情に対処してなされたもの
で、比較的簡略な工程によって、しかも形成される各配
線パターン層ごとに所要の電気検査などもなし得、信頼
性の高い配線板を容易に製造し得る方法の提供を目的と
する。
【０００６】
【課題を解決するための手段】本発明に係る配線板の製
造方法は、導電性の支持基体面上に一体的に支持される
絶縁層の所定位置に前記支持基体へ実質的に電気接続可
能な領域を形成する通孔を穿設する工程と、前記通孔を
介して支持基体へ電気的に接続する第１の導電性層かに
成る配線パターンを絶縁層面上に形成する工程と、前記
配線パターン化面上に前記支持基体を一方側の電極とし
て電気メッキにより第１の導電性層表面とは反射率の異
なる第２の導電性金属から成る配線パターンを形成する
工程とを具備して成ることを特徴とする。
【０００７】ここで、絶縁層に対する通孔の穿設は、た
とえばレーザビーム照射など非接触的な手段が好まし
く、またこの通孔の穿設は導電性支持基体面に一体的に
配置する前に行っておいてもよい。一方、第１の導電性
層の形成は、導電性支持基体を一方の電極とした電気メ
ッキ法、もしくは蒸着法や化学メッキ法，あるいは金属
酸化物の選択的な金属化などによって行うことが好まし
く、その他導電性ペースとなどの印刷法でもよく、また
この際、前記通孔内のみを予め導電性材料で充填してお
いてもよい。
【０００８】さらに、本発明方法においては、第２の導
電性金属から成る配線パターンを形成した後、絶縁層の
形成，支持基体へ実質的に電気接続可能な領域を形成す
る通孔を穿設，支持基体へ電気的に接続する第１の導電
性層形成，配線パターン化，配線パターン化面上に電気
メッキにより第１の導電性層表面とは反射率の異なる第
２の導電性金属から成る配線パターンを形成する一連の
工程を、適宜繰り返すことによって、多層（多層型）配
線板を製造することも可能である。
【０００９】そして、この本発明に係る配線板の製造方
法においては、形成される配線パターンの反射率一様か
否か、換言すると、下地を成す第１の導電性層（導電パ
ターン）上に積層された第２の金属層（導電パターン）
のみの反射率か、あるいは第１の導電性層（導電パター
ン）の反射率も混在しているかを、両者の反射率の違い
に着目して、その反射率を目視もしくは光学的に読みと
ることによって、電気的接続状況を検査することも可能
である。この点さらに詳述すると、所定の配線パターン
に断線部があり、良好な電気メッキ処理が行われなかっ
た場合、第１の導電性層と第２の金属層との光学定数の
違いにより目視検査で簡単に検出できる。なお、この電
気検査において配線パターンの微細化に対応して、ＣＣ
Ｄやレーザー光などによる読取りが必要になった場合
は、配線パターンのＣＡＤデータに基づき、ラップトッ
プコンピュータ、パソコンなどを利用した制御装置で充
分である。
【００１０】
【作用】本発明に係る配線板の製造方法によれば、たと
えば導電性支持基体面に一体的に配置した絶縁層の所定
領域に、レーザビーム照射などによって通孔を穿設した
後、導電性支持基体に連接する１次配線パターン、この
１次配線パターン面上に２次配線パターンを電気メッキ
により積層して形成する。つまり、所要の配線パターン
は、２層の形で構成される。しかも、各層を成す金属な
どの表面反射率も互いに異なるので、たとえば微細な配
線パターンを形成した時点で、破断などない信頼性の高
い配線パターンであるか否かを、容易にかつ確実に検知
・判定し得る。したがって、配線パターン層を形成する
製造工程ごとの、前記検知・判定によって補修なども適
格に施し得ることになるので、回路機能の信頼性および
歩留まりの向上なども併せて図り得る。
【００１１】
【実施例】以下図１，図２(a) 〜(e) および図３を参照
して本発明の実施例を説明する。 実施例１ 図１，図２(a) 〜(e) は本発明に係る配線板の製造方法
の一実施態様例を模式的に示したもので、次のように行
われている。たとえば、巻き戻しローラ６から巻き戻さ
れる支持基体としての厚さ 100μm のステンレス薄板７
面に対し、同じく巻き戻しローラ８から巻き戻される一
主面に接着剤層（図示せず）を設けたポリイミド樹脂フ
ィルム９の前記接着剤層を対接・配置し、巻取ローラ10
側に巻き取る過程で、先ず熱圧着ローラ11間を通してス
テンレス薄板７面にポリイミド樹脂フィルム９を圧着一
体化する（図２(a))。こうして一体化したステンレス薄
板７−ポリイミド樹脂フィルム９系積層体12は、巻き取
られる過程でポリイミド樹脂フィルム９面の所定領域
に、たとえばエキシマレーザをレーザ源としたレーザー
穴開け装置13によって、選択的にレーザービームを照射
して、ステンレス薄板７との接合面に達するたとえば径
50μm の孔14を穿設する（図２(b))。
【００１２】前記所要の孔14を穿設したステンレス薄板
７−ポリイミド樹脂フィルム９系積層体12は、洗浄機15
によって脱脂・洗浄・乾燥された後、金属スパッタ装置
16によって、たとえばＮｉＯx から成る第１の導電性層
17を、前記孔14内壁面およびポリイミド樹脂フィルム９
面上に一体的に被着・形成する（図２(c))。ここで、Ｎ
ｉＯx から成る第１の導電性層17は、Ｎｉ金属をターゲ
ットとし、アルゴンと酸素との混合ガス中で反応スパッ
タすることにより、厚さ80nm，シート抵抗 200Ω，波長
830nmでの反射率25％，吸収率46％，可視光領域では褐
色を帯びた黒ぽい色調のＮｉＯx 層を形成した。その後
の巻き取られ過程で、前記被着・形成された第１の導電
性層17を、レーザ画描機18からのレーザービームを照射
することによって、所定の配線パターン17′を形成する
（図２(d))。この配線パターン17′の形成において、前
記レーザービームの径が膜面で１μm になるように集光
させて走査照射したところ、被照射部はほぼ 1μm の幅
で膜が飛散し、線幅20μm，配線抵抗800kΩ／cmの配線
パターン17′が形成された。なお、この配線パターン1
7′の形成に先立つ第１の導電性層17の形成において、
ポリイミド樹脂フィルム９の孔14内壁面に、予めスルホ
ールメッキを施して充填しておくと、さらにこの部分に
おける接続の信頼性を向上し得る。
【００１３】上記のごとくして、第１の導電性層17から
成る配線パターン17′を形成した後、その積層体12は巻
き取られる過程での電気メッキ装置19において、前記ス
テンレス薄板７を一方側の電極とし、たとえば銅メッキ
処理を施して、配線パターン17′面上に厚さ10μm の第
２の金属層を成す銅から成る配線パターン20を積層して
形成する（図２(e))。この第２の金属層から成る配線パ
ターン20は、線幅20μm で配線抵抗 1Ω，径50μm の孔
14部分の接続抵抗10 mΩであった。また、この銅から成
る第２の金属層から成る配線パターン20部は、波長 830
nmでの反射率85％，吸収率 8％，可視光領域では光沢の
ある銅色を呈しており、前記第１の導電性層17から成る
なる配線パターン17′との反射率や色調の相違によっ
て、第２の金属層から成る配線パターン20が設計どお
り、かつ断線領域など生じることなく、形成されている
か否かを容易に判別可能であった。つまり、前記配線パ
ターン20を形成した後、巻き取りローラ10に巻き取られ
る過程で、たとえば目視検査機構、もしくはＣＣＤや各
種のレーザ光など利用した反射率測定可能な光学素子走
査機構など21を、巻き取りローラ10の前に配置しておく
ことにより、所要の配線パターン形成の都度断線の有無
などを容易に検出し得る。
【００１４】前記第２の配線パターン20を形成した後、
前記図１および図２(a) 〜(e) に図示した実施態様に準
じて、第２の配線パターン19を形成面上にポリイミド樹
脂フィルム９を張り合わせる。次いで、このポリイミド
樹脂フィルム９の所定位置に、下層のポリイミド樹脂フ
ィルム９を貫通してステンレス薄板７との接合面に達す
る孔14を穿設、もしくは選択された第２の配線パターン
19の所定領域との接合面に達する孔14を穿設する。その
後は、前記と同様にＮｉＯx から成る配線パターン1
7′、および銅から成る第２の配線パターン20を積層し
て所要の配線パターンを形成する工程を繰り返して、図
３に断面的に示す構成の多層型配線板を製造した。な
お、各配線パターン層（配線層）20′の形成ごとに、形
成された第２の配線パターン20（導電パターン）につい
ての断線発生などの有無は目視などで容易に検出・確認
することができ、歩留まりよく信頼性の高い回路機能を
有する配線板が得られた。
【００１５】また、上記実施例１において第１の導電性
層としてＮｉＯx 層を形成する代わりにＣｕＯx 層を形
成し、このＣｕＯx 層を所定の配線パターン状（通孔を
含む）にレーザ照射して、照射領域を選択的に金属Ｃｕ
化した他は、前記の場合と同様の条件で製造した場合
も、実施例１の場合と同様な結果がえられた。
【００１６】実施例２ 上記実施例１において、ＮｉＯx から成る第１の導電性
層17を形成する代わりに、たとえばカーボン粉末95重量
％−熱可塑性樹脂 5重量％系の導電性ペーストを用い、
前記ポリイミド樹脂フィルム９面上および孔14内壁面
に、所要の配線パターン17′を選択的に被着・形成し
た。この導電性ペーストから成る第１の配線パターン1
7′は、厚さ10μm ，シート抵抗 20mΩ，波長 830nmで
の反射率 5％，可視光領域では黒色を呈していた。ここ
で、導電性ペーストによる第１の配線パターン17′の形
成は、スクリーン印刷法，もしくは予めパターンニング
した塗布膜の転写法などによって行うことができる。
【００１７】このように、導電性ペーストから成る配線
パターン17′を形成した後、実施例１の場合と同様の条
件で銅を電気メッキして、前記配線パターン17′面上に
銅から成る第２の配線パターン20を積層にして、所要の
配線パターンを形成した。この場合も、銅から成る第２
の配線パターン20部は、波長 830nmでの反射率85％，吸
収率 8％，可視光領域では光沢のある銅色を呈してお
り、前記第１の配線パターン17′との反射率や色調の相
違によって、第２の配線パターン20が設計どおり、かつ
断線領域など生じることなく、形成されているか否かを
容易に判別可能であった。
【００１８】前記第２の配線パターン19を形成した後、
前記図１に図示した実施態様に準じて、第２の配線パタ
ーン20を形成面上にポリイミド樹脂フィルム９を張り合
わせる。次いで、このポリイミド樹脂フィルム９の所定
位置に、下層のポリイミド樹脂フィルム９を貫通してス
テンレス薄板７との接合面に達する孔14を穿設、もしく
は選択された第２の配線パターン19の所定領域との接合
面に達する孔14を穿設する。その後は、前記と同様に導
電性ペーストから成る配線パターン17′、および銅から
成る第２の配線パターン20を積層して所要の配線パター
ン20′を形成する工程を繰り返して、図３に断面的に示
す構成の多層型配線板を製造した。なお、各配線パター
ン層（配線層）20′の形成ごとに、形成された第２の配
線パターン20（導電パターン）についての断線発生など
の有無は目視などで容易に検出・確認することができ、
歩留まりよく信頼性の高い回路機能を有する配線板が得
られた。
【００１９】なお、前記実施例では、ステンレス薄板７
面に接着剤層を介してポリイミド樹脂フィルム９を貼合
わせた後、所要の孔14を穿設したが、予め所要の孔14を
穿設したポリイミド樹脂フィルム９を貼合せる工程とし
てもよく、さらに前記孔14の穿設は、前記エキシマレー
ザをレーザ源とせず、たとえばアルゴンレーザ，炭酸ガ
スレーザなどを用いてもよいし、またステンレス薄板７
面へのポリイミド樹脂フィルム９層の一体的な形成およ
び孔14の穿設は、たとえば感光性ポリイミド樹脂溶液を
塗布・乾燥して感光性ポリイミド樹脂層を形成した後、
この感光性ポリイミド樹脂層にフォトリソグラフィを施
して所要の孔14を穿設してから、感光性ポリイミド樹脂
層を熱硬化する手段によってもよい。
【００２０】また、導電性支持基体としては、前記ステ
ンレス薄板の代わりに、たとえば銅７アルミの箔ないし
薄板などを始め，要するに電気メッキの電極として十分
機能し得る導電性を有するものであれば特に限定されな
いが、前記例示の巻き取り方式を考慮した場合は、適度
の伸長強度など有することが望ましい。一方、絶縁層
は、前記例示のポリイミド樹脂の代わりに、たとえばポ
リカーボネート樹脂，ポリエステル樹脂，ポリエーテル
エーテルケトン樹脂，ポリエーテル−イミド樹脂，ポリ
フェニレンサルファイド樹脂などで形成してもよい。
【００２１】さらに、第１の導電性層をＮｉＯx やＣｕ
Ｏx で形成したが、レーザビームの照射により被照射部
が飛散するタイプの感レーザ材料が好ましく、たとえ
ば、酸化銅、酸化鉄、酸化コバルト、酸化モリブデン、
酸化インジウム、酸化錫、酸化鉛、酸化アンチモンなど
を主成分とする金属酸化物でも同様の効果が達成出来
る。また、レーザを用いたパターンニングの他に、カー
ボン系導電性ペーストのように、スクリーン印刷などで
パターンニングできる導電性材料を用いても同様の効果
を達成し得る。さらに、その上に堆積する電気メッキに
よる金属層に関しては、銅の他に、たとえば、ニッケル
や半田でも同様の効果が達成できる。
【００２２】
【発明の効果】上記説明から分かるように、本発明に係
る配線板の製造方法によれば、比較的簡単な操作で、信
頼性の高い配線パターンを備えた配線板を容易に、かつ
歩留まりよく製造し得る。すなわち、配線パターンの下
地層を成す第１の導電性層と、この第１の導電性層上に
積層して形成される第２導電性金属層とを、それぞれの
表面反射率が互いに異なる形で選択・組み合わせてある
ため、これら表面反射率の相違によって、配線板の製造
工程における配線パターン形成の都度、その配線パター
ンが正常に，設計どおり確実・高精度に形成されている
か否かも容易に評価判定し得る。したがって、常に、回
路的にも信頼性の高い配線板を歩留まりよく製造し得る
ことになる。そして、前記製造される配線板についての
電気検査を、配線パターンに対応して設計した治具を要
せずに、また繁雑で手間がかかる検査工程を省略して、
目視または光学的に反射率の差を読み取るだけで簡単に
電気接続の不備を検出し得ることは、前記検査工程の簡
略化，検査治具の設計・製作の不要可などから、コスト
の低減が可能となるばかりでなく、配線パターン変更に
も容易に対応できるので、少量多品種の製造形態に適し
ている。
【図面の簡単な説明】
【図１】本発明に係る配線板の製造方法の実施態様を模
式的に示す側面図。
【図２】本発明に係る配線板の製造方法の実施態様を模
式的に示すもので、(a) は導電性支持基体に絶縁層を一
体的に配置・積層した状態を示す断面図、(b) は絶縁層
に所要の通孔を穿設した状態を示す断面図、(c) は第１
の導電性層を被着・形成した状態を示す断面図、(d) は
第１の導電性層を配線パターン化した状態を示す断面
図、(e) は第１の導電性層から成る配線パターン面上に
第２の金属層を電気メッキにより形成した状態を示す断
面図。
【図３】本発明に係る配線板の製造方法で製造した多層
配線型配線板の構造例を示す断面図。
【図４】従来の配線板についての電気検査の実施態様を
模式的に示す側面図。
【符号の説明】
１…配線板 ２…載置台 ３…ブローブカード
3a…探針 ４…テスタ ５…ブローバ ６，８…
巻き戻しローラ ７…導電性支持基体 ９…絶縁層 10…巻取ローラ 11…熱圧着ローラ
12…導電性支持基体と絶縁層との積層体 13…レー
ザ穴開け機 14…通孔 15…洗浄機 16…金属ス
パッタ装置 17…第１の導電性層 17′…配線パタ
ーン層（下地層） 18…ビーム描画機 19…電気メッキ装置 20…電気
メッキ層から成る配線パターン層 21…表面反射率測
定系
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 勇一 東京都府中市東芝町１番地 株式会社東芝 府中工場内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 導電性の支持基体面上に一体的に支持さ
    れる絶縁層の所定位置に前記支持基体へ実質的に電気接
    続可能な領域を形成する通孔を穿設する工程と、 前記通孔を介して支持基体へ電気的に接続する第１の導
    電性層から成る配線パターンを絶縁層面上に形成する工
    程と、 前記配線パターン化面上に前記支持基体を一方側の電極
    として電気メッキにより第１の導電性層表面とは反射率
    の異なる第２の導電性金属層を積層に形成する工程とを
    具備して成ることを特徴とする配線板の製造方法。
JP4029129A 1992-02-17 1992-02-17 配線板の製造方法 Withdrawn JPH05226833A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4029129A JPH05226833A (ja) 1992-02-17 1992-02-17 配線板の製造方法
TW081109979A TW231370B (ja) 1992-02-17 1992-12-12
US08/000,724 US5310966A (en) 1992-02-17 1993-01-05 Wiring boards and manufacturing methods thereof
KR1019930002157A KR970004030B1 (ko) 1992-02-17 1993-02-17 배선판과 그 제조방법
US08/201,325 US5407557A (en) 1992-02-17 1994-02-24 Wiring boards and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4029129A JPH05226833A (ja) 1992-02-17 1992-02-17 配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH05226833A true JPH05226833A (ja) 1993-09-03

Family

ID=12267691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4029129A Withdrawn JPH05226833A (ja) 1992-02-17 1992-02-17 配線板の製造方法

Country Status (4)

Country Link
US (2) US5310966A (ja)
JP (1) JPH05226833A (ja)
KR (1) KR970004030B1 (ja)
TW (1) TW231370B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313271B2 (ja) * 1995-12-28 2002-08-12 ウエスト電気株式会社 ストロボ装置
US5812375A (en) * 1996-05-06 1998-09-22 Cummins Engine Company, Inc. Electronic assembly for selective heat sinking and two-sided component attachment
US5824374A (en) * 1996-07-22 1998-10-20 Optical Coating Laboratory, Inc. In-situ laser patterning of thin film layers during sequential depositing
US6399900B1 (en) * 1999-04-30 2002-06-04 Advantest Corp. Contact structure formed over a groove
DE19929179A1 (de) * 1999-06-25 2001-01-11 Siemens Ag Flexible Leiterplatte mit beidseitigem Zugriff
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
US6361675B1 (en) * 1999-12-01 2002-03-26 Motorola, Inc. Method of manufacturing a semiconductor component and plating tool therefor
US20040247921A1 (en) * 2000-07-18 2004-12-09 Dodsworth Robert S. Etched dielectric film in hard disk drives
CN1681373A (zh) * 2001-08-10 2005-10-12 日矿金属加工株式会社 层叠板用铜合金箔
JP2003158358A (ja) * 2001-11-26 2003-05-30 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法及び装置
JP2005517894A (ja) 2002-02-25 2005-06-16 マクギル ユニヴァーシティ ヒートパイプ
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US20070013041A1 (en) * 2003-06-02 2007-01-18 Satoru Ishigaki Flexible wiring board and flex-rigid wiring board
SG126776A1 (en) * 2005-04-08 2006-11-29 3M Innovative Properties Co Flexible circuit substrate
TWI393512B (zh) * 2008-08-20 2013-04-11 Unimicron Technology Corp 硬式線路板
JP5351830B2 (ja) * 2010-05-21 2013-11-27 日東電工株式会社 配線回路基板およびその製造方法
WO2016021898A1 (ko) * 2014-08-04 2016-02-11 주식회사 엘지화학 도전성 패턴 형성용 조성물 및 도전성 패턴을 갖는 수지 구조체
KR101698159B1 (ko) 2014-08-04 2017-01-19 주식회사 엘지화학 도전성 패턴 형성용 조성물 및 도전성 패턴을 갖는 수지 구조체
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922479A (en) * 1971-09-15 1975-11-25 Bunker Ramo Coaxial circuit construction and method of making
AU501488B1 (en) * 1977-06-06 1979-06-21 Matsushita Electric Industrial Co., Ltd. Humidity sensor
US4396253A (en) * 1979-12-24 1983-08-02 Sharp Kabushiki Kaisha Electro-chromic display devices
JPS6023037B2 (ja) * 1980-03-18 1985-06-05 旭化成株式会社 情報記録部材
US4388517A (en) * 1980-09-22 1983-06-14 Texas Instruments Incorporated Sublimation patterning process
JPS62109397A (ja) * 1985-11-08 1987-05-20 株式会社日立製作所 レ−ザ−多層配線
JPS63285997A (ja) * 1987-05-18 1988-11-22 Mitsubishi Electric Corp 多層基板の製造方法および装置
EP0322233B1 (en) * 1987-12-21 1996-03-06 Matsushita Electric Industrial Co., Ltd. Method for producing ultrathin metal film and ultrathin-thin metal pattern
US4961979A (en) * 1988-04-05 1990-10-09 Kabushiki Kaisha Toshiba Optical recording medium
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
JP2859330B2 (ja) * 1989-11-14 1999-02-17 三井化学株式会社 積層体
JPH0417218A (ja) * 1990-05-10 1992-01-22 Toyobo Co Ltd 電子回路パターンおよびその製造方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package

Also Published As

Publication number Publication date
KR970004030B1 (ko) 1997-03-24
US5407557A (en) 1995-04-18
KR930019080A (ko) 1993-09-22
TW231370B (ja) 1994-10-01
US5310966A (en) 1994-05-10

Similar Documents

Publication Publication Date Title
JPH05226833A (ja) 配線板の製造方法
US5915753A (en) Method of producing a high-density printed wiring board for mounting
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
TWI403243B (zh) Printed circuit board manufacturing method
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
US20060102383A1 (en) Method of fabricating high density printed circuit board
CN1996562A (zh) 制作电路化衬底的方法
US5366794A (en) Tape carrier for semiconductor apparatus
JP4274855B2 (ja) プリント基板の製造方法
JPH0772171A (ja) 配線板用電気検査治具
JPH0410696A (ja) 多層配線基板の製造方法
KR20090071494A (ko) 프린트 배선 기판의 제조 방법
JPH08111574A (ja) 実装用印刷配線板およびその製造方法
JP2004111701A (ja) プリント配線板及びその製造方法
JP3304061B2 (ja) プリント配線板の製造方法
JP2002176232A (ja) アライメントマーク
KR100754086B1 (ko) 프로브 카드 및 그 제조방법
JP2733359B2 (ja) テストヘッド構造
JPH02301187A (ja) 両面配線基板の製造方法
JP2003198126A (ja) 回路基板製造用基板、回路基板および多層配線板
CN116669300A (zh) 布线基板的制造方法
JP4529614B2 (ja) プリント配線板の製造方法
TW202239285A (zh) 電路板及其製造方法及具備所述電路板的電子裝置
JP2002064273A (ja) 多層プリント基板
JPH08297142A (ja) プローブ構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518