KR100754086B1 - 프로브 카드 및 그 제조방법 - Google Patents

프로브 카드 및 그 제조방법 Download PDF

Info

Publication number
KR100754086B1
KR100754086B1 KR1020060008376A KR20060008376A KR100754086B1 KR 100754086 B1 KR100754086 B1 KR 100754086B1 KR 1020060008376 A KR1020060008376 A KR 1020060008376A KR 20060008376 A KR20060008376 A KR 20060008376A KR 100754086 B1 KR100754086 B1 KR 100754086B1
Authority
KR
South Korea
Prior art keywords
probe
forming
bump
solder resist
circuit pattern
Prior art date
Application number
KR1020060008376A
Other languages
English (en)
Other versions
KR20070078270A (ko
Inventor
류창명
임상일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060008376A priority Critical patent/KR100754086B1/ko
Publication of KR20070078270A publication Critical patent/KR20070078270A/ko
Application granted granted Critical
Publication of KR100754086B1 publication Critical patent/KR100754086B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 인쇄회로기판 위에 프로브 범프를 형성하여 웨이퍼 검사 시 전기적인 특성을 향상시킴과 아울러 제조 비용을 줄일 수 있는 프로브 카드 및 그 제조방법에 관한 것이다.
프로브 범프, 완충부, 프로브 카드

Description

프로브 카드 및 그 제조방법{Probe Card and Method of Fabrication thereof}
도 1은 종래의 프로브 카드를 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 프로브 카드를 나타내는 단면도.
도 3a 내지 도 3k는 도 2에 도시된 프로브 카드의 제조방법을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
2, 20 : 인쇄회로기판 4 : 보강판
6 : 고정판 10 : 니들
12 : 프로브 팁 22 : 절연층
24 : 비아홀 26 : 감광성 절연 수지
27a, 27b, 28a, 28b, 29a, 29b : 회로패턴
30 : 도전성 페이스트 32 : 프로브 범프
34 : 완충부 40 : 포토 마스크
42, 48 : 포토 비아 46 : 스크린 마스크
50 : 솔더 레지스트
본 발명은 프로브 카드 및 그 제조방법에 관한 것으로, 보다 상세하게는 인쇄회로기판 위에 프로브 범프를 형성하여 웨이퍼 검사 시 전기적인 특성을 향상시킴과 아울러 제조 비용을 줄일 수 있는 프로브 카드 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자는 웨이퍼(Wafer) 위에 패턴(Pattern)을 형성하는 패브리케이션 공정(Fabrication Process)과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리 공정(Assembly Process)을 통해 제조된다. 그리고, 패브리케이션 공정과 어셈블리 공정 사이에서는 웨이퍼를 구성하고 있는 각 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting; 이하 "EDS"라 함) 공정을 수행하게 된다.
이러한, EDS 공정은 웨이퍼를 구성하는 칩들 중 불량 칩을 판별하기 위해 수행되는데 웨이퍼를 구성하는 각 칩의 패턴과 접촉되어 패턴에 전기적 신호를 인가하는 다수의 니들(Needle)을 구비한 프로브 카드를 이용하게 된다.
이에 따라, 프로브 카드를 이용한 테스트 결과가 양품으로 판정될 경우 반도체 소자는 패키징 등의 후 공정을 통해 완성품으로 제작된다.
도 1은 종래의 프로브 카드를 나타내는 도면이다.
도 1을 참조하면, 종래의 프로브 카드는 회로가 구성된 인쇄회로기판(Printed Circuit Board; 이하 "PCB"라 함)(2), PCB(2)의 상면 중앙에 형성된 보강판(4), 웨이퍼의 패드에 접촉되는 프로브 팁(12), PCB(2)의 회로에 연결되는 니들(10) 및 PCB(2)의 하면 중앙에 형성되어 프로브 팁(12)을 지지 고정하는 고정판(6)을 포함한다. 여기서, 프로브 팁(12)은 절연물(도시하지 않음)에 의해 고정판(6)에 고정된다.
이런 구성을 갖는 종래의 프로브 카드는 프로브 팁(12)을 웨이퍼를 구성하는 칩의 패턴과 접촉하여 전기적 신호를 인가함으로써 칩들의 불량을 판별한다.
그러나, 종래의 프로브 카드는 니들(10) 조립 공정 시 숙련된 작업자에 의해 수작업으로 진행되기 때문에 프로브 카드의 제조 효율 및 생산성이 매우 낮을 뿐만 아니라 니들(10)의 길이 및 실장 등으로 전기적인 기생용량이 발생하기 때문에 측정 허용 속도의 제한이 따르게 된다.
또한, 종래의 프로브 카드는 금속재질의 프로브 팁(12)을 칩의 패턴에 접촉시키기 때문에 프로브 팁(12)에 의한 칩의 손상이 발생 될 뿐만 아니라 프로브 팁(12)의 마모시 고가의 니들(10)을 교체해야 하기 때문에 제조 비용이 증가하는 문제가 있다.
마지막으로, 종래의 프로브 카드는 EDS 공정을 장시간 수행할 경우 칩의 패턴과 접촉되는 프로브 팁(12)들 간의 간격이 점차 좁아져 검사용 패드와 접촉이 어긋나게 되어 접촉 불량이 발생 될 뿐만 아니라 다수의 프로브 팁(12)이 서로 대칭 의 열을 이루도록 일 방향으로 배치되므로 프로브 팁(12)의 배치 열이 제한적으로 증가하게 된다. 이에 따라, 종래의 프로브 카드는 웨이퍼를 구성하는 칩의 패드 간격이 70㎛이하의 제품에는 사용하기 힘든 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 인쇄회로기판 위에 프로브 범프를 형성하여 웨이퍼 검사 시 전기적인 특성을 향상시킴과 아울러 제조 비용을 줄일 수 있는 프로브 카드 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 프로브 카드는 다수의 회로패턴이 형성된 인쇄회로기판; 검사용 패드의 위치와 동일한 위치에 상기 검사용 패드와 동일한 피치를 갖도록 상기 인쇄회로기판 상면의 회로패턴 위에 형성된 프로브 범프; 및 상기 프로브 범프 위에 형성된 완충부를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 실시 예에 따른 프로브 카드의 제조방법은 다수의 회로패턴이 형성된 인쇄회로기판을 준비하는 단계; 검사용 패드의 위치와 동일한 위치에 상기 검사용 패드와 동일한 피치를 갖도록 상기 인쇄회로기판의 상면에 형성된 상기 회로패턴 위에 프로브 범프를 형성하는 단계; 및 상기 프로브 범프 위에 완충부를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 프로브 카드를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 프로브 카드는 다수의 회로패턴(27a, 27b, 28a, 28b, 29a, 29b)이 형성된 인쇄회로기판(Printed Circuit Board; 이하 "PCB"라 함)(20), PCB(20) 상면의 제 3 회로패턴(29a) 위에 형성된 프로브 범프(32) 및 프로브 범프(32) 위에 형성된 완충부(34)를 포함한다.
PCB(20)는 내부에 전도성 물질로 비아홀(24)이 형성되고 그 양면에 제 1 회로패턴(27a, 27b)이 형성된 원판, 원판 위에 형성된 제 1 기판 및 제 1 기판 위에 형성된 제 2 기판을 포함한다. 이때, 제 1 기판은 감광성 절연 수지(26), 포토 비아 내부에 충진된 도전성 페이스트(30) 및 포토 비아 위에 형성된 제 2 회로패턴(28a, 28b)을 포함하고, 제 2 기판은 감광성 절연 수지(26), 포토 비아 내부에 충진된 도전성 페이스트(30) 및 포토 비아 위에 형성된 제 3 회로패턴(29a, 29b)을 포함한다.
여기서, 제 2 기판은 제 1 기판과 동일한 구성 요소 및 동일한 구조로 형성되었으나 항상 동일한 구조로 형성되지는 않는다. 즉, 제 2 기판은 제 1 기판과 다른 구조로 형성될 수 있다. 또한, 제 2 기판은 웨이퍼의 특성에 따라 제거될 수 있고, 제 2 기판 위에 동일한 구성 요소를 갖는 다수의 기판들이 적층될 수도 있다.
이러한, PCB(20)는 원판 위에 포토 비아가 다수개 형성되고, 다수의 포토 비아 내부에 도전성 페이스트(30)가 충진된 기판이 빌드업 방식에 의해 스택 비아 형 태로 다층으로 적층된다.
그리고, PCB(20)의 상면에 형성된 제 3 회로패턴(29a)은 프로빙 되는 패드 즉, 웨이퍼를 구성하는 칩의 패턴 위치와 매칭되는 부분에 형성되고, PCB(20)의 하면에 형성된 제 3 회로패턴(29b)은 칩의 특성을 검사하는 검사 장치와 결합된다.
프로브 범프(32)는 PCB(20) 상면에 형성된 제 3 회로패턴(29a) 위에 대략 30㎛ 내지 50㎛ 정도의 높이로 형성되고, 웨이퍼 검사 시 웨이퍼를 구성하는 칩의 패턴 즉, 검사용 패드에 접촉되어 회로패턴(27a, 27b, 28a, 28b, 29a, 29b) 및 비아홀(24)을 통해 검사 장치와 패드를 연결하는 역할을 한다.
이를 위해, 프로브 범프(32)는 검사용 패드와 동일한 위치에 위치하도록 제 3 회로패턴(29a) 위에 형성되고, 프로브 범프(32)의 폭 및 길이는 검사용 패드의 폭 및 길이보다 작게 형성된다. 또한, 프로브 범프(32)는 검사용 패드의 개수만큼 형성되고, 그 피치(Pitch)는 검사용 패드와 동일한 피치를 갖는다.
이러한, 프로브 범프(32)는 동박, 도전성 페이스트(30) 및 전도성 고무 즉, 이방성 전도 필름(Anisotropic Conductive Film; ACF) 중 어느 하나로 형성된다.
완충부(34)는 프로브 범프(32) 위에 형성되어 웨이퍼 검사 시 프로브 범프(32)가 검사용 패드에 접촉될 때 프로브 범프(32)에 의한 검사용 패드의 손상 즉, 칩의 손상을 방지하는 역할을 한다. 이를 위해, 완충부(34)는 전도성 고무 즉, 이방성 전도 필름이 사용된다. 이러한, 완충부(34)는 이방성 전도 필름으로 프로브 범프(32)가 형성되면 사용되지 않는다.
도 3a 내지 도 3k는 도 2에 도시된 프로브 카드의 제조방법을 나타내는 단면 도이다.
먼저, 도 3a와 같이 절연층(22) 및 절연층(22)의 양면에 동박(27a, 27b)을 포함하는 동박적층판인 원판을 준비한 후 YAG 또는 CO2레이저나 기계적 드릴링으로 비아홀(24)을 형성한다. 이때, 절연층(22)은 수지(Resin)와 종이, 유리섬유 및 유리 부직포 등이 혼합된 물질이 사용된다.
비아홀(24)이 형성되면 디버링(Deburring) 및 디스미어(Desmear) 공정으로 비아홀(24) 가공 중 발생하는 각종 오염과 이물질을 제거한다.
이후, 무 전해 동도금 및 전해 동도금 공정으로 도금층을 형성한 후 제 1 회로패턴(27a, 27b)을 형성한다.
제 1 회로패턴(27a, 27b)을 형성한 후에는 도 3b에 도시된 바와 같이 제 1 회로패턴(27a, 27b) 위에 감광성 절연 수지(26)를 도포한다. 이때, 감광성 절연 수지(26)는 스크린 인쇄, 커튼 코팅(Curtain Coating), 롤 코팅(Roll Coating) 및 스프레이 코팅(Spray Coating) 중 어느 하나의 방법으로 도포된다.
감광성 절연 수지(26)를 도포한 후에는 감광성 절연 수지(26)를 광경화시키기 위해 도 3c에 도시된 바와 같이 포토 마스크(40)를 이용하여 자외선을 조사한다.
이후, 알카리 용액(일반적으로 Na2CO3)으로 현상시켜 도 3d에 도시된 바와 같이 제 1 포토 비아(42)를 형성한다. 이로 인해, 제 1 회로패턴(27a, 27b)의 일부가 노출된다. 이때, 제 1 포토 비아(42)는 비아홀(24)과 동일한 위치에 형성된다.
제 1 포토 비아(42)가 형성되면, 도 3e에 도시된 바와 같이 스크린 마스크(46)를 이용하여 제 1 포토 비아(42) 내부에 도전성 페이스트(30)를 충진한다. 이때, 스크린 마스크(46)는 실크 매쉬(Silk Mesh), 서스 매쉬(SUS Mesh) 및 메탈 마스크(Metal Mask) 등이 사용된다.
도전성 페이스트(30)는 구리(Cu), 은(Ag), 금(Au), 주석(Sn) 및 납(Pb) 등의 금속이 분말형태로 되어 있고, 유기 결합제 또는 금속 결합제에 의해 결합된다.
도전성 페이스트(30)를 충진한 후에는 도 3f에 도시된 바와 같이 도전성 페이스트(30)가 충진된 기판 위에 동박을 얹은 다음 가열 가압 프레스를 이용하여 동박을 부착시킨다.
이후, 동박 위에 포토 레지스트를 도포하고, 자외선을 조사한 후 노광, 현상을 거쳐 포토 레지스트 패턴을 형성하고, 포토 레지스트 패턴이 형성되면 에칭을 통해 도 3g에 도시된 바와 같이 제 2 회로패턴(28a, 28b)을 형성한다.
제 2 회로패턴(28a, 28b)이 형성되면, 도 3b 내지 도 3g 공정을 반복해서 빌드업(Build-up)하여 PCB(20)를 다층화한다.
이때, PCB(20)는 측정하고자 하는 웨이퍼의 특성에 따라 빌드업되는 기판의 층 수가 달라진다.
PCB(20)를 형성한 후에는 PCB(20) 위에 형성된 제 3 회로패턴(29a) 위에 솔더 레지스트(50)를 도포한다. 이때, 솔더 레지스트(50)는 대략 30㎛ 내지 50㎛ 정도로 도포한다. 솔더 레지스트(50)를 도포한 후에는 노광, 현상 및 건조 공정을 거쳐 제 2 포토 비아(48)를 제외한 나머지 영역에 도 3g에 도시된 바와 같이 솔더 레 지스트 패턴을 형성한다. 이때, 솔더 레지스트 패턴은 검사용 패드 즉, 웨이퍼를 구성하는 칩의 패턴 위치와 매칭되는 부분을 제외한 부분에 형성된다.
솔더 레지스트 패턴이 형성되면, 스크린 마스크(46)를 이용하여 제 2 포토 비아(48) 내부에 도전성 페이스트(30)를 충진하여 프로브 범프(32)를 형성한다. 이때, 프로브 범프(32)는 제 2 포토 비아(48) 내부에 동박을 얹은 다음 가열 가압 프레스를 이용하여 동박을 부착시켜 형성할 수도 있다. 또한, 프로브 범프(32)는 제 2 포토 비아(48) 내부에 전도성 고무 즉, 이방성 전도 필름을 부착시켜 형성할 수도 있다.
이때, 프로브 범프(32)는 프로빙 되는 패드 즉, 웨이퍼를 구성하는 칩의 패턴 위치와 매칭되는 부분에 칩의 패턴 피치와 동일한 피치를 갖도록 형성된다.
프로브 범프(32)가 형성된 후에는 현상액을 이용하여 솔더 레지스트(50)를 제거한다.
이후, 프로브 범프(32)가 형성된 PCB(20) 위에 솔더 레지스트(50)를 도포한 후 노광, 현상 및 건조 공정을 거쳐 프로브 범프(32)가 노출되도록 프로브 범프(32)가 형성된 영역을 제외한 영역에 솔더 레지스트 패턴을 형성한다.
솔더 레지스트 패턴이 형성되면, 프로브 범프(32) 위에 이방성 전도 필름을 부착시켜 완충부(34)를 형성한다. 완충부(34)를 형성한 후에는 현상액을 이용하여 솔더 레지스트(50)를 제거함으로써 도 3k에 도시된 바와 같은 프로브 카드가 형성된다.
여기서, 프로브 범프(32)가 이방성 전도 필름에 의해 형성될 경우 도 3k의 공정은 생략될 수 있다.
이와 같이 본 발명의 실시 예에 따른 프로브 카드 및 그 제조방법은 프로빙 되는 패드 즉, 웨이퍼를 구성하는 칩의 패턴 위치와 매칭되는 부분에 칩의 패턴 피치와 동일한 피치를 갖도록 PCB(20) 상면의 제 3 회로패턴(29a) 위에 프로브 범프(32)를 형성하여 웨이퍼를 검사하기 때문에 웨이퍼 검사의 측정 허용 속도를 증가시킬 수 있다. 또한, 본 발명의 실시 예에 따른 프로브 카드는 PCB(20) 위에 프로브 범프(32)를 형성하기 때문에 제조 효율 및 생산성을 높일 수 있고, 금속재질의 니들을 사용하지 않기 때문에 제조비용을 줄일 수 있다.
마지막으로, 본 발명의 실시 예에 따른 프로브 카드는 PCB(20) 위에 프로브 범프(32)를 형성하기 때문에 프로브 범프(32) 간의 피치를 줄일 수 있다. 즉, 칩의 패드 피치가 소형화된 웨이터를 검사할 수 있다.
상술한 바와 같이, 본 발명은 웨이퍼를 구성하는 칩을 검사하기 위한 프로브 범프를 PCB 위에 형성함으로써 프로브 카드의 제조를 쉽게 할 수 있을 뿐만 아니라 니들을 사용하지 않으므로 제조 비용을 줄일 수 있다.
또한, 본 발명은 프로브 범프와 PCB를 일체로 형성하기 때문에 웨이퍼 검사의 측정 허용 속도를 증가시킬 수 있고, 프로브 범프의 크기를 칩의 패턴 크기에 따라 형성할 수 있으므로 소형화시킬 수 있다.

Claims (12)

  1. 다수의 회로패턴이 형성된 인쇄회로기판;
    검사용 패드의 위치와 동일한 위치에 상기 검사용 패드와 동일한 피치를 갖도록 상기 인쇄회로기판 상면의 회로패턴 위에 형성된 프로브 범프; 및
    상기 프로브 범프 위에 형성된 완충부를 포함하는 것을 특징으로 하는 프로브 카드.
  2. 제 1 항에 있어서,
    상기 프로브 범프는 동박, 도전성 페이스트 및 이방성 전도 물질 중 어느 하나로 형성된 것을 특징으로 하는 프로브 카드.
  3. 제 2 항에 있어서,
    상기 프로브 범프는 30㎛ 내지 50㎛의 높이를 갖는 것을 특징으로 하는 프로브 카드.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 완충부는 이방성 전도 필름인 것을 특징으로 하는 프로브 카드.
  6. 다수의 회로패턴이 형성된 인쇄회로기판을 준비하는 단계;
    검사용 패드의 위치와 동일한 위치에 상기 검사용 패드와 동일한 피치를 갖도록 상기 인쇄회로기판의 상면에 형성된 상기 회로패턴 위에 프로브 범프를 형성하는 단계; 및
    상기 프로브 범프 위에 완충부를 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
  7. 제 6 항에 있어서,
    상기 인쇄회로기판을 준비하는 단계는 내부에 비아홀이 형성된 원판을 준비하는 단계;
    상기 원판의 양면에 제 1 회로패턴을 형성하는 단계:
    상기 제 1 회로패턴 위에 감광성 절연 수지를 도포한 후 상기 제 1 회로패턴의 일부가 노출되도록 제 1 포토 비아를 형성하는 단계;
    상기 제 1 포토 비아 내부에 도전성 페이스트를 충진하는 단계; 및
    상기 제 1 포토 비아 위에 제 2 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
  8. 제 6 항에 있어서,
    상기 프로브 범프를 형성하는 단계는 상기 인쇄회로기판 상면의 제 2 회로패턴 위에 솔더 레지스트를 도포하는 단계;
    상기 제 2 회로패턴의 일부분이 노출되도록 제 2 포토 비아를 형성하는 단계;
    상기 제 2 포토 비아 내부에 도전성 페이스트를 충진하는 단계; 및
    상기 솔더 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
  9. 제 6 항에 있어서,
    상기 프로브 범프를 형성하는 단계는 상기 인쇄회로기판 상면의 제 2 회로패턴 위에 솔더 레지스트를 도포하는 단계;
    상기 제 2 회로패턴의 일부분이 노출되도록 제 2 포토 비아를 형성하는 단계;
    상기 제 2 포토 비아 내부에 동박을 부착하는 단계; 및
    상기 솔더 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
  10. 제 6 항에 있어서,
    상기 프로브 범프를 형성하는 단계는 상기 인쇄회로기판 상면의 제 2 회로패턴 위에 솔더 레지스트를 도포하는 단계;
    상기 제 2 회로패턴의 일부분이 노출되도록 제 2 포토 비아를 형성하는 단계;
    상기 제 2 포토 비아 내부에 이방성 전도 필름을 부착하는 단계; 및
    상기 솔더 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
  11. 삭제
  12. 제 6 항에 있어서,
    상기 완충부를 형성하는 단계는 상기 프로브 범프 위에 솔더 레지스트를 도포하는 단계;
    상기 프로브 범프가 노출되도록 상기 솔더 레지스트를 노광하는 단계;
    상기 프로브 범프 위에 이방성 전도 필름을 부착하는 단계; 및
    상기 솔더 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제조방법.
KR1020060008376A 2006-01-26 2006-01-26 프로브 카드 및 그 제조방법 KR100754086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060008376A KR100754086B1 (ko) 2006-01-26 2006-01-26 프로브 카드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008376A KR100754086B1 (ko) 2006-01-26 2006-01-26 프로브 카드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070078270A KR20070078270A (ko) 2007-07-31
KR100754086B1 true KR100754086B1 (ko) 2007-08-31

Family

ID=38502641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008376A KR100754086B1 (ko) 2006-01-26 2006-01-26 프로브 카드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100754086B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840159B2 (en) 2015-07-09 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor chip including chip pad, redistribution wiring test pad, and redistribution wiring connection pad

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160433A (ja) * 1992-11-19 1994-06-07 Matsushita Electric Ind Co Ltd 回路基板検査用プローブおよびその製造方法
JPH0737942A (ja) * 1993-07-22 1995-02-07 Nec Corp 検査用コネクタおよびその製造方法
JPH09113538A (ja) * 1995-10-04 1997-05-02 Whitaker Corp:The バンププローブ装置
JP2000147007A (ja) 1998-11-17 2000-05-26 Nec Corp 電気的検査用コンタクトプローブの製造方法
KR20020066791A (ko) * 2001-02-13 2002-08-21 조수제 반도체 검사용 소자 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160433A (ja) * 1992-11-19 1994-06-07 Matsushita Electric Ind Co Ltd 回路基板検査用プローブおよびその製造方法
JPH0737942A (ja) * 1993-07-22 1995-02-07 Nec Corp 検査用コネクタおよびその製造方法
JPH09113538A (ja) * 1995-10-04 1997-05-02 Whitaker Corp:The バンププローブ装置
JP2000147007A (ja) 1998-11-17 2000-05-26 Nec Corp 電気的検査用コンタクトプローブの製造方法
KR20020066791A (ko) * 2001-02-13 2002-08-21 조수제 반도체 검사용 소자 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840159B2 (en) 2015-07-09 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor chip including chip pad, redistribution wiring test pad, and redistribution wiring connection pad
US11189535B2 (en) 2015-07-09 2021-11-30 Samsung Electronics Co., Ltd. Semiconductor chip including chip pad, redistribution wiring test pad, and redistribution wiring connection pad
US11705376B2 (en) 2015-07-09 2023-07-18 Samsung Electronics Co., Ltd. Semiconductor chip including chip pad, redistribution wiring test pad, and redistribution wiring connection pad

Also Published As

Publication number Publication date
KR20070078270A (ko) 2007-07-31

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
US7608929B2 (en) Electrical connector structure of circuit board and method for fabricating the same
JP4895936B2 (ja) 導電性ボールの搭載方法
US8039761B2 (en) Printed circuit board with solder bump on solder pad and flow preventing dam
US20160172287A1 (en) Wiring board and semiconductor device
JP2007171140A (ja) プローブカード、インターポーザおよびインターポーザの製造方法
JP2019179831A (ja) 配線基板、配線基板の製造方法
TWI700970B (zh) 具有預先定義貫孔圖案之電子封裝以及其製造和使用方法
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
KR100754086B1 (ko) 프로브 카드 및 그 제조방법
JP4802155B2 (ja) 配線基板
JP7007882B2 (ja) 配線基板及びその製造方法
KR100799166B1 (ko) 프로브 배열체의 제조방법
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법
KR101060791B1 (ko) 솔더 범프 제조방법
KR100858027B1 (ko) 프로브 카드의 프로브 어셈블리 및 그 제조 방법
TWI444632B (zh) 微小間距測試載板結構之製法
JP2010171125A (ja) 半導体装置およびその製造方法
KR100914892B1 (ko) 볼 그리드 어레이 패키지 및 그 제조방법
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP3883948B2 (ja) 多層配線基板およびフリップチップ方式の半導体パッケージ
KR100425728B1 (ko) 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
KR100797704B1 (ko) 플립칩 패키지 기판 제조방법
JP6510349B2 (ja) 配線基板
JPH06152104A (ja) セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee