DE102020207279A1 - Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte - Google Patents

Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte Download PDF

Info

Publication number
DE102020207279A1
DE102020207279A1 DE102020207279.5A DE102020207279A DE102020207279A1 DE 102020207279 A1 DE102020207279 A1 DE 102020207279A1 DE 102020207279 A DE102020207279 A DE 102020207279A DE 102020207279 A1 DE102020207279 A1 DE 102020207279A1
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor component
leadframe
contact area
carrier material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102020207279.5A
Other languages
English (en)
Inventor
Thomas Paesler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies Germany GmbH
Original Assignee
Vitesco Technologies Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vitesco Technologies Germany GmbH filed Critical Vitesco Technologies Germany GmbH
Priority to DE102020207279.5A priority Critical patent/DE102020207279A1/de
Priority to PCT/EP2021/065398 priority patent/WO2021250063A2/de
Publication of DE102020207279A1 publication Critical patent/DE102020207279A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Offenbart wird eine (gedruckte) Leiterplatte (LP) mit einem eingebetteten Halbleiterbauelement (HB), aufweisend:
- einen Leadframe (LF), der auf einer ersten Oberfläche (OF1) einen Kontaktbereich (KB) aufweist;
- das Halbleiterbauelement (HB), das auf dem Kontaktbereich (KB) aufliegt und mit dem Leadframe (LF) körperlich und elektrisch verbunden ist;
- ein elektrisch isolierendes Leiterplattenträgermaterial;
- wobei das Leiterplattenträgermaterial direkt auf dem Halbleiterbauelement (HB) und dem Leadframe (LF) aufliegt und somit eine elektrische Isolierschicht (IS) für das Halbleiterbauelement (HB) und den Leadframe (LF) bildet;
- wobei der Kontaktbereich (KB) in der gleichen Ebene liegt wie der Restbereich (RB) der ersten Oberfläche (OF1), der sich seitlich des Kontaktbereichs (KB) befindet, sodass das Halbleiterbauelement (HB) gegenüber der ersten Oberfläche (OF1) vorstehend auf dem Kontaktbereich (KB) aufliegt.
Ferner wird ein Verfahren zum Herstellen einer (gedruckten) Leiterplatte mit einem eingebetteten Halbleiterbauelement bereitgestellt.

Description

  • Technisches Gebiet:
  • Die vorliegende Erfindung betrifft eine (gedruckte) Leiterplatte mit einem eingebetteten (Leistungs-)Halbleiterbauelement, insb. mit einem eingebetteten Nacktchip, speziell für eine Anwendung im Bereich der Leistungselektronik, wie z. B. in einem Inverter, einem Konverter oder einem Gleichspannungswandler, insb. eines elektrisch angetriebenen Kraftfahrzeugs. Darüber hinaus betrifft die Erfindung ein Verfahren zum Herstellen einer genannten (gedruckten) Leiterplatte mit einem eingebetteten Halbleiterbauelement.
  • Stand der Technik und Aufgabe der Erfindung:
  • (Gedruckte) Leiterplatten mit eingebetteten (Leistungs-)Halbleiterbauelementen, insb. in Form von eingebetteten Nacktchips, gewinnen dank deren diversen Vorteilen, wie z. B. höherer Packungsdichte, reduzierter Leiterplattengröße, verkürzter Signalwege, etc., zunehmend an Bedeutung. Derartige Leiterplatten werden immer häufiger im Bereich der Leistungselektronik, also in leistungselektrischen Vorrichtungen, insb. in leistungselektrischen Stromrichtern, wie z. B. Leistungsinvertern, Leistungskonvertern oder Leistungsgleichspannungswandlern, speziell elektrisch angetriebener Kraftfahrzeuge, angewendet.
  • Wie bei fast allen technischen Vorrichtungen besteht für die genannten leistungselektrischen Vorrichtungen mit (gedruckten) Leiterplatten die allgemeine Anforderung, diese kostengünstig herzustellen.
  • Damit besteht die Aufgabe der vorliegenden Anmeldung darin, eine Möglichkeit bereitzustellen, mit der eine oben genannte (gedruckte) Leiterplatte kostengünstig hergestellt werden kann.
  • Beschreibung der Erfindung:
  • Diese Aufgabe wird durch Gegenstände der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • Gemäß einem ersten Aspekt der Erfindung wird eine (gedruckte) Leiterplatte mit mindestens einem eingebetteten (Leistungs-)Halbleiterbauelement bereitgestellt, die speziell im Bereich der Leistungselektronik, wie z. B. in einem Inverter, einem Konverter oder einem Gleichspannungswandler, insb. eines elektrisch angetriebenen Kraftfahrzeugs, ihre Anwendung findet.
  • Die Leiterplatte weist einen Leadframe auf, der zur Herstellung elektrischer Verbindung zu dem Halbleiterbauelement und ggfs. zur Abführung von Abwärme dient, die von dem Halbleiterbauelement erzeugt wird. Der Leadframe weist auf einer ersten, flächig ausgedehnt ausgeführten Oberfläche einen Kontaktbereich auf.
  • Die Leiterplatte weist ferner mindestens ein Halbleiterbauelement auf, das auf dem Kontaktbereich aufliegt und mit dem Leadframe körperlich und elektrisch verbunden ist.
  • Die Leiterplatte weist zudem elektrisch isolierendes Leiterplattenträgermaterial auf. Das Leiterplattenträgermaterial liegt direkt auf dem Halbleiterbauelement und dem Leadframe auf und bildet somit eine elektrische Isolierschicht für das Halbleiterbauelement und den Leadframe. Das Leiterplattenträgermaterial ist insbesondere eine Schicht der Leiterplatte, die als eine steife Schicht ausgebildet ist. Das Leiterplattenträgermaterial bildet eine Trägerschicht der Leiterplatte. Die Leiterplatte ist als steife Leiterplatte ausgebildet und insbesondere nicht als flexible Leiterplatte. Das elektrisch isolierende Leiterplattenträgermaterial trägt zur Tragfähigkeit der Leiterplatte bei. Das Leiterplattenträgermaterial ist insbesondere ein zur Leiterplattenherstellung geeignetes Isoliermaterial.
  • Der Kontaktbereich des Leadframes liegt in der gleichen Ebene wie der Restbereich der ersten Oberfläche des Leadframes, der Restbereich sich seitlich des Kontaktbereichs bzw. um den Kontaktbereich herum befindet. Dadurch liegt das Halbleiterbauelement gegenüber der ersten Oberfläche vorstehend auf dem Kontaktbereich auf.
  • Eine (gedruckte) Leiterplatte (auf Englisch „Printed Circuit Board, PCB“) ist ein Träger für elektronische Bauteile. Sie dient der mechanischen Befestigung der Bauteile und stellt elektrische Verbindungen zwischen den Bauelementen und von den Bauelementen zu externen elektrischen Komponenten.
  • Die Leiterplatte weist ein elektrisch isolierendes Trägermaterial auf bzw. besteht überwiegend aus diesem Trägermaterial, in oder auf dem Leiterbahnen aus einem elektrisch leitenden Material, wie z. B. Kupfer oder einer Kupferlegierung, angeordnet sind. Als das isolierende Material wird bspw. faserverstärkter Kunststoff, wie z. B. Epoxidharz und/oder Prepreg (bzw. vorimprägnierte Fasern, auf Englisch „preimpregnated fibers“), verwendet. Dabei ist das Trägermaterial das Basismaterial der Leiterplatte, das den Basisträger der Leiterplatte bildet und somit der Leiterplatte die erforderliche mechanische Steifigkeit verleiht. Vorzugsweise hat das Leiterplattenträgermaterial ein Elastizitätsmodul, das deutlich höher ist als das von Silikon oder Kautschuk. Beispielsweise hat das Leiterplattenträgermaterial ein Elastizitätsmodul von mindestens 0,1 GPa, insbesondere von mindestens 0,4 GPa, 1 GPa oder 5 GPa. Insbesondere eine aufgegossene Silikonschicht zur elektrischen Isolation fällt somit nicht unter das elektrisch isolierende Leiterplattenträgermaterial der Leiterplatte.
  • Das Leiterplattenträgermaterial kann beispielsweise Kunststoff, insbesondere faserverstärkter Kunststoff, Epoxidharz, faserverstärktes Epoxidharz und/oder Prepreg sein. Einige Beispiele für das elektrisch isolierende Leiterplattenträgermaterial sind Polyarylat, Polycarbonat, Epoxidharz, Polysulfon, Bismaleimid, Cyanatester, Polyethersulfon, Bismaleimide (BMI), Triazinharz, Polyphenylenether (PPE-Harz), Polyethylen, Polytetrafluorethylen, duroplastisches Harz, thermoplastisches Harz oder Mischungen hiervon. Das Leiterplattenträgermaterial ist insbesondere faserverstärkt. Die hier genannten Harze sind vorzugsweise Kunstharze.
  • Eine Leiterplatte mit einem eingebetteten (Leistungs-)Halbleiterbauelement ist eine Leiterplatte mit mindestens einer innenliegenden Lage, insb. eine Multilayer-Leiterplatte, wobei auf bzw. in dieser innenliegenden Lage mindestens ein (Leistungs-)Halbleiterbauelement eingebettet ist.
  • Ein Leadframe bzw. ein elektrischer Anschlussrahmen ist ein als Blech ausgebildetes Metallsubstrat bspw. aus Aluminium, einer Aluminiumlegierung, Kupfer oder einer Kupferlegierung und weist eine flächig ausgedehnt ausgeführte Oberfläche auf. Der Leadframe bildet einen Teil der innenliegenden Lage der Leiterplatte und stellt elektrische Verbindung zu dem in die Leiterplatte eingebetteten Halbleiterbauelement. Hierzu ist der Leadframe in der Regel über einen flächig ausgedehnt ausgeführten Kontaktbereich mit dem Halbleiterbauelement flächig ausgedehnt kontaktiert. Durch die ausgedehnte Oberfläche und die flächig ausgedehnte Kontaktierung kann der Leadframe zudem die Verlustabwärme des Halbleiterbauelement effektiv spreizen und abführen. Dadurch trägt der Leadframe auch effizienter Kühlung des Halbleiterbauelements bei.
  • Der Leadframe bildet mit dem genannten Leiterplattenträgermaterial gemeinsam die Leiterplatte. Wie das Leiterplattenträgermaterial verleiht der Leadframe der Leiterplatte die erforderliche mechanische Steifigkeit. Mit anderen Worten: die mechanische Steifigkeit bzw. Stabilität der Leiterplatte werden überwiegend, insb. ausschließlich, durch den Leadframe und das Leiterplattenträgermaterial hergestellt.
  • Das (Leistungs-)Halbleiterbauelement ist bspw. in Form von einem Chip, insb. in Form von einem Nacktchip, ausgeführt und weist eine Oberflächenkontaktierung auf, über die das Halbleiterbauelement auf dem Leadframe bzw. auf dessen Kontaktbereich aufliegt und mit dem Leadframe bzw. dessen Kontaktbereich über eine flächig ausgedehnte Kontaktfläche körperlich, elektrisch wie thermisch verbunden ist.
  • Das Leiterplattenträgermaterial ist das zuvor erwähnte elektrisch isolierende Trägermaterial bzw. das Basismaterial der Leiterplatte, aus dem die Leiterplatte überwiegend besteht. Das Leiterplattenträgermaterial besteht vorzugweise wiederum überwiegend aus faserverstärktem Kunststoff, wie z. B. Epoxidharz und/oder Prepreg. Dabei ist das Leiterplattenträgermaterial keine bloße Moldmasse oder kein bloßes Abdeckmaterial wie z. B. Silikon-Gel, die bzw. das rein zur räumlichen oder elektrischen Isolation für Schaltungskomponenten vorgesehen ist, die auf bzw. in der Leiterplatte angeordnet sind. Vielmehr bildet das Leiterplattenträgermaterial die mechanisch tragende Basis, also den Basisträger, der Leiterplatte und verleiht der Leiterplatte für deren Transport, Montage oder sonstige Weiterbearbeitung erforderliche mechanische Steifigkeit, und zwar auch ohne den oben genannten Leadframe. Mit dem Leadframe bildet das Leiterplattenträgermaterial jedoch gemeinsam die mechanische Basis der Leiterplatte mit entsprechender mechanischer Steifigkeit bzw. Stabilität.
  • Außerdem trägt das Leiterplattenträgermaterial Leiterbahnen und Schaltungskomponenten der Leiterplatte, einschließlich dem oben genannten Halbleiterbauelement, schützt diese vor mechanischen Beschädigungen, wie z. B. vor Beschädigungen durch Verbiegung.
  • Das Leiterplattenträgermaterial liegt unmittelbar auf dem Halbleiterbauelement und dem Leadframe auf und bedeckt das Halbleiterbauelement und den Leadframe. Dabei schützt das Leiterplattenträgermaterial das Halbleiterbauelement und den Leadframe vor äußeren mechanischen Einflüssen und verleiht dem Halbleiterbauelement und dem Leadframe zusätzliche mechanische Stabilität. Darüber hinaus bildet das Leiterplattenträgermaterial eine elektrische Isolierschicht, die das Halbleiterbauelement und den Leadframe von der Umgebung elektrisch isoliert.
  • Durch dessen Einbaulage zwischen dem die Leiterplatte bildenden Leadframe und dem die Leiterplatte bildenden Leiterplattenträgermaterial ist das Halbleiterbauelement in die Leiterplatte eingebettet.
  • Dabei liegt das Halbleiterbauelement auf dem Kontaktbereich einer ersten Oberfläche des Leadframes auf, der in der gleichen Ebene liegt wie der Restbereich der ersten Oberfläche, der sich seitlich des Kontaktbereichs befindet. Dadurch liegt das Halbleiterbauelement gegenüber der ersten Oberfläche vorstehend auf dem Kontaktbereich auf und ragt somit gegenüber den Leadframe in die Höhe. Mit anderen Worten: das Halbleiterbauelement wird nicht wie bei der „Embedded Technologie“ übrig in eine extra für das Halbleiterbauelement vorgesehene Kavität (Vertiefung) des Leadframes „eingesenkt“, sondern auf eine Ebene aufgelegt, auf der sowohl der Kontaktbereich als auch der Restbereich außerhalb des Kontaktbereichs der ersten Oberfläche des Leadframes liegen.
  • Durch derartige Anordnung des Halbleiterbauelements werden zusätzliche Fertigungsschritte zur Bildung der Kavität bei dem Leadframe und damit gebundenen Herstellungsaufwand und -kosten der Leiterplatte vermieden. Dadurch kann die Leiterplatte einfacher und kostengünstig hergestellt werden.
  • Insb. wird für die genannte Leiterplatte ein Leadframe ohne Kavität verwendet.
  • Der durch die vorstehende Anordnung des Halbleiterbauelements entstandene Höhenunterschied zwischen dem Halbleiterbauelement und der ersten Oberfläche des Leadframes wird bspw. durch das Leiterplattenträgermaterial ausgeglichen.
  • Bspw. gleicht das Leiterplattenträgermaterial dabei durch Verfließen in den Restbereich der ersten Oberfläche um den Kontaktbereich den Höhenunterschied zwischen dem Halbleiterbauelement und der ersten Oberfläche aus.
  • Bspw. enthält das Leiterplattenträgermaterial Epoxidharz oder Prepreg oder besteht das Leiterplattenträgermaterial überwiegend aus dem Epoxidharz oder dem Prepreg.
  • Bspw. ist das Halbleiterbauelement unmittelbar auf dem Kontaktbereich aufgelötet, aufgesintert, aufgeschweißt oder mittels eines elektrisch leitenden Klebers aufgeklebt. Damit ist das Halbleiterbauelement lediglich über eine Löt- oder Sinterverbindungsschicht oder eine vergleichbare direkte elektrisch leitende Verbindungsschicht, wie etwa eine Schweißverbindungsschicht oder eine Klebeschicht, mit dem Kontaktbereich körperlich wie elektrisch verbunden, die insbesondere vom Halbleiterbauelement bis zum Kontaktbereich reicht.
  • Bspw. ist das Halbleiterbauelement ein Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein Bipolartransistor mit isolierter Gate-Elektrode oder ein Halbleiterbauelement aus Siliciumcarbid (SiC).
  • Bspw. weist die Leiterplatte ferner mindestens eine Leiterbahn auf, die auf einer zweiten, von dem Leadframe abgewandten Oberfläche der aus dem Leiterplattenträgermaterial gebildeten Isolierschicht ausgeführt ist.
  • Bspw. weist die Leiterplatte ferner mindestens ein weiteres (leistungs-)elektrisches bzw. (leistungs-)elektronisches Bauelement auf, das mit der Leiterbahn (LB) elektrisch verbunden ist.
  • Bspw. ist das weitere Bauelement auf der zweiten Oberfläche angeordnet.
  • Bspw. ist das weitere Bauelement ein passives oder ein aktives Bauelement.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Herstellen einer (gedruckten) Leiterplatte mit mindestens einem eingebetteten Halbleiterbauelement, insb. in Form von einem Nacktchip, bereitgestellt.
  • Gemäß dem Verfahren wird ein Leadframe, nämlich ein als Blech ausgebildetes Metallsubstrat, bereitgestellt, der auf einer ersten, flächig ausgedehnt ausgeführten Oberfläche einen Kontaktbereich aufweist.
  • Auf den Leadframe wird das mindestens eine Halbleiterbauelements (mit einer Oberflächenkontaktierung) angeordnet, wobei das Halbleiterbauelement (über die Oberflächenkontaktierung) auf den Kontaktbereich aufgelegt wird und (unmittelbar bzw. lediglich über eine elektrisch leitende Verbindungsschicht) mit dem Kontaktbereich und somit dem Leadframe körperlich und elektrisch verbunden wird.
  • Das Halbleiterbauelement und der Leadframe werden mit einem Leiterplattenträgermaterial bedeckt, das faserverstärkten Kunststoff und/oder Epoxidharz und/oder Prepreg aufweist und eine elektrische Isolierschicht für das Halbleiterbauelement und den Leadframe bildet. Dabei wird das Leiterplattenträgermaterial direkt auf den Leadframe und das Halbleiterbauelement aufgebracht, sodass der Leadframe und das Halbleiterbauelement unmittelbar mit dem Leiterplattenträgermaterial körperlich kontaktiert sind.
  • Dabei wird der Leadframe derart geformt, dass der Kontaktbereich, auf dem das Halbleiterbauelement befestigt wird, in der gleichen Ebene liegt wie der Restbereich der ersten Oberfläche (des Leadframes), der sich seitlich des Kontaktbereichs bzw. um den Kontaktbereich herum befindet, sodass das Halbleiterbauelement gegenüber der ersten Oberfläche und somit gegenüber dem Leadframe vorstehend auf dem Kontaktbereich aufliegt.
  • Der Höhenunterschied zwischen dem Halbleiterbauelement und der ersten Oberfläche bzw. dem Leadframe wird bspw. mit dem Leiterplattenträgermaterial ausgeglichen.
  • Bspw. wird der genannte Höhenunterschied durch Verfließen des Leiterplattenträgermaterials in den Restbereich der ersten Oberfläche um den Kontaktbereich ausgeglichen.
  • Bspw. wird das Halbleiterbauelement unmittelbar (bzw. lediglich über eine elektrisch leitende Verbindungsschicht, wie z. B. eine Löt- oder Sinterverbindungsschicht) auf den Kontaktbereich aufgelötet oder aufgesintert.
  • Bspw. wird der Leadframe aus einem Blech aus einem Metallsubstrat, wie z. B. einem Kupferblech oder einem Kupferlegierungsblech, durch Stanzen oder durch Schneiden oder durch Laserstrahlschneiden hergestellt.
  • Beschreibung der Zeichnung:
  • Im Folgenden wird eine beispielhafte Ausführungsform der Erfindung Bezug nehmend auf die beiliegende Zeichnung näher erläutert. Dabei zeigt 1 in einer schematischen Querschnittdarstellung eine gedruckte Leiterplatte LP mit einem eingebetteten Halbleiterbauelement HB gemäß der beispielhaften Ausführungsform.
  • Die Leiterplatte LP besteht überwiegend aus einem elektrisch isolierenden Leiterplattenträgermaterial, das wiederum Epoxidharz in einem großen Anteil enthält. Das Leiterplattenträgermaterial bildet die tragende Basis der Leiterplatte und verleiht der Leiterplatte LP die für deren Funktion erforderliche mechanische Steifigkeit bzw. Stabilität. Das Leiterplattenträgermaterial bildet zudem Isolierschichten IS für die elektrische Schaltung der Leiterplatte LP.
  • Die Leiterplatte LP weist einen Leadframe LF bzw. einen elektrischen Anschlussrahmen auf, der als ein Kupferblech, insb. ohne Vertiefung bzw. Kavität, gebildet ist. Der Leadframe LF weist eine erste, flächig ausgedehnte ebene Oberfläche OF1 auf, die einen Kontaktbereich KB zur Bestückung mit einem nachfolgend zu beschreibenden Halbleiterbauelement HB und einen Restbereich RB aufweist, der sich seitlich des Kontaktbereichs KB bzw. um den Kontaktbereich KB herum befindet. Dabei liegend der Kontaktbereich KB und der Restbereich RB auf einer Ebene.
  • Die Leiterplatte LP weist ferner das zuvor genannte Halbleiterbauelement HB, bspw. einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) oder einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), in Form von einem Nacktchip auf, dass eine Oberflächenkontaktierung also eine flächig ausgedehnt ausgeführte Kontaktierung auf einer Oberfläche aufweist. Das Halbleiterbauelement HB liegt über die Oberflächenkontaktierung auf dem Kontaktbereich KB auf und ist über eine Sinterverbindung SV mit dem Kontaktbereich KB und somit auch mit dem Leadframe LF körperlich, elektrisch wie thermisch verbunden. Dabei reicht die Sinterverbindung SV von dem Halbleiterbauelement HB bis zu dem Kontaktbereich KB und bildet eine flächig ausgedehnte Verbindung zwischen dem Halbleiterbauelement HB und dem Kontaktbereich KB. Dadurch, dass der Kontaktbereich KB und der Restbereich RB auf einer Ebene liegen, ragt das Halbleiterbauelement HB über die erste Oberfläche OF1 hervor.
  • Freiliegende Oberflächen des Leadframes LF und des Halbleiterbauelements HB, die den Restbereich RB der ersten Oberfläche OF1 des Leadframes LF und eine von dem Leadframe LF abgewandte Oberfläche des Halbleiterbauelements HB umfassen, sind mit dem oben beschriebenen Leiterplattenträgermaterial bedeckt. Dabei liegt das Leiterplattenträgermaterial unmittelbar auf den oben genannten Oberflächen auf und bildet somit eine elektrische Isolierschicht IS für den Leadframe LF und das Halbleiterbauelement HB. Ferner füllt das Leiterplattenträgermaterial den Raum über dem Restbereich RB auf und gleicht somit den Höhenunterschied zwischen dem Halbleiterbauelement HB und dem Leadframe LF bzw. dem Restbereich RB der ersten Oberfläche OF1 des Leadframes LF aus. Entsprechend ist das Halbleiterbauelement HB zwischen dem Leadframe und der Isolierschicht IS eingebettet. Auf einer von dem Leadframe LF bzw. dem Halbleiterbauelement HB abgewandten Seite weist die Isolierschicht IS eine zweite, ebene Oberfläche OF2 auf, die eine Bestückungsoberfläche der Leiterplatte LP bildet.
  • Die Leiterplatte LP weist ferner Leiterbahnen LB auf, die auf der zweiten Oberfläche OF2 ausgeführt sind. Dabei sind die Leiterbahnen LB als allgemein bekannte Leiterbahnen aus einer dünnen Schicht Kupfer ausgeführt. Eine der Leiterbahnen LB ist über Durchkontaktierungen DK, insb. über Mikrovias, mit dem eingebetteten Halbleiterbauelement HB bzw. mit dessen weitere Oberflächenkontaktierung elektrisch verbunden.
  • Die Leiterplatte LP weist ferner weitere elektrische bzw. elektronische Bauelemente BE auf, die bspw. als aktive oder passive Bauelemente ausgeführt sind und ebenfalls auf der zweiten Oberfläche OF2 angeordnet bzw. aufgelötet sind. Einige der Bauelemente BE sind über die Leiterbahnen LB mit dem eingebetteten Halbleiterbauelement HB elektrisch verbunden.
  • Die oben beschriebe Leiterplatte LP findet in verschiedenen (leistungs-)elektrischen Vorrichtungen, wie z. B. Leistungsmodulen von Invertern, Konvertern, oder Gleichspannungswandlers, insb. im Automobilbereich, ihre Anwendung.
  • Die Herstellung der oben beschriebenen Leiterplatte LP erfolgt unter anderem wie folgt:
    • Zunächst wird ein Leadframe LF aus einem Kupferblech durch Laserstrahlschneiden hergestellt. Dabei wird der Leadframe LF derart geformt, dass dieser eine erste, ebene Oberfläche OF1 ohne Kavität aufweist.
  • Ferner wird ein Halbleiterbauelement HB als ein Nacktchip bereitgestellt. Das Halbleiterbauelement HB wird auf einen ebenen Kontaktbereich KB der ersten Oberfläche OF1 aufgelegt, der auf gleicher Ebene liegt wie der Restbereich RB der ersten Oberfläche OF1, der sich um den Kontaktbereich KB herum befindet. Dabei wird das Halbleiterbauelement HB auf den Kontaktbereich KB aufgesintert. Die dadurch entstandene Sinterverbindungsschicht SV verbindet das Halbleiterbauelement HB direkt mit dem Leadframe LF körperlich, elektrisch wie thermisch. Dadurch, dass das Halbleiterbauelement HB auf der ebenen, ersten Oberfläche OF1 ohne Kavität aufliegt, ragt das Halbleiterbauelement HB über die erste Oberfläche OF1 hervor.
  • Anschließend wird auf das Halbleiterbauelement HB und den Leadframe LF ein Leiterplattenträgermaterial aufgegossen, das faserverstärkten epoxidharzhaltigen Kunststoff enthält. Dabei verfließt das Leiterplattenträgermaterial in den Raum über dem Restbereich RB und füllt diesen Raum auf. Dadurch gleicht das Leiterplattenträgermaterial den Höhenunterschied zwischen dem Halbleiterbauelement HB und dem Leadframe LF aus.
  • Nach dem Erhärten bildet das Leiterplattenträgermaterial eine elektrische Isolierschicht IS, die unmittelbar auf dem Halbleiterbauelement HB und dem Leadframe LF aufliegt. Eine zweite, von dem Halbleiterbauelement HB und dem Leadframe LF abgewandte Oberfläche OF2 der Isolierschicht IS bildet eine Bestückungsfläche der Leiterplatte LP.
  • Während des Aufgussvorgangs des Leiterplattenträgermaterials oder nach dem Erhärten des Leiterplattenträgermaterials werden in dem Leiterplattenträgermaterial Durchkontaktierungen DK bzw. Mikrovias, als kupfergefüllte Sacklöcher geformt, die sich entsprechend schaltungs- bzw. anwendungsspezifischer Ausführung der Leiterplatte LP von der zweiten Oberfläche OF2 bis zu dem Halbleiterbauelement HB erstrecken und mit dem Halbleiterbauelement HB körperlich wie elektrisch kontaktiert werden.
  • Auf der zweiten Oberfläche OF2 werden Leiterbahnen LB aus einer dünnen Schicht Kupfer in einer allgemein bekannten Weise, wie z. B. durch ein Beschichtungs- und Ätzverfahren, gebildet. Ferner werden weitere elektrische Bauelemente BE auf die zweite Oberfläche OF2 entsprechend der schaltungs- bzw. anwendungsspezifischen Ausführung der Leiterplatte LP aufgelötet und mit den Leiterbahnen elektrisch verbunden. Dabei werden einige der Leiterbahnen LB der schaltungs- bzw. anwendungsspezifischen Ausführung der Leiterplatte LP entsprechend derart geformt, dass diese einige bestimmte Bauelemente BE mit den Durchkontaktierungen DK und somit mit dem Halbleiterbauelement HB elektrisch verbinden.

Claims (10)

  1. Leiterplatte (LP) mit einem eingebetteten Halbleiterbauelement (HB), aufweisend: - einen Leadframe (LF), der auf einer ersten Oberfläche (OF1) einen Kontaktbereich (KB) aufweist; - das Halbleiterbauelement (HB), das auf dem Kontaktbereich (KB) aufliegt und mit dem Leadframe (LF) körperlich und elektrisch verbunden ist; - ein elektrisch isolierendes Leiterplattenträgermaterial; - wobei das Leiterplattenträgermaterial direkt auf dem Halbleiterbauelement (HB) und dem Leadframe (LF) aufliegt und somit eine elektrische Isolierschicht (IS) für das Halbleiterbauelement (HB) und den Leadframe (LF) bildet; - wobei der Kontaktbereich (KB) in der gleichen Ebene liegt wie der Restbereich (RB) der ersten Oberfläche (OF1), der sich seitlich des Kontaktbereichs (KB) befindet, sodass das Halbleiterbauelement (HB) gegenüber der ersten Oberfläche (OF1) vorstehend auf dem Kontaktbereich (KB) aufliegt.
  2. Leiterplatte (LP) nach Anspruch 1, wobei das Leiterplattenträgermaterial den Höhenunterschied zwischen dem Halbleiterbauelement (HB) und der ersten Oberfläche (OF1) ausgleicht.
  3. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei das Leiterplattenträgermaterial durch Verfließen in den Restbereich (RB) der ersten Oberfläche (OF1) um den Kontaktbereich (KB) den Höhenunterschied zwischen dem Halbleiterbauelement (HB) und der ersten Oberfläche (OF1) ausgleicht.
  4. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei das Halbleiterbauelement (HB) über eine Lötverbindung oder eine Sinterverbindung (SV) mit dem Kontaktbereich (KB) verbunden ist.
  5. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei das Halbleiterbauelement (HB) ein Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein Bipolartransistor mit isolierter Gate-Elektrode oder ein Siliciumcarbid-Halbleiterbauelement ist.
  6. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei die Leiterplatte (LP) ferner eine Leiterbahn (LB) aufweist, die auf einer zweiten, von dem Leadframe (LF) abgewandten Oberfläche (OF2) der Isolierschicht (IS) ausgeführt ist.
  7. Leiterplatte (LP) nach Anspruch 6, wobei die Leiterplatte (LP) ferner ein elektrisches Bauelement (BE) aufweist, das mit der Leiterbahn (LB) elektrisch verbunden ist.
  8. Leiterplatte (LP) nach Anspruch 7, wobei das Bauelement (BE) auf der zweiten Oberfläche (OF2) angeordnet ist.
  9. Leiterplatte (LP) nach Anspruch 7 oder 8, wobei das Bauelement (BE) ein passives oder ein aktives Bauelement ist.
  10. Verfahren zum Herstellen einer Leiterplatte (LP) mit einem eingebetteten Halbleiterbauelement (HB), mit folgenden Schritten: - Bereitstellen eines Leadframes (LF) mit einem Kontaktbereich (KB) auf einer Oberfläche (OF1) des Leadframes (LF); - Anordnen des Halbleiterbauelements (HB) auf den Leadframe (LF), wobei das Halbleiterbauelement (HB) auf den Kontaktbereich (KB) aufgelegt wird und mit dem Leadframe (LF) körperlich und elektrisch verbunden wird; - Bedecken des Halbleiterbauelements (HB) und des Leadframes (LF) mit einem Leiterplattenträgermaterial, wobei das Leiterplattenträgermaterial direkt auf den Leadframe (LF) und das Halbleiterbauelement (HB) aufgebracht wird, wobei das Leiterplattenträgermaterial eine elektrische Isolierschicht (IS) für das Halbleiterbauelement (HB) und den Leadframe (LF) bildet; - wobei der Leadframe (LF) derart geformt wird, dass der Kontaktbereich (KB), auf dem das Halbleiterbauelement (HB) befestigt wird, in der gleichen Ebene liegt wie der Restbereich (RB) der ersten Oberfläche (OF1), der sich seitlich des Kontaktbereichs (KB) befindet, sodass das Halbleiterbauelement (HB) gegenüber der ersten Oberfläche (OF1) vorstehend auf dem Kontaktbereich (KB) aufliegt.
DE102020207279.5A 2020-06-10 2020-06-10 Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte Ceased DE102020207279A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102020207279.5A DE102020207279A1 (de) 2020-06-10 2020-06-10 Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte
PCT/EP2021/065398 WO2021250063A2 (de) 2020-06-10 2021-06-09 Leiterplatte mit einem eingebetteten halbleiterbauelement, verfahren zum herstellen einer leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020207279.5A DE102020207279A1 (de) 2020-06-10 2020-06-10 Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte

Publications (1)

Publication Number Publication Date
DE102020207279A1 true DE102020207279A1 (de) 2021-12-16

Family

ID=76444400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020207279.5A Ceased DE102020207279A1 (de) 2020-06-10 2020-06-10 Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte

Country Status (2)

Country Link
DE (1) DE102020207279A1 (de)
WO (1) WO2021250063A2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE102013200652A1 (de) 2013-01-17 2014-07-17 Continental Automotive Gmbh Vorrichtung zum Schalten hoher Ströme
WO2014202282A1 (de) 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE102013200652A1 (de) 2013-01-17 2014-07-17 Continental Automotive Gmbh Vorrichtung zum Schalten hoher Ströme
WO2014202282A1 (de) 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte

Also Published As

Publication number Publication date
WO2021250063A2 (de) 2021-12-16
WO2021250063A3 (de) 2022-02-17

Similar Documents

Publication Publication Date Title
DE69528335T2 (de) Leiterrahmen mit Stufen, Halbleiterbaulelement und Herstellungsmethode
DE19617055C1 (de) Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE19926756A1 (de) Elektronische Schaltkreisvorrichtung und Verfahren zum Herstellen derselben
WO2014094754A1 (de) Elektronikmodul mit einer mit kunststoff umhüllten elektronische schaltung und verfahren zu dessen herstellung
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE102015120745B4 (de) Chip-Schutzumhüllung und -verfahren
DE3837975A1 (de) Elektronisches steuergeraet
WO2008009524A1 (de) Elektronikanordnung
DE102006025531A1 (de) Stromrichtermodul
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
WO2006024626A2 (de) Elektrische baugruppe
EP3222125B1 (de) Getriebesteuermodul für den einsatz in einem kontaminierenden medium und verfahren zur herstellung eines solchen getriebesteuermodules
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102008039921B4 (de) Verfahren zur Herstellung eines elektronischen Geräts mit diskretem Bauelement
DE102019203362B4 (de) Baugruppenintegriertes system (sip) und herstellungsverfahren
DE112016006751B4 (de) Leistungshalbleitermodul, Leistungsumsetzungsvorrichtung, die es verwendet, und Verfahren zum Herstellen der Leistungsumsetzungsvorrichtung
DE102016123129A1 (de) Elektronische Komponente und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GERMANY GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GERMANY GMBH, 30165 HANNOVER, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final