KR100919413B1 - 함몰형 패턴을 구비하는 기판 및 그 제조 방법 - Google Patents

함몰형 패턴을 구비하는 기판 및 그 제조 방법

Info

Publication number
KR100919413B1
KR100919413B1 KR1020070134277A KR20070134277A KR100919413B1 KR 100919413 B1 KR100919413 B1 KR 100919413B1 KR 1020070134277 A KR1020070134277 A KR 1020070134277A KR 20070134277 A KR20070134277 A KR 20070134277A KR 100919413 B1 KR100919413 B1 KR 100919413B1
Authority
KR
South Korea
Prior art keywords
pattern
electrically conductive
conductive layer
substrate
recessed
Prior art date
Application number
KR1020070134277A
Other languages
English (en)
Other versions
KR20090066641A (ko
Inventor
이영남
남원우
김상민
Original Assignee
(주) 휴브글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 휴브글로벌 filed Critical (주) 휴브글로벌
Priority to KR1020070134277A priority Critical patent/KR100919413B1/ko
Publication of KR20090066641A publication Critical patent/KR20090066641A/ko
Application granted granted Critical
Publication of KR100919413B1 publication Critical patent/KR100919413B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 패턴이 형성된 기판 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 기판 제조 방법은, 전기 전도층의 표면에 원하는 패턴이 돌출되어 형성되도록 상기 전기 전도층의 표면의 일부를 제거하는 단계, 상기 전기 전도층의 표면으로부터 돌출된 패턴이 전기 절연층에 함몰되도록 상기 전기 전도층을 상기 전기 절연층과 라미네이션(lamination)하는 단계, 그리고 상기 전기 전도층 중 상기 전기 절연층에 함몰된 패턴을 제외한 부분을 제거하는 단계를 포함한다. 패턴이 전기 절연층에 함몰된 상태로 형성됨으로써, 기판 처리 공정에서 발생할 수 있는 패턴의 손상이 방지될 수 있을 뿐만 아니라 기판의 두께가 줄어들 수 있다.

Description

함몰형 패턴을 구비하는 기판 및 그 제조 방법{SUBSTRATE WITH BURIED PATTERN AND MANUFACTURING METHOD THEREOF}
본 발명은 패턴이 형성된 기판 및 그 제조 방법에 관한 것이다. 보다 상세하게, 본 발명은 함몰형 패턴이 형성된 기판 및 그 제조 방법에 관한 것이다.
인쇄회로기판(PCB, Printed Circuit Board)과 같은 기판은 컴퓨터, 디스플레이 장치 등 다양한 전자 제품의 부품으로 사용되고 있다. 전자 제품의 기능이 다양화됨에 따라 기판에 형성되는 패턴도 복잡해지고 있는 추세이다.
종래에 기판에 패턴을 형성하는 여러 가지 방법이 알려져 있다. 예를 들어, 동박적층판(CCL, Copper Clad Laminate)에 포토레지스트 필름을 도포한 후에 노광 및 현상 공정으로 포토레지스트 필름과 동박을 원하는 패턴으로 식각함으로써 원하는 패턴이 형성된 기판을 제조한다. 다른 예를 들면, 기판에 레지스트를 도포한 후에 스탬프를 이용하여 레지스트에 음각 패턴을 형성하고, 이 음각 패턴에 경화제를 도포한 후에 노출된 레지스트를 에칭함으로써, 원하는 패턴이 형성된 기판을 제조한다.
이러한 종래의 패턴 형성 방법에 의해 형성된 패턴은 기판의 표면으로부터 돌출된다. 돌출된 패턴은 여러 기판 처리 공정에서 사이드 에칭(side etching), 언더컷(undercut), 소실 등에 의해 손상될 수 있다. 또한, 패턴이 돌출됨으로써 기판의 두께를 줄이는데 한계가 있다.
본 발명은 전술한 바와 같은 문제점들을 해결하기 위해 창출된 것으로서, 본 발명이 해결하고자 하는 과제는 기판 처리 공정에서 발생할 수 있는 패턴의 손상을 방지할 수 있고 두께가 얇은 기판 및 그 제조 방법을 제공하는 것이다.
상기한 과제를 달성하기 위한 본 발명의 한 실시예에 따른 기판 제조 방법은, 전기 전도층의 표면에 원하는 패턴이 돌출되어 형성되도록 상기 전기 전도층의 표면의 일부를 제거하는 단계, 상기 전기 전도층의 표면으로부터 돌출된 패턴이 전기 절연층에 함몰되도록 상기 전기 전도층을 상기 전기 절연층과 라미네이션(lamination)하는 단계, 그리고 상기 전기 전도층 중 상기 전기 절연층에 함몰된 패턴을 제외한 부분을 제거하는 단계를 포함한다.
상기 전기 전도층의 표면의 일부를 제거하는 단계는, 상기 전기 전도층의 표면에 포토레지스트층을 형성하는 단계, 상기 원하는 패턴에 대응하여 선택적으로 오픈된 사이트를 상기 포토레지스트층에 형성하는 단계, 상기 전기 전도층 중 상기 오픈된 사이트에 해당하는 부분을 에칭하여 상기 돌출된 패턴을 형성하는 단계, 그리고 상기 포토레지스트층을 제거하는 단계를 포함할 수 있다.
상기 함몰된 패턴을 제외한 부분을 제거하는 단계는 에칭 또는 필링(peeling)에 의해 수행될 수 있다.
본 발명의 실시예에 따른 기판은 상기한 본 발명의 실시예에 따른 기판 제조 방법 중 어느 하나에 의해 제조될 수 있다.
본 발명의 실시예에 따른 기판은 전기 절연층 그리고 상기 전기 절연층에 함몰된 상태로 형성되는 패턴을 포함한다.
본 발명에 의하면, 패턴이 전기 절연층에 함몰된 상태로 형성됨으로써, 기판 처리 공정에서 발생할 수 있는 패턴의 손상이 방지될 수 있을 뿐만 아니라 기판의 두께가 줄어들 수 있다.
도 1은 본 발명의 실시예에 따른 기판 제조 방법 중 돌출 패턴이 형성된 전기 전도층을 형성하는 과정을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 기판 제조 방법을 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11: 전기 전도층 13: 패턴
15: 포토레지스트층 17: 전기 절연층
이하에서 본 발명의 실시예를 첨부된 도면을 참조로 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 기판 제조 방법 중 돌출 패턴이 형성된 전기 전도층을 형성하는 과정을 보여주는 도면이고, 도 2는 본 발명의 실시예에 따른 기판 제조 방법을 보여주는 도면이다.
먼저, 도 1을 참조하여 본 발명의 실시예에 따른 기판 제조 방법 중 돌출 패턴이 형성된 전기 전도층을 형성하는 과정에 대해서 설명한다.
도 1에 도시된 바와 같이, 전기 전도층(11)의 표면에 원하는 패턴(13)이 돌출되어 형성되도록 전기 전도층(11)의 일부가 제거된다. 전기 전도층(11)은 전기 전도성을 가지는 임의의 재질로 형성될 수 있으며, 예를 들어 동(copper)으로 형성된 동박(copper foil)일 수 있다.
먼저, 도 1의 (a)에 도시된 바와 같이, 포토레지스트층(15)이 전기 전도층(11)의 표면에 형성된다. 예를 들어, 포토레지스트층(15)은 포토레지스트를 도포하여 형성될 수 있다.
그리고 나서, 도 1의 (b)에 도시된 바와 같이, 원하는 패턴(13)에 대응하여 선택적으로 오픈(open)된 사이트(site)가 형성된다. 즉, 포토레지스트층(15) 중 원하는 패턴이 위치하는 부분에 대응하는 부분은 남겨지고 원하는 패턴이 존재하지 않는 부분에 대응하는 부분은 제거되어 오픈된 사이트가 형성된다. 이때, 포토레지스트층(15)을 원하는 패턴에 따라 선택적으로 자외선 노광 및 현상을 수행하여 오픈된 사이트를 형성할 수 있다.
그리고 나서, 도 1의 (c)에 도시된 바와 같이, 전기 전도층(11) 중 오픈된 사이트에 해당하는 부분을 에칭함으로써 돌출된 패턴(13)이 형성된다. 이때, 포토레지스트층(15)의 두께 중 일부가 잔존하도록 에칭이 수행된다.
그리고 나서, 잔존하는 포토레지스트층(15)을 제거함으로써 도 1의 (d)에 도시된 바와 같이 전기 전도층(111)에 돌출된 패턴(13)이 형성된다.
이하에서, 도 1의 공정으로 생성된 전기 전도층(11)과 전기 절연층(17)을 이용하여 함몰된 패턴이 형성된 기판을 제조하는 공정에 대해 설명한다.
먼저, 도 2의 (a)에 도시된 바와 같이, 전기 전도층(11)의 표면으로부터 돌출된 패턴(13)이 전기 절연층(17)에 함몰되도록 전기 전도층(11)이 전기 절연층(17)과 라미네이션(lamination)된다.
그리고 나서, 전기 전도층(11) 중 전기 절연층(17)에 함몰된 패턴(13)을 제외한 부분(14)이 제거된다.
도 2의 (b)는 에칭(etching)에 의해 함몰된 패턴(13)을 제외한 부분을 제거하는 경우를 설명하기 위한 도면이고, 도 2의 (c)는 필링(peeling)에 의해 함몰된 패턴(13)을 제외한 부분을 제거하는 경우를 설명하기 위한 도면이다. 예를 들어, 도 2의 (b)에 도시된 바와 같이 외부로 노출된 전기 전도층(11)의 상면에 에칭액(21)을 분사하여 함몰된 패턴(13)을 제외한 부분을 제거할 수도 있고, 도 2의 (c)에 도시된 바와 같이 전기 전도층(11) 중 함몰된 패턴(13)을 제외한 부분(14)을 필링하여 제거할 수도 있다.
이에 따라 도 2의 (d)에 도시된 바와 같이 전기 절연층(17)에 원하는 함몰 패턴(13)이 형성되어 있는 기판이 제조될 수 있다.
이와 같은 본 발명의 실시예에 따른 기판 제조 방법에 의해 제조된 기판은 절연층(17)과 이에 함몰된 상태로 형성되는 패턴(13)을 포함한다.
이상에서 본 발명의 실시예를 설명하였으나, 본 발명의 권리범위는 이에 한정되지 아니하며 본 발명의 실시예로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 변경되어 균등한 것으로 인정되는 범위의 모든 변경 및 수정을 포함한다.

Claims (5)

  1. 전기 전도층의 표면에 원하는 패턴이 돌출되어 형성되도록 상기 전기 전도층의 표면의 일부를 제거하는 단계,
    상기 전기 전도층의 표면으로부터 돌출된 패턴이 전기 절연층에 함몰되도록 상기 전기 전도층을 상기 전기 절연층과 라미네이션(lamination)하는 단계, 그리고
    상기 전기 전도층 중 상기 전기 절연층에 함몰된 패턴을 제외한 부분을 제거하는 단계를 포함하는 기판 제조 방법.
  2. 제1항에서,
    상기 전기 전도층의 표면의 일부를 제거하는 단계는
    상기 전기 전도층의 표면에 포토레지스트층을 형성하는 단계,
    상기 원하는 패턴에 대응하여 선택적으로 오픈된 사이트를 상기 포토레지스트층에 형성하는 단계,
    상기 전기 전도층 중 상기 오픈된 사이트에 해당하는 부분을 에칭하여 상기 돌출된 패턴을 형성하는 단계, 그리고
    상기 포토레지스트층을 제거하는 단계를 포함하는 기판 제조 방법.
  3. 제1항에서,
    상기 함몰된 패턴을 제외한 부분을 제거하는 단계는 에칭 또는 필링(peeling)에 의해 수행되는 기판 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항의 방법에 따른 기판 제조 방법에 의해 제조된 기판.
  5. 삭제
KR1020070134277A 2007-12-20 2007-12-20 함몰형 패턴을 구비하는 기판 및 그 제조 방법 KR100919413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134277A KR100919413B1 (ko) 2007-12-20 2007-12-20 함몰형 패턴을 구비하는 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134277A KR100919413B1 (ko) 2007-12-20 2007-12-20 함몰형 패턴을 구비하는 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090066641A KR20090066641A (ko) 2009-06-24
KR100919413B1 true KR100919413B1 (ko) 2009-09-29

Family

ID=40994609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134277A KR100919413B1 (ko) 2007-12-20 2007-12-20 함몰형 패턴을 구비하는 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100919413B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195332B1 (ko) * 1995-12-29 1999-06-15 구본준 반도체 집적회로의 배선 형성방법
JP2000323838A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP2004014672A (ja) * 2002-06-05 2004-01-15 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
US7068519B2 (en) * 1997-11-25 2006-06-27 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195332B1 (ko) * 1995-12-29 1999-06-15 구본준 반도체 집적회로의 배선 형성방법
US7068519B2 (en) * 1997-11-25 2006-06-27 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method manufacturing the same
JP2000323838A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP2004014672A (ja) * 2002-06-05 2004-01-15 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法

Also Published As

Publication number Publication date
KR20090066641A (ko) 2009-06-24

Similar Documents

Publication Publication Date Title
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
JP5379281B2 (ja) プリント基板の製造方法
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2011154080A (ja) 透明基材両面へのパターン形成方法
KR100905574B1 (ko) 인쇄회로기판의 제조방법
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
JP2006310689A (ja) ダブルアクセス型可撓性回路基板の製造方法
KR100919413B1 (ko) 함몰형 패턴을 구비하는 기판 및 그 제조 방법
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
US8227175B2 (en) Method for smoothing printed circuit boards
KR101077430B1 (ko) 리지드-플렉시블 기판의 제조방법
CN110876239B (zh) 电路板及其制作方法
JP2015041770A (ja) 印刷回路基板および印刷回路基板の製造方法
JP2005347429A (ja) プリント基板の製造方法
KR100688708B1 (ko) 인쇄회로기판의 제조방법
KR100752023B1 (ko) 리지드-플렉서블 기판의 제조 방법
KR20100135603A (ko) 인쇄회로기판 및 그 제조방법
CN110650587A (zh) 柔性线路板及所述柔性线路板的制作方法
JP2009094330A (ja) 配線基板用基材及び配線基板用基材の製造方法
JP2006108352A (ja) 配線基板及びその製造方法
TWI268128B (en) PCB ultra-thin circuit forming method
TWI406613B (zh) Line formation method
KR101607821B1 (ko) 미세패턴 인쇄회로기판 제조방법
JP2002344120A (ja) 可撓性回路基板及びその製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150922

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 11