JP2006203110A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006203110A
JP2006203110A JP2005015305A JP2005015305A JP2006203110A JP 2006203110 A JP2006203110 A JP 2006203110A JP 2005015305 A JP2005015305 A JP 2005015305A JP 2005015305 A JP2005015305 A JP 2005015305A JP 2006203110 A JP2006203110 A JP 2006203110A
Authority
JP
Japan
Prior art keywords
semiconductor device
element semiconductor
conductor
semiconductor devices
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005015305A
Other languages
English (en)
Inventor
Tsuneo Hamaguchi
恒夫 濱口
Mitsunori Ishizaki
光範 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005015305A priority Critical patent/JP2006203110A/ja
Publication of JP2006203110A publication Critical patent/JP2006203110A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】積層構造を有する半導体装置において、電気信号の伝播速度の劣化を防止すると共に、基板の積層後でも基板同士の剥離を可能にする。
【解決手段】半導体装置１は、半導体チップを搭載した配線基板を備える要素半導体装置１ａ〜１ｃが積層して構成される。積層した要素半導体装置間は、導体１１により電気的に接続される。積層した要素半導体装置間の少なくとも導体１１の周囲には、樹脂層１２が形成されている。樹脂層１２は、全芳香族ポリエステル樹脂で形成されている。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、特に、半導体チップを搭載した複数の配線基板を積層して成る積層構造の半導体装置に関する。
近年、半導体素子の実装密度を向上させる目的で、半導体チップを搭載した配線基板を三次元的に積層して成る半導体装置が開発されている（例えば、下記の特許文献１）。
特許文献１に開示の半導体装置では、積層構造の半導体装置における上下の配線基板（フィルムキャリア）間は半田ボールを介して接続される。そして上下の配線基板間の隙間には所定の樹脂の接着剤が充填され、それにより配線基板間の接続部分がモールドされる。配線基板はポリイミドで形成されており、配線基板間に充填される樹脂としてはポリイミドよりも熱膨張率の低いエポキシ樹脂が使用される。
積層構造の半導体装置の他の従来例としては、例えば下記の特許文献２がある。特許文献２においては、半導体チップ（メモリＩＣ）は絶縁性樹脂基板の中央部に設けられた開口内に収容される。当該基板の上面には配線パターンが形成され、裏面には導電性バンプが形成され、さらに該裏面全体には未硬化のエポキシ接着剤が形成される。そのような基板を多数枚積層して、加熱プレスにより一体化することにより、積層構造の半導体装置を形成している。
特開平１０−２２３６８３号公報 特開２００３−２１８３１９号公報
上記のように従来の積層構造の半導体装置にあっては、積層された上下の基板の接続部分の周囲にエポキシ樹脂が充填されていた。エポキシ樹脂は、比誘電率および誘電正接が高いため（比誘電率：４.０、誘電正接：０.００９）、上下の基板の接続部分で電気信号の伝播速度が低下し、伝播遅延が生じるという問題があった。
またエポキシ樹脂は熱硬化性樹脂であるため、エポキシ樹脂を用いて基板間を接着すると、基板の積層後に半導体装置の不良が検出されても基板同士を剥離させることができず、基板の取替えができないという問題があった。
本発明は以上のような課題を解決するためになされたものであり、積層構造を有する半導体装置において、電気信号の伝播速度の劣化を防止すると共に、積層後でも基板同士を剥離させることが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明に係る半導体装置は、半導体チップを搭載した配線基板を備える要素半導体装置が複数個積層して構成される半導体装置であって、積層した前記要素半導体装置間を電気的に接続する導体と、積層した前記要素半導体装置間の少なくとも前記導体の周囲に形成された樹脂とを備え、前記樹脂は、全芳香族ポリエステル樹脂であるものである。
本発明に係る半導体装置の製造方法は、半導体チップを搭載した配線基板を備える要素半導体装置が複数個積層して構成される半導体装置の製造方法であって、（ａ）半導体チップを搭載した配線基板を備える要素半導体装置を複数個用意する工程と、（ｂ）複数の前記要素半導体装置のうち少なくとも１つの表面に、全芳香族ポリエステル樹脂から成る樹脂層を形成する工程と、（ｃ）前記要素半導体装置の前記表面の電極が露出するように前記樹脂層に開口部を形成する工程と、（ｄ）前記開口部を導体で埋める工程と、（ｅ）複数の前記要素半導体装置を、間に前記樹脂層および前記導体が介在するように積層して加熱する工程とを備えるものである。
本発明に係る半導体装置によれば、導体の周囲に設けられる全芳香族ポリエステル樹脂は、低誘電率且つ低誘電正接であるので、導体での電気信号の伝播速度劣化を低減でき、半導体装置の動作の高速化に寄与できる。また、全芳香族ポリエステル樹脂は耐熱性に優れた熱可塑性の素材であり、要素半導体装置同士の接着後にも剥離することが可能である。そのため特定の要素半導体装置に不良が検出された場合に、その要素半導体装置のみを容易に交換することができる。従って、半導体装置の製造コストの削減に寄与できる。
また、本発明に係る半導体装置の製造方法では、要素半導体装置の表面に先ず全芳香族ポリエステル樹脂の樹脂層を設けてから開口部を形成し、その中に導体を充填させることにより、要素半導体装置間を接続する導体が形成される。この手法によれば、開口部内（導体周辺）にボイドが発生することを防止でき、導体による高い信頼性の接合が実現できる。
＜実施の形態１＞
図１は本発明の実施の形態１に係る半導体装置を示す断面図である。同図に示すように、半導体装置１は、各々が半導体チップ２およびそれを搭載する配線基板３を有する３つの半導体装置１ａ〜１ｃが積層することにより構成されている。本明細書においては、半導体装置１の構成要素である半導体装置１ａ〜１ｃをそれぞれ「要素半導体装置」と称する。即ち、この半導体装置１は、最上層の要素半導体装置１ａ、中間層の要素半導体装置１ｂおよび最下層の要素半導体装置１ｃが積層して成っている。
要素半導体装置１ａ〜１ｃのそれぞれにおいて、半導体チップ２は、配線基板３の中央部に設けられた開口内に配設され、固定部材４（例えば半田や接着剤など）により固定されている。また半導体チップ２は、配線基板３に形成された配線５にワイヤ６を介して電気的に接続している。半導体チップ２が配設された開口は、蓋７にて封止される。配線基板３内には、配線５に接続すると共に要素半導体装置の上面（蓋７の上面）および下面（配線基板３の下面）に達するバイア８が形成される。要素半導体装置の上面および下面には、バイア８に接続する電極９，１０がそれぞれ形成されている。
図１の如く半導体装置１は、要素半導体装置１ａ〜１ｃが下から要素半導体装置１ｃ、要素半導体装置１ｂ、要素半導体装置１ａの順に積層されて成る。各要素半導体装置の間には、導体１１および全芳香族ポリエステル樹脂（液晶ポリマー）から成る樹脂層１２が設けられる。
要素半導体装置１ａと要素半導体装置１ｂとの間の導体１１は、要素半導体装置１ａ下面の電極１０と要素半導体装置１ｂ上面の電極９とを電気的に接続している。樹脂層１２は、要素半導体装置１ａと要素半導体装置１ｂとの隙間（即ち導体１１の周囲）に形成される。樹脂層１２は、要素半導体装置１ａと要素半導体装置１ｂとを接着すると共に、導体１１にかかる外部応力を緩和させ、要素半導体装置１ａと要素半導体装置１ｂとの接続信頼性を高めている。
同様に、要素半導体装置１ｂと要素半導体装置１ｃとの間の導体１１は、要素半導体装置１ｂ下面の電極１０と要素半導体装置１ｃ上面の電極９とを電気的に接続しており、その周囲にも全芳香族ポリエステル樹脂から成る樹脂層１２が形成されている。なお、要素半導体装置１ａ上面の電極９または要素半導体装置１ｃ下面の電極１０は、外部接続のために用いられる。
上記のように、本実施の形態では導体１１の周囲に形成される樹脂層１２として、全芳香族ポリエステル樹脂を使用する。全芳香族ポリエステル樹脂は、低誘電率且つ低誘電正接であるので（比誘電率：２.８、誘電正接：０.００２５）、上述した導体１１での電気信号の伝播速度劣化の問題を低減できる。従って、要素半導体装置１ａ〜１ｃ間での高速な信号伝達が可能になり、半導体装置の動作の高速化に寄与できる。
さらに、全芳香族ポリエステル樹脂は耐熱性に優れた熱可塑性の素材であり、要素半導体装置同士の接着後にも剥離することが可能である。そのため特定の要素半導体装置に不良が検出された場合に、その要素半導体装置のみを容易に交換することができる。従って、半導体装置の製造コストの削減に寄与できる。
本実施の形態では、導体１１の材料としては半田または導電性接着剤などの接合材が望ましい。特に、半田は全芳香族ポリエステル樹脂と熱膨張率が近いので、導体１１の材料を半田にすることにより、導体１１と樹脂層１２との熱膨張率の違いに起因する熱応力の発生を最小限に抑えることができる（半田の線膨張係数は約２７ｐｐｍ／℃であり、全芳香族ポリエステル樹脂の線膨張係数は３０ｐｐｍ／℃である）。それにより、各要素半導体装置間の接続信頼性はさらに向上する。
また半田は、全芳香族ポリエステル樹脂の樹脂層１２の熱変形開始温度である２８０℃程度で溶融するため、半導体装置１を加熱して樹脂層１２を剥離する際に、同時に導体１１をも外すことが可能である。つまり、要素半導体装置の交換をより容易に行うことができるようになる。導電性接着剤の場合も高温で接着剤が軟化するため、容易に外すことが可能である。
導体１１としては、半田または導電性接着剤で形成したものの他に、金属の突起電極を半田または導電性接着剤を用いて電極９と接続する方法、または全芳香族ポリエステル樹脂と突起電極の熱膨張差を利用して突起電極を電極９に押しあてて接触させ接続する方法、によるものがある。突起電極の金属材料としては金、銅、ニッケルなどを用いる。
一方、配線基板３としては、セラミック基板、シリコン基板、プリント基板、またはポリイミドまたは全芳香族ポリエステルから成る樹脂基板などを用いることができる。蓋７は、配線基板３と同じ材料で形成できる。
本実施の形態において、各要素半導体装置１ａ〜１ｃの半導体チップ２は、それぞれ異なる機能を有するものでも良いし、全て同じ機能のものであっても良い。また、図１の例では、要素半導体装置を３つ積層した構造を示したが、本発明の適用はそれに限定されるものではなく、２つ以上の要素半導体装置を積層した半導体装置であれば適用可能である。
また図１に示した例では、各要素半導体装置の半導体チップ２は配線５にワイヤボンディングされているが、例えばフリップチップボンディングにより接続するものであっても良い。図２にその例を示す。図２において、図１と同様の機能を有する要素には同一符号を付してある（図２の配線５は、図１の電極９と同様にも機能する）。即ち、半導体チップ２が、その下面に形成されたバンプ６１を介して配線５に接続するものであっても良い。フリップチップボンディングされた半導体チップ２と配線基板３との隙間に、例えばエポキシ樹脂のアンダーフィル樹脂４１が充填される。この場合も、樹脂層１２として全芳香族ポリエステル樹脂が使用されることにより、要素半導体装置１ａ〜１ｃ間での高速な信号伝達が可能になる。加えて、導体１１の材料として半田を使用すれば、熱応力の発生を抑制でき、各要素半導体装置間の接続信頼性が向上する。
＜実施の形態２＞
実施の形態２では、実施の形態１に係る半導体装置の望ましい製造方法を説明する。図３および図４は、当該製造方法を説明するための工程図である。
まず、従来と同様の手法により要素半導体装置１ａ〜１ｃを形成する（図３（ａ））。即ち、半導体チップ２を、配線基板３に半田または樹脂接着剤の固定部材４で固定し、配線基板３の配線５にワイヤ６を用いて接続する。実施の形態１で説明したように、配線５は、めっきまたは導電樹脂または半田により形成されたバイア８に接続しており、当該バイア８は、蓋７上面の電極９および配線基板３下面の電極１０に接続している。そのようなバイア８の形成手法としては、例えば、予め配線基板３および蓋７にそれぞれバイア８の一部を形成しておき、それらを張り合わせることで一体のバイア８を形成する手法がある。
そして要素半導体装置１ａ〜１ｃのうち、上層および中間層となる要素半導体装置１ａ，１ｂそれぞれの下面に、全芳香族ポリエステル樹脂から成る樹脂層１２を形成する（図３（ｂ））。例えば、配線基板３の下面に全芳香族ポリエステル樹脂のフィルムを熱圧着にて貼り付けることで形成できる。当該熱圧着工程の加熱温度は２２０℃〜２８０℃程度、加圧力は１０ＭＰａ〜４０ＭＰａ程度である。なお、下層となる要素半導体装置１ｃ下面の電極１０は外部接続のために用いられるため、要素半導体装置１ｃにはこの処理を行う必要はない。
樹脂層１２の表面にレジスト（不図示）を形成し、それをマスクにしたエッチング（例えば、ＫＯＨなどの化学エッチング液によるウェットエッチング、反応性イオンエッチングなどのドライエッチング、レーザーなど）を行うことにより、要素半導体装置１ａ，１ｂ下面の電極１０に対応する位置を開口する。それにより、樹脂層１２に電極１０が露出する開口部１３が形成される（図３（ｃ））。
そして、当該開口部１３内に導体１１を形成する（図３（ｄ））。導体１１は、ソルダーペーストを印刷して熱処理を行い形成する方法、半田溶融粒子を吐出させて形成する方法、または半田粒子を埋め込んで溶融する方法、導電性接着剤を埋め込む方法などで形成可能である。
最後に、図４のように下から要素半導体装置１ｃ、要素半導体装置１ｂ、要素半導体装置１ａの順に、間に樹脂層１２および導体１１が介在するようにして積層し、加熱して加圧する。全芳香族ポリエステル樹脂は熱可塑性のため、加熱により樹脂層１２は粘着性を生じ、上下の要素半導体装置同士が樹脂層１２により接着される。それと共に、半田または導電性接着剤の導体１１も溶融し、上側の要素半導体装置下面の電極１０と下側の要素半導体装置上面の電極とに接合する。それにより、要素半導体装置間の電気的な接続が成される。
以上により、図１に示した半導体装置１が形成される。
本実施の形態に係る製造方法によれば、要素半導体装置の表面に（配線基板３の下面）に先ず全芳香族ポリエステル樹脂の樹脂層１２を設けてから開口部１３形成し、その中に半田または導電性接着剤を充填させることにより導体１１を形成した。この手法によれば、開口部１３内（導体１１周辺）にボイドが発生することを防止でき、導体１１による高い信頼性の接合が実現できる。
なお、以上の説明した手順では、上層および中間層の要素半導体装置１ａ，１ｂの下面にそれぞれ樹脂層１２および導体１１を形成し、下層の要素半導体装置１ｃにはそれらを形成せず、要素半導体装置１ａ〜１ｃを積層したが、本発明の適用はその手順に限定されるものではない。例えば、予め中間層および下層の要素半導体装置１ｂ，１ｃの上面にそれぞれ樹脂層１２および導体１１を形成し、上層の要素半導体装置１ａにはそれらを形成せずに積層してもよい。また例えば、予め中間層の要素半導体装置１ｂの上下両面にそれぞれ樹脂層１２および導体１１を形成し、上層および下層の要素半導体装置１ａ，１ｃにはそれらを形成せずに積層してもよい。
また、本実施の形態の製造方法は、図２で示したような、半導体チップ２が配線５にフリップチップボンディングされた構造の要素半導体装置を積層した半導体装置にも適用可能である。図２の要素半導体装置には半導体チップ２の上方に蓋が設けられていないが、配線基板３との隙間にアンダーフィル樹脂が充填されるので外部応力に対する耐性の低下は抑えられている。なお且つ、非硬化時の全芳香族ポリエステル樹脂は軟らかく、変形しやすいものである。よって、例えば樹脂層１２を形成する工程（図３（ｂ））において、要素半導体装置の上面（即ち半導体チップ２の上面）に全芳香族ポリエステル樹脂のフィルムを熱圧着する場合に加わる応力や、複数の要素半導体装置を積層して加熱および加圧するときに加わる応力により要素半導体装置が破損する恐れは無い。よって、上記と同様の工程により、図２に示す半導体装置を形成することができる。
本発明の実施の形態１による半導体装置を示す断面図である。 本発明の実施の形態１による別の半導体装置を示す断面図である。 本発明の実施の形態２による半導体装置の製造方法を示す断面図である。 本発明の実施の形態２による半導体装置の製造方法を示す断面図である。
符号の説明
１ 半導体装置、１ａ〜１ｃ 要素半導体装置、２ 半導体チップ、３ 配線基板、４ 固定部材、５ 配線、６ ワイヤ、７ 蓋、８ バイア、９，１０ 電極、１１ 導体、１２ 樹脂層。

Claims (3)

  1. 半導体チップを搭載した配線基板を備える要素半導体装置が複数個積層して構成される半導体装置であって、
    積層した前記要素半導体装置間を電気的に接続する導体と、
    積層した前記要素半導体装置間の少なくとも前記導体の周囲に形成された樹脂とを備え、
    前記樹脂は、全芳香族ポリエステル樹脂である
    ことを特徴とする半導体装置。
  2. 前記導体は、半田で形成されている
    ことを特徴とする請求項１記載の半導体装置。
  3. 半導体チップを搭載した配線基板を備える要素半導体装置が複数個積層して構成される半導体装置の製造方法であって、
    （ａ）半導体チップを搭載した配線基板を備える要素半導体装置を複数個用意する工程と、
    （ｂ）複数の前記要素半導体装置のうち少なくとも１つの表面に、全芳香族ポリエステル樹脂から成る樹脂層を形成する工程と、
    （ｃ）前記要素半導体装置の前記表面の電極が露出するように前記樹脂層に開口部を形成する工程と、
    （ｄ）前記開口部を導体で埋める工程と、
    （ｅ）複数の前記要素半導体装置を、間に前記樹脂層および前記導体が介在するように積層して加熱する工程とを備える
    ことを特徴とする半導体装置の製造方法。
JP2005015305A 2005-01-24 2005-01-24 半導体装置およびその製造方法 Pending JP2006203110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005015305A JP2006203110A (ja) 2005-01-24 2005-01-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005015305A JP2006203110A (ja) 2005-01-24 2005-01-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006203110A true JP2006203110A (ja) 2006-08-03

Family

ID=36960800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015305A Pending JP2006203110A (ja) 2005-01-24 2005-01-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006203110A (ja)

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
US7985663B2 (en) Method for manufacturing a semiconductor device
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
CN101877349B (zh) 半导体模块及便携式设备
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5604876B2 (ja) 電子装置及びその製造方法
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP2009278064A (ja) 半導体装置とその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP2005268706A (ja) 半導体装置と半導体装置用多層基板