JP2014086617A - 部品内蔵基板およびその製造方法 - Google Patents

Abstract

【課題】電子部品を個々に検査可能でかつ配線スペースをより小さくできる部品内蔵基板を提供することである。
【解決手段】部品内蔵基板１は、二個の端子電極Ｔａ，Ｔｂを有する電子部品３ａと、二個の端子電極Ｔａ，Ｔｂと接合する二個の第一パターン導体５ａ，５ｃと、各第一パターン導体５ａ，５ｃから離れている第二パターン導体５ｂ，５ｄと、が少なくとも形成された第一基材シート２ｃと、第一基材シート２ｃの表面上に積層された後に、第一パターン導体５ａ，５ｃのいずれか一つと第二パターン導体５ｂ，５ｄとを電気的に接続するブリッジ導体７が少なくとも形成された第二基材シート２ｄと、を備え、第一基材シート２ｃを第二基材シート２ｄに積層する前に、二つの第一パターン導体５ａ，５ｃを用いて、電子部品３を検査可能である。
【選択図】図１

Description

本発明は、電子部品を積層基板に内蔵する部品内蔵基板、およびその製造方法に関する。

従来の部品内蔵基板としては、例えば、下記特許文献１に記載のものがある。この部品内蔵基板は下記のようにして製造される。まず、第一電子部品を内蔵する第一配線基板と、第二電子部品を内蔵する第二配線基板とが製造される（以下、第一工程という）。その後、第一配線基板および第二配線基板は、中間積層用層を介在させて積層される（以下、第二工程という）。第一工程および第二工程によって、部品内蔵基板が製造される。

ここで、第一工程で製造された各配線基板の表面、より具体的には、後の第二工程で中間積層用層と接合されるべき面には配線導体が露出している。また、中間積層用層は、第二工程により、第一配線基板の表面に形成された配線導体と、第二配線基板の表面に形成された配線導体とを互いに電気的に絶縁すると共に、必要な部分では電気の通路を提供する。上記のように、第一工程完了後には、各配線基板の表面から配線導体が露出しているので、露出した配線導体にプローブを接触させる等して、電子部品の接続不良等の有無を検査することが可能となる。

特開２００８−０４７９１７号公報

しかしながら、上記部品内蔵基板では、検査のために各配線基板の表面まで配線導体を引き出す必要があるため、各配線基板内に配線導体を形成するために多くのスペースが必要となる。

それゆえに、本発明の目的は、電子部品を個々に検査可能でかつ配線スペースをより小さくできる部品内蔵基板およびその製造方法を提供することである。

上記目的を達成するために、本発明の一局面は、部品内蔵基板であって、少なくとも二個の端子電極を有する電子部品と、前記少なくとも二個の端子電極と接合する少なくとも二個の第一パターン導体と、前記第一パターン導体と同一の面に形成され、各第一パターン導体から離れている第二パターン導体と、が少なくとも形成された第一基材シートと、前記第一基材シート上に積層された後に、前記第一パターン導体のいずれか一つと前記第二パターン導体とを電気的に接続するブリッジ導体が前記第一基材シートと対向する面に少なくとも一つ形成された第二基材シートと、を備える。

本発明の他の局面は、部品内蔵基板の製造方法であって、少なくとも二個の第一パターン導体と、前記第一パターン導体と同一の面に形成され、各第一パターン導体から離れている第二パターン導体とを、第一基材シート上に少なくとも形成する工程と、第二基材シート上の前記第一基材シートと対向する面であって、前記第一パターン導体のいずれか一つと前記第二パターン導体との間の位置に対応する位置に、ブリッジ導体を少なくとも一つ形成する工程と、前記第一基材シート上に形成された少なくとも二個の第一パターン導体に電子部品を接合する工程と、前記少なくとも二つの第一パターン導体を用いて、前記電子部品を検査する工程と、前記電子部品を検査する工程の後に、前記第一基材シートに前記第二基材シートを積層し、その後、前記第一パターン導体のいずれか一つと前記第二パターン導体とを電気的に接続する工程と、を備えている。

上記各局面によれば、電子部品を個々に検査可能でかつ配線スペースをより小さくできる部品内蔵基板およびその製造方法を提供することが可能となる。

一実施形態に係る部品内蔵基板の縦断面図である。 図１のＩＣチップの詳細な構成を示す模式図である。 図１の部品内蔵基板の製造方法における最初の工程を示す模式図である。 図３Ａの次工程を示す模式図である。 図３Ｂの次工程を示す模式図である。 図３Ｃの次工程である検査工程を示す模式図である。 図３Ｄの次工程を示す模式図である。 図３Ｅの導体パターンおよびブリッジ導体周辺の拡大斜視図である。 図１の部品内蔵基板を使用した通信端末装置の構成を示す模式図である。 図４の通信端末装置の要部の等価回路を示す模式図である。

（はじめに）
まず、いくつかの図面に示されるＸ軸、Ｙ軸およびＺ軸について説明する。Ｘ軸、Ｙ軸およびＺ軸は互いに直交する。Ｚ軸は、複数の基材シートの積層方向を示す。便宜上、Ｚ軸の正方向を、部品内蔵基板の上方とする。また、Ｘ軸は左右方向を示す。特に、Ｘ軸の正方向を部品内蔵基板の右方向とする。Ｙ軸は前後方向を示す。特に、Ｙ軸の正方向を部品内蔵基板の奥行き方向とする。

（実施形態）
図１は、実施形態に係る部品内蔵基板（完成品）を示す縦断面図である。図１において、部品内蔵基板１は、多層基板２と、少なくとも一つの電子部品３と、表面実装型電子部品４と、複数のパターン導体５と、複数の層間接続体６と、少なくとも一つのブリッジ導体７と、複数の外部電極８と、を備えている。

多層基板２は、複数の基材シートを積層した積層体である。図１には、複数の基材シートとして、第一基材シート２ｃおよび第二基材シート２ｄに加え、第三基材シート２ａと、第四基材シート２ｂと、第五基材シート２ｅと、第六基材シート２ｆとが例示される。各基材シート２ａ〜２ｆは、電気絶縁性を有する可撓性材料からなる。この種の材料としては、液晶ポリマーやポリイミドが典型的である。液晶ポリマーは、高周波特性に優れかつ吸水性が低いことから、基材シートの材料として好ましい。

各基材シート２ａ〜２ｆは、上方からの平面視で互いに同じ矩形形状を有する。各基材シート２ａ〜２ｆの積層方向Ｚに沿う厚みは１０〜１００［μｍ］程度である。基材シート２ａは最下層である。基材シート２ｂは基材シート２ａの上面に積層される。同様に、基材シート２ｃ〜２ｆは、基材シート２ｂ〜２ｅの上面に積層される。なお、図１では、積層方向Ｚに隣り合う二つの基材シートの境界を破線で仮想的に示している。

電子部品３は多層基板２に内蔵される。図１には、電子部品３の第一例として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の半導体部品（以下、ＩＣチップという）３ａが示されている。この種のＩＣチップ３ａとしては、例えば、ＲＦＩＣチップやデジタルカメラ用の画像処理ＩＣ等がある。このＩＣチップ３ａの一面（図１の例では下面）には複数の端子電極が設けられている。なお、図１には、便宜上、二個の端子電極にＴａ，Ｔｂという参照符号を付ける。このようなＩＣチップ３ａは、端子電極Ｔａ，Ｔｂがパターン導体５ａ，５ｃ（後述）の一方端に接合するように、基材シート２ｃ上に実装されている。

ＩＣチップ３ａは、詳細には、図２に示すような構造を有する。つまり、Ｓｉ基板１０上にＵＢＭ（アンダーバンプメタル）１１が形成され、その周囲はＳｉＯ₂層１２で覆われる。ＳｉＯ₂層１２の上にはポリイミド層１３が形成される。ポリイミド層１３上に、銅等からなる端子電極Ｔａ，Ｔｂが形成される。なお、図２では、ＵＢＭを用いた電子部品３ａを例示した。しかし、これに限らず、電子部品３ａは、例えば、Ｓｉ基板１０の電極上に直接再配線層を形成したものでも構わない。

また、図１には、電子部品３の第二例として、コンデンサや抵抗等の受動部品３ｂが示されている。この受動部品３ｂは、自身の両端に設けられた端子電極がパターン導体５ｄ，５ｅ（後述）の一方端に接合するように、基材シート２ｃ上、つまり、電子部品３ａと同じ基材シート上に実装される。

表面実装型の電子部品４は、好ましい構成として、部品内蔵基板１の多層基板２の表面に実装される。

各パターン導体５は、図中、左下がりのハッチングを付けて示されている。各パターン導体５は、銅等の導電性材料からなり、電子部品３，４を含む電子回路を構成するために多層基板２内に形成される。より具体的には、パターン導体５は、基材シート２ａ〜２ｆの上面または下面に形成されるストリップ状または短冊状の導体である。

なお、図１では、図面の見易さの観点から、全パターン導体に参照符号を付けずに、五個のパターン導体にのみ、５ａ，５ｂ，５ｃ，５ｄ，５ｅという参照符号を付けている。パターン導体５ａ〜５ｅは、本実施形態で特に重要なものであり、基材シート２ｃと２ｄの間に形成され、多層基板２に内蔵されている。以下、各パターン導体５ａ〜５ｅの形成位置をより詳細に説明する。

パターン導体５ａは、手前方向から見て、多層基板２の左寄りで、左右方向に延在する。このパターン導体５ａの一方端には、ＩＣチップ３ａの端子電極Ｔａが接合され、その他方端には、ブリッジ導体７ａ（後述）の一方端が接合される。

パターン導体５ｂは、手前方向から見て、パターン導体５ａに対して左方向に間隔を空けて離れている。パターン導体５ｂの一方端には、ブリッジ導体７ａ（後述）の他方端が接合される。上記から明らかなように、ブリッジ導体７ａは、パターン導体５ａおよび５ｂの間のギャップに形成され、これらを電気的に接続する。

パターン導体５ｃは、手前方向から見て、多層基板２の中央部分に、左右方向に延在する。このパターン導体５ｃの一方端には、ＩＣチップ３ａの端子電極Ｔｂが接合され、その他方端には、ブリッジ導体７ｂ（後述）の一方端が接合される。

パターン導体５ｄは、手前方向から見て、パターン導体５ｃに対して右方向に間隔を空けて離れている。パターン導体５ｄの一方端には、ブリッジ導体７ｂ（後述）の他方端が接合され、その他方端には、受動部品３ｂの端子電極の一方が接合される。上記から明らかなように、ブリッジ導体７ｂは、パターン導体５ｃおよび５ｄの間のギャップに形成され、これらを電気的に接続する。

パターン導体５ｅは、手前方向から見て、パターン導体５ｄに対して右方向に間隔を空けて離れている。パターン導体５ｅの一方端には、受動部品３ｂの端子電極の他方が接合され、その他方端には、外部電極８ｂと電気的に接続された層間接続体６ｅ（後述）が接合されている。

なお、本実施形態では、少なくとも、上記パターン導体５ａ〜５ｅは配線パターンであり、信号伝送用に用いられる。図１では、他のパターン導体５も配線パターンとして示しているが、これに限らず、コンデンサやコイル等を形成するためのパターン導体であっても構わない。

複数の層間接続体６は、図中、右下がりのハッチングを付けて示されている。各層間接続体６は、典型的には、銀、銅、錫のいずれかを主成分とする金属、またはそれらの合金等の導電性材料からなる。層間接続体６もまた、パターン導体５と同様に、上記電子回路を構成するために、対応する基材シート２ａ〜２ｆにおいて予め定められた位置で、該基材シート２ａ〜２ｆを上下方向に貫通する。

なお、図１では、図面の見易さの観点から、全層間接続体６に参照符号を付けるのではなく、五個の重要な層間接続体に６ａ〜６ｅという参照符号を付けている。以下、各層間接続体６ａ〜６ｅの形成位置をより詳細に説明する。

層間接続体６ａ、６ｃおよび６ｅは、基材シート２ｃに形成される。具体的には、層間接続体６ａは、パターン導体５ａと、部品内蔵基板１の上方からの平面視で、基材シート２ｂ上であって該パターン導体５ａの真下に形成されたパターン導体５との間に介在し、これら二個のパターン導体５を電気的に接続する。ここで、後述の製造工程における検査時点では、パターン導体５ａおよび層間接続体６ａには、ＩＣチップ３ａ以外にいずれの電子部品（つまり、負荷）とも電気的に接続されていない。

層間接続体６ｃは、パターン導体５ｃと、上方からの平面視で基材シート２ｂ上であって該パターン導体５ｃの真下に形成されたパターン導体５との間に介在して、これら二個のパターン導体５を電気的に接続する。ここで、後述の検査時点では、パターン導体５ｃおよび層間接続体６ｃは、ＩＣチップ３ａ以外のいずれの電子部品（つまり、負荷）とも電気的に接続されていない。

層間接続体６ｅは、パターン導体５ｅと、上方からの平面視で基材シート２ｂ上であって該パターン導体５ｅの真下に形成されたパターン導体５との間に介在し、これら二個のパターン導体５を電気的に接続する。ここで、後述の検査時点では、パターン導体５ｅおよび層間接続体６ｅは、受動部品３ｂ以外のいずれの電子部品（負荷）とも電気的に接続されていない。

層間接続体６ｂおよび６ｄは、基材シート２ｄに形成される。具体的には、層間接続体６ｂは、パターン導体５ｂと、上方からの平面視で基材シート２ｄ上であって該パターン導体５ｂの真上に形成されたパターン導体５との間に介在して、これら二個の導体パターン５を電気的に接続する。ここで、後述の検査時点では、パターン導体５ｂおよび層間接続体６ｂは、ＩＣチップ３ａとは電気的に接続されない。

層間接続体６ｄは、パターン導体５ｄと、上方からの平面視で、基材シート２ｄ上であって該パターン導体５ｄの真上に形成されたパターン導体５との間に介在して、これら二個のパターン導体５を電気的に接続する。ここで、後述の検査時点では、パターン導体５ｄおよび層間接続体６ｄには、受動部品３ｂ以外のいずれの電子部品（負荷）とも電気的に接続されない。

ブリッジ導体７は、例えば、層間接続体６と同じ導電性材料からなる。代替的に、ブリッジ導体７は、パターン導体５と同じ導電性材料からなっても良い。ブリッジ導体７もまた、上記電子回路を構成するために設けられる。図１では、ブリッジ導体７の例として、ブリッジ導体７ａ，７ｂが示されている。以下、ブリッジ導体７ａ，７ｂの形成位置について詳細に説明する。

ブリッジ導体７ａ，７ｂは、部品内蔵基板１において、基材シート２ｃおよび２ｄの間に形成され、多層基板２に内蔵される。特に、ブリッジ導体７ａは、上記パターン導体５ａの他方端およびパターン導体５ｂの一方端と接合して、これらパターン導体５ａおよび５ｂを電気的に接続する。また、ブリッジ導体７ｂは、パターン導体５ｃの他方端およびパターン導体５ｄの一方端と接合して、これらパターン導体５ｃ，５ｄを電気的に接続する。

また、複数の外部電極８は、例えば、パターン導体と同じ導電性材料からなり、本部品内蔵基板１を他の回路基板に実装するために、基材シート２ａの下面に形成される。図１には、複数の外部電極８として、外部電極８ａ〜８ｃが示されており、外部電極８ａ〜８ｃは、部品内蔵基板１に形成された対応するパターン導体５と、対応する層間接続体６により電気的に接続される。

（部品内蔵基板の製造方法）
次に、部品内蔵基板１の製造方法について、図３Ａ〜図３Ｆを参照して説明する。以下では、一つの部品内蔵基板１の製造工程を説明するが、実際には、大判の基材シートが積層及びカットされることにより、大量の部品内蔵基板１が同時に生産される。

まず、表面のほぼ全域にわたり銅箔が形成された大判の基材シートが必要な枚数だけ準備される。各大判の基材シートは、部品内蔵基板１の完成後にいずれかの基材シート２ａ〜２ｆとなる。よって、図３Ａに示すように、基材シート２ａ〜２ｆに対応する大判の基材シート９ａ〜９ｆが準備される。前述のように、各基材シート９ａ〜９ｆは２５〜１００［μｍ］程度の厚みを有するポリイミドまたは液晶ポリマーであることが好ましい。また、銅箔の厚みは、１０〜２０［μｍ］程度である。

次に、フォトリソグラフィ工程により、図３Ａに示すように、基材シート９ａの一方表面（つまり下面）に複数の外部電極８（外部電極８ａ〜８ｃを含む）が形成される。より具体的には、まず、この基材シート９ａの銅箔上に、各外部電極８と同じ形状のレジストが印刷される。その後、銅箔に対しエッチング処理が施され、レジストで覆われていない露出部分の銅箔が除去される。その後、レジストが除去される。これにより、基材シート９ａの一方表面（図３Ａでは下面）に複数の外部電極８が形成される。

また、上記同様のフォトリソグラフィ工程により、図３Ａに示すように、基材シート９ｂの一方表面（図３Ｂでは上面）にパターン導体５が形成される。

また、上記同様のフォトリソグラフィ工程により、図３Ａに示すように、基材シート９ｃの一方表面（つまり上面）に、パターン導体５ａ〜５ｅに加え、他のパターン導体５が形成される。パターン導体５ａ〜５ｅの詳細な形成位置は前述の通りである。

また、上記同様のフォトリソグラフィ工程により、図３Ａに示すように、基材シート９ｄ〜９ｆの一方表面（つまり上面）に、パターン導体５が形成される。

次に、図３Ｂに示すように、基材シート９ａにおいて層間接続体（右下がりのハッチングを付けた部分を参照）が形成されるべき位置に、他方表面側（つまり、外部電極８ａ〜８ｃが形成されていない面側）からレーザービームが照射される。これによって、ビアホールが形成され、その後、スクリーン印刷等により、形成された貫通孔のそれぞれに、銀、銅、錫のいずれかを主成分とする金属またはそれらの合金等からなる熱硬化性の導電性ペーストを充填する。

基材シート９ｂ、９ｃ、９ｅおよび９ｆにも、基材シート９ａと同様にして、ビアホールが形成され、それぞれに上記導電性ペーストが充填される。

基材シート９ｄに関しては、層間接続体が形成されるべき位置に、他方面側（つまり、パターン導体５が形成されていない面側）からレーザービームが照射され、その結果、複数のビアホールが形成される。その後、スクリーン印刷等により、形成された貫通孔のそれぞれに、層間接続体６ｂおよび６ｄと、他の必要な層間接続体６となるべき導電性ペーストが充填される。同時に、スクリーン印刷等により、基材シート９ｂの他方面には、ブリッジ導体７ａ，７ｂとなるべきパターンが導電性ペーストで形成される。ブリッジ導体７ａ，７ｂの詳細な形成位置は前述の通りである。

次に、図３Ｃに示すように、基材シート９ｃの一方面（つまり、上面）の所定位置に、電子部品３ａおよび３ｂが実装される。具体的には、電子部品（つまり、ＩＣチップ）３ａは、端子電極ＴａおよびＴｂがパターン導体５ａおよび５ｃの一方端上に位置するように配置される。その後、端子電極ＴａおよびＴｂがパターン導体５ａおよび５ｃと接合される。また、電子部品（つまり、受動部品）３ｂは、各端子電極が対応するパターン導体５ｄおよび５ｅの一方端に位置するように配置された後、それぞれと接合される。ここで、上記各接合に関しては、はんだや導電性ペーストを用いることが可能である。しかし、後の検査工程で電子部品３ａおよび３ｂをリペアする可能性を考慮すると、はんだでの接合が好ましい。また、電子部品３ｂの接続にはんだ等の加熱を伴う材料を用いる場合には、基材シート９ｃへの貫通孔への導電ペーストの充填は、電子部品３ｂの搭載工程、および後述する検査工程の後に行われることが望ましい。

上記接合が終わると、検査工程が実施される。検査工程の開始時点では、図３Ｄに示すように、パターン導体５ａは、パターン導体５ｂと電気的に接続されておらず、その結果、表面実装型電子部品４等と電気的に接続されない。なお、パターン導体５ａは、層間接続体６ａと接合しているが、この層間接続体６ａには、検査対象となるＩＣチップ３ａ以外の電子部品（負荷）とは電気的に接続されていない。同様に、パターン導体５ｃは、パターン導体５ｄと電気的に接続されておらず、検査対象のＩＣチップ３ａ以外の電子部品（負荷）とは電気的に接続されない。

ここで、検査対象のＩＣチップ３ａの端子電極Ｔａ，Ｔｂに接合するという観点で、パターン導体５ａ，５ｃを第一パターン導体と分類する。また、これらと同一基材シート２ｃ上で、第一パターン導体５ａ，５ｃから離れて形成されるという観点で、パターン導体５ｂ，５ｄを第二パターン導体と分類する。

上記状態、つまり、第一パターン導体５ａ，５ｃに検査対象のＩＣチップ３ａのみが電気的に接続されている状態で、図３Ｄに示すように、検査機器２１のプローブ２１ａおよび２１ｂが第一パターン導体５ａ，５ｃに当てられる。それによって、検査機器２１とＩＣチップ３ａとからなる閉ループ（矢印αで示す）が形成されるため、ＩＣチップ３ａの接合不良やＩＣチップ３ａの特性等を正しく検査することが可能となる。

なお、ＩＣチップ３ａの検査時に、仮に、パターン導体５ａとパターン導体５ｂが電気的に接続されていたり、パターン導体５ｃとパターン導体５ｄが電気的に接続されていたりすると、検査機器２１とＩＣチップ３ａとからなる閉ループ（矢印αで示す）以外にも、例えば不所望な閉ループができる可能性がある。その結果、検査対象ではない受動部品３ｂや表面実装型電子部品４が有する特性の影響が、ＩＣチップ３ａの検査結果に表れる可能性があり、ＩＣチップ３ａの特性等を正しく検査することができなくなる場合がある。

同様にして、受動部品３ｂの接合不良や特性等も検査される。受動部品３ｂを検査対象とする場合、パターン導体５ｄおよび５ｅが上記第一パターン導体に分類され、パターン導体５ｃが第二パターン導体に分類される。なお、受動部品３ｂに関し、パターン導体５ｅは、ブリッジ導体７と接合されるわけではない。しかし、パターン導体５ｄは、検査工程の時点では、受動部品３ｂ以外に電子部品（負荷）は接続されない。よって、正確に接合不良等を検査可能である。このように、ブリッジ導体７は必ずしも二個必要な訳ではなく、一個で足りる。

再度、図３Ｃを参照する。基材シート９ｄにおいて、電子部品３ａおよび３ｂが配置されるべき部分が金型により打ち抜き加工される。これによって、キャビティＣ１，Ｃ２が形成される。

次に、図３Ｅに示すように、基材シート９ａ〜９ｆが、下から上へとこの順番に積み重ねられる。ここで、外部電極８が形成されている基材シート９ａは、該外部電極８の形成面が下方に向くように積層される。残りの基材シート９ｂ〜９ｆは、パターン導体５の形成面が上方を向くように積層される。

その後、積み重ねられた基材シート９ａ〜９ｄに、上下両方向から熱および圧力が加えられる。この加熱・加圧によって、基材シート９ａ〜９ｄを軟化させて圧着および一体化するとともに、層間接続体６およびブリッジ導体７となるべき導体パターンを固化させて、各層間接続体６および各ブリッジ導体７が形成される。

ここで、図３Ｆに示すように、ブリッジ導体７ａは、基材シート９ｃ上のパターン導体５ａおよび５ｂの間に介在するように、基材シート９ｄに形成されている。ブリッジ導体７ｂは、基材シート９ｃ上のパターン導体５ｃおよび５ｄの間に介在するように、基材シート９ｄに形成されている。よって、加熱・加圧工程によりブリッジ導体７ａは、パターン導体５ａおよび５ｂに接合し、ブリッジ導体７ｂは、パターン導体５ｃおよび５ｄに接合する。また、本実施形態では、上記の通り、ブリッジ導体７とパターン導体５とは異種金属からなる。したがって、パターン導体５とブリッジ導体７との接合部分で錫と銅による合金化が起こるため、この部分の機械的強度を向上させるとともに、接続部の抵抗値を低減することが可能となる。

加熱・加圧工程が終了すると、一体化された基材シート９ａ〜９ｆには、複数の表面実装部品４が実装された後、所定サイズにカットされる。これによって、電子部品３および表面実装部品４を含む電子回路を多層基板２に内蔵した部品内蔵基板１（図１を参照）が完成する。

（部品内蔵基板の作用・効果）
前述の通り、従来の部品内蔵基板では、検査のために各配線基板の表面まで配線導体を引き出す必要があるため、各配線基板内に配線導体を形成するために多くのスペースが必要となる。

ここで、完成品において基材シート９ｃおよび９ｄの間に介在する電子回路の配線に着目する。設計者は、検査用に多層基板２の表面に引き出すことを考慮することなく、配線をデザインすればよい。但し、検査工程の時点では、デザインした配線の大部分は、基材シート９ｃの上面にパターン導体５を用いて形成されているが、残りの部分は、基材シート９ｄの下面にブリッジ導体７を用いて形成される。

検査工程後の積層工程にて、基材シート９ｃ上に基材シート９ｄが積層され、その後の加熱・加圧工程にて、各ブリッジ導体７が、基材シート９ｃ上に間隔を空けて設けられている二つのパターン導体５を電気的に接続させる。これによって、基材シート９ｃおよび９ｄの間に介在する電子回路の配線が完成する。

このように、本実施形態によれば、ブリッジ導体７を採用することにより、設計者が電子部品３の接合不良等の検査のための配線を考慮しなくとも良く、電子回路の配線を省スペース化できる。

（付記）
なお、上記実施形態では、製造工程においてキャビティＣ１およびＣ２を形成する例を説明した。しかし、これに限らず、キャビティＣ１およびＣ２を形成せずに、部品内蔵基板１を製造しても構わない。

また、上記実施形態では、パターン導体５とブリッジ導体７とが異種金属からなる例を説明した。しかし、これに限らず、パターン導体５とブリッジ導体７とは同種の金属からなっても構わない。

また、上記実施形態では、ブリッジ導体７（層間接続体６を含む）は、銀、銅、錫のいずれかからなる金属またはその合金からなる導電性材料として説明した。しかし、これに限らず、導電性材料は、樹脂成分の硬化収縮により金属粉が接触して導通するものであればよい。他にも、金属粒子をナノメートルオーダーに微粒化することで融点を下げて、硬化後に融点が高くなることで導通を維持できるものでもよい。さらに他にも、複数の金属材料の合金化により硬化が進むものでも良い。包括的に述べると、ブリッジ導体７等は、積層工程時の温度変化で硬化し、導通を維持できるものであれば、どのような種類のものでも適用可能である。

また、上記実施形態では、層間接続体６およびブリッジ導体７は同時に印刷されるとして説明した。しかし、これに限らず、これらは別々に印刷されても構わない。また、層間接続体６およびブリッジ導体７を別々に形成するのであれば、層間接続体６は導電性ペーストをビアホールに充填して形成されても構わない。

また、上記実施形態では、基材シート２ａ〜２ｆは熱可塑性樹脂からなるとして説明した。しかし、これに限らず、基材シート２ａ〜２ｆは熱硬化性樹脂からなっていても構わない。

また、上記実施形態では、層間接続体６が形成された後に検査工程が実施されたが、検査工程実施後に層間接続体６を形成してもよい。

（部品内蔵基板の応用例）
上記実施形態に係る部品内蔵基板１は、例えば、図４に示すように、１３．５６ＭＨｚ帯のＮＦＣ(Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ)に対応した通信端末装置３０に使用され、電子部品３または表面実装型電子部品４として、ＲＦＩＣが用いられる。ここで、図４には、筐体カバー３１を開けた時の通信端末装置３０の筐体３２内に配置された各種部品や各種部材が示されている。この通信端末装置３０は、典型的には携帯電話やスマートフォンであり、筐体３２の内部に、部品内蔵基板１以外に、例えば、プリント配線板３３と、コイルアンテナ３４と、ブースターアンテナ３５と、を備えている。なお、筐体３２の内部には、上述以外にも、バッテリーパック、カメラ、ＵＨＦ帯アンテナ、各種回路素子が高密度に実装・配置されているが、これらについては、説明を省略する。

コイルアンテナ３４は、部品内蔵基板１とともに、プリント配線板３３に実装される。また、図５の等価回路に示すように、コイルアンテナ３４の両端に部品内蔵基板１の外部電極８が接続される。

また、ブースターアンテナ３５は、筐体カバー３１を閉じた時にコイルアンテナ３４と向かい合うように配置されるように筐体カバー３１に取り付けられている。このブースターアンテナ３５は、例えば、平面的なスパイラルコイル等であり、コイルアンテナ３４の通信距離を伸ばすために設けられる。

部品内蔵基板１には、電子部品３として、上記以外にも、暗号化機能付きメモリ、ならびに、キャパシタ素子およびインダクタ素子を一体化することができる。これによって、通信端末装置３０における配線引き回しに起因する伝送ロスや不要な電磁結合を低減することが可能となる。また、部品の実装スペースを減らすことが可能となる。

本発明に係る部品内蔵基板は、電子部品を個々に検査可能でかつ配線スペースをより小さくでき、携帯電話やデジタルカメラのように携帯可能な電子機器、およびそれに用いられるモジュール等に好適である。

１ 部品内蔵基板
２ 多層基板
２ｃ 第一基材シート
２ｄ 第二基材シート
３ 電子部品
４ 表面実装型部品
５ パターン導体
５ａ，５ｃ 第一パターン導体
５ｂ，５ｄ 第二パターン導体
６ 層間接続体
７ ブリッジ導体
８ 外部電極
２１ 検査機器
２１ａ，２１ｂ プローブ

Claims (10)

1. 少なくとも二個の端子電極を有する電子部品と、
   前記少なくとも二個の端子電極と接合する少なくとも二個の第一パターン導体と、前記第一パターン導体と同一の面に形成され、各第一パターン導体から離れている第二パターン導体と、が少なくとも形成された第一基材シートと、
   前記第一基材シート上に積層された後に、前記第一パターン導体のいずれか一つと前記第二パターン導体とを電気的に接続するブリッジ導体が前記第一基材シートと対向する面に少なくとも一つ形成された第二基材シートと、を備える、部品内蔵基板。
2. 前記ブリッジ導体は、前記第一パターン導体および前記第二パターン導体とは異なる導電性材料からなる、請求項１に記載の部品内蔵基板。
3. 前記ブリッジ導体は、前記第一パターン導体および前記第二パターン導体と同じ導電性材料からなる、請求項１に記載の部品内蔵基板。
4. 前記第一基材シートおよび前記第二基材シートに少なくとも形成され、前記ブリッジ導体と同じ導電性材料からなる層間接続体を、さらに備える請求項１〜３のいずれかに記載の部品内蔵基板。
5. 前記第一基材シートおよび前記第二基材シートに少なくとも形成され、前記ブリッジ導体と異なる導電性材料からなる層間接続体を、さらに備える請求項１〜３のいずれかに記載の部品内蔵基板。
6. 前記第一基材シートおよび前記第二基材シートは熱可塑性樹脂からなる、請求項１〜５のいずれかに記載の部品内蔵基板。
7. 前記第一パターン導体および前記第二パターン導体は銅である、請求項１〜６のいずれかに記載の部品内蔵基板。
8. 前記ブリッジ導体は熱硬化性の導電ペーストの硬化物である、請求項１〜７のいずれかに記載の部品内蔵基板。
9. 前記ブリッジ導体と前記第一パターン導体間、前記ブリッジ導体と前記第二パターン導体間のいずれか一方は接合部で合金化されている、請求項１〜８のいずれかに記載の部品内蔵基板。
10. 少なくとも二個の第一パターン導体と、前記第一パターン導体と同一の面に形成され、各第一パターン導体から離れている第二パターン導体とを、第一基材シート上に少なくとも形成する工程と、
    第二基材シート上の前記第一基材シートと対向する面であって、前記第一パターン導体のいずれか一つと前記第二パターン導体との間の位置に対応する位置に、ブリッジ導体を少なくとも一つ形成する工程と、
    前記第一基材シート上に形成された少なくとも二個の第一パターン導体に電子部品を接合する工程と、
    前記少なくとも二つの第一パターン導体を用いて、前記電子部品を検査する工程と、
    前記電子部品を検査する工程の後に、前記第一基材シートに前記第二基材シートを積層し、その後、前記第一パターン導体のいずれか一つと前記第二パターン導体とを電気的に接続する工程と、を備えた部品内蔵基板の製造方法。

Images