JP2011135108A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011135108A JP2011135108A JP2011082850A JP2011082850A JP2011135108A JP 2011135108 A JP2011135108 A JP 2011135108A JP 2011082850 A JP2011082850 A JP 2011082850A JP 2011082850 A JP2011082850 A JP 2011082850A JP 2011135108 A JP2011135108 A JP 2011135108A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- bonding
- circuit board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体チップ1の中央部に位置する半導体基板の一部を、半導体チップ1と反対側に撓ませた状態で接着用樹脂4を硬化する。回路基板3は凹部6を有するボンディングステージ5上に吸着させて、排気された凹部6内に回路基板3を引き込むことで、撓ませる。硬化及び冷却時の接着用樹脂の収縮にともない回路基板3の撓みは減少して、収縮により生ずる回路基板3等への曲げ応力を相殺するので、半導体装置の反りが小さい。
【選択図】図1
Description
(付記1)半導体素子がフエイスダウンで基板上に実装された半導体装置の製造方法であって、
前記基板を前記半導体素子が実装される面とは反対方向に撓ませながら、前記半導体素子の実装位置に接着剤を配設し、前記半導体素子を前記基板上に固着することを特徴とする半導体装置の製造方法。
(付記2)基板をボンディングステージに吸着する工程と、
前記ボンディングステージ上に設けられた凹部内を排気して前記基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
(付記3)基板をボンディングステージに吸着する工程と、
前記ボンディングステージ上に設けられた基板吸着部で吸着しながら前記基板吸着部を下降することにより基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
(付記4)基板を固定するボンディングステージ表面に凹部と、前記凹部内に吸着孔とが形成されていることを特徴とする半導体装置の製造装置。
(付記5)付記4記載の半導体装置の製造装置において、
前記凹部の開口径は前記基板に形成された電極で囲まれた領域より狭いことを特徴とする半導体装置の製造装置。
(付記6)該接着剤は熱硬化型接着剤であることを特徴とする付記1〜3の何れかに記載された半導体装置の製造方法。
(付記7)半導体チップの第1主面の対向する周縁部に形成されたチップ側電極を回路基板の第1主面に形成された基板側電極にバンプを介して対向させ、該半導体チップの第2主面をボンディングツールにより押圧しつつ該半導体チップと該回路基板との間に充填された接着用樹脂を硬化収縮させることにより、該半導体チップと該回路基板とをフエイスダウンボンディングする半導体製造装置であって、
該回路基板を載置するボンディングステージと、
該ボンディングステージ上に載置された該回路基板の該基板側電極に囲まれた領域直下に位置する該ボンディングステージ上面に形成された凹部と、
該凹部内を排気する排気孔とを備えたことを特徴とする半導体製造装置。
(付記8)半導体チップの第1主面の対向する周縁部に形成されたチップ側電極を回路基板の第1主面に形成された基板側電極にバンプを介して対向させ、該半導体チップの第2主面をボンディングツールにより押圧しつつ該半導体チップと該回路基板との間に充填された接着用樹脂を硬化収縮させることにより、該半導体チップと該回路基板とをフエイスダウンボンディングする半導体製造装置であって、
該回路基板を載置するボンディングステージと、
該ボンディングステージの中央部に昇降可動に設けられ、該ボンディングステージ上に載置された該回路基板の該基板側電極に囲まれた領域内を該回路基板の第2主面側から吸着する基板吸着部とを備えたことを特徴とする半導体製造装置。
1a チップ側電極
1b バンプ
2 ボンディングツール
2a、5a 吸着孔
2c、5b 排気孔
3 回路基板(基板)
3a 基板側電極
3b 電極
3c、25 はんだボール
4 接着用樹脂(接着剤)
5 ボンディングステージ
6 凹部
7 フィルム状接着用樹脂
11 防着フィルム
11a 開口
12 ウエーハ
13 ダイシングシート
14 ダイシングライン
15 基板吸着部
16 クラック
22 接着剤
23 ワイヤ
24 封止樹脂
Claims (4)
- 互いに平行な少なくとも2つの周縁部に沿って夫々形成された複数のバンプを有する半導体素子と、前記半導体素子がフエイスダウンで実装され、前記複数のバンプに夫々接続される複数の電極を有する可撓性の基板と、を具備する半導体装置の製造方法であって、
ボンディングツールと、前記半導体素子の前記バンプの形成面と反対側の面との間に、防着フィルムを設け、
前記防着フィルムには開口が形成され、
前記ボンディングツールには、前記防着フィルムの前記開口に対応した第1の吸着孔と、前記防着フィルムのみを吸着するための第2の吸着孔とが設けられており、
前記基板における、前記バンプが接続される前記電極上の接続部分で挟まれる領域を、前記半導体素子が実装される第1の面とは反対側の第2の面から局所的に吸引することにより、前記領域内において、前記第1の面が凹状となり、且つ、前記第2の面が凸状となるように、前記基板を弾性変形により撓ませながら、
前記ボンディングツールにおいて前記第1の吸着孔上に位置する前記防着フィルムの前記開口を通して排気するとともに、前記第2の吸着孔を通した排気により前記防着フィルムを前記ボンディングツールに吸着させ、
前記半導体素子の実装位置に配設された接着剤を介して、前記ボンディングツールにより前記半導体素子を前記基板上に固着する工程を有し、
前記半導体素子を前記基板上に固着する工程において、前記基板に形成された電極に前記半導体素子の前記バンプを接続することを特徴とする半導体装置の製造方法。 - 互いに平行な少なくとも2つの周縁部に沿って夫々形成された複数のバンプを有する半導体素子と、前記半導体素子がフエイスダウンで実装され、前記複数のバンプに夫々接続される複数の電極を有する可撓性の基板と、を具備する半導体装置の製造方法であって、
ボンディングツールと、前記半導体素子の前記バンプの形成面と反対側の面との間に、防着フィルムを設け、
前記防着フィルムには開口が形成され、
前記ボンディングツールには、前記防着フィルムの前記開口に対応した第1の吸着孔と、前記防着フィルムのみを吸着するための第2の吸着孔とが設けられており、
前記バンプが接続される前記電極上の接続部分で挟まれる領域に対応した寸法及び形状の凹部を有するボンディングステージ上に、前記領域と前記凹部とが対応するように、前記基板を配置する工程と、
前記ボンディングステージ上に設けられた前記凹部内を排気して、前記基板の前記領域を、前記半導体素子が実装される第1の面が凹状となり、且つ、前記第1の面とは反対側の第2の面が凸状となるように弾性変形により撓ませる工程と、
前記領域を含む、前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記ボンディングツールにおいて前記第1の吸着孔上に位置する前記防着フィルムの前記開口を通して排気するとともに、前記第2の吸着孔を通した排気により前記防着フィルムを前記ボンディングツールに吸着させながら、前記基板上の前記半導体素子実装位置に、前記半導体素子を前記ボンディングツールにて押圧し且つ加熱する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。 - 互いに平行な少なくとも2つの周縁部に沿って夫々形成された複数のバンプを有する半導体素子と、前記半導体素子がフエイスダウンで実装され、前記複数のバンプに夫々接続される複数の電極を有する可撓性の基板と、を具備する半導体装置の製造方法であって、
前記基板における、前記バンプが接続される前記電極上の接続部分で挟まれる領域を、前記半導体素子が実装される第1の面とは反対側の第2の面から局所的に吸引することにより、前記領域内において、前記第1の面が凹状となり、且つ、前記第2の面が凸状となるように、前記基板を弾性変形により撓ませながら、前記バンプの形成面に前記バンプを埋め込むようにフィルム状接着剤が設けられた前記半導体素子を、ボンディングツールにより前記基板上に固着する工程を有し、
前記半導体素子を前記基板上に固着する工程において、前記基板に形成された電極に前記半導体素子の前記バンプを接続することを特徴とする半導体装置の製造方法。 - 互いに平行な少なくとも2つの周縁部に沿って夫々形成された複数のバンプを有する半導体素子と、前記半導体素子がフエイスダウンで実装され、前記複数のバンプに夫々接続される複数の電極を有する可撓性の基板と、を具備する半導体装置の製造方法であって、
前記バンプが接続される前記電極上の接続部分で挟まれる領域に対応した寸法及び形状の凹部を有するボンディングステージ上に、前記領域と前記凹部とが対応するように、前記基板を配置する工程と、
前記ボンディングステージ上に設けられた前記凹部内を排気して、前記基板の前記領域を、前記半導体素子が実装される第1の面が凹状となり、且つ、前記第1の面とは反対側の第2の面が凸状となるように弾性変形により撓ませる工程と、
前記領域を含む、前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上の前記半導体素子実装位置に、前記バンプの形成面に前記バンプを埋め込むようにフィルム状接着剤が設けられた前記半導体素子を、ボンディングツールにて押圧し且つ加熱する工程と、
前記フィルム状接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082850A JP5494546B2 (ja) | 2011-04-04 | 2011-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082850A JP5494546B2 (ja) | 2011-04-04 | 2011-04-04 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130082A Division JP4755222B2 (ja) | 2008-05-16 | 2008-05-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135108A true JP2011135108A (ja) | 2011-07-07 |
JP5494546B2 JP5494546B2 (ja) | 2014-05-14 |
Family
ID=44347423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011082850A Expired - Fee Related JP5494546B2 (ja) | 2011-04-04 | 2011-04-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5494546B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014043545A1 (en) * | 2012-09-13 | 2014-03-20 | Texas Instruments Incorporated | Semiconductor chip mounting |
US9607949B2 (en) | 2014-03-20 | 2017-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips in resin and electronic circuit device with the semiconductor device |
CN114641148A (zh) * | 2022-03-15 | 2022-06-17 | 苏州合宏世纪电子有限公司 | 一种自动贴合的smt贴片机及贴片工艺 |
US11521950B2 (en) | 2019-09-17 | 2022-12-06 | Kioxia Corporation | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167842A (ja) * | 1997-08-19 | 1999-03-09 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置および実装方法 |
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP2003007771A (ja) * | 2001-06-19 | 2003-01-10 | Sony Corp | 実装装置 |
JP2004221319A (ja) * | 2003-01-15 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2011
- 2011-04-04 JP JP2011082850A patent/JP5494546B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167842A (ja) * | 1997-08-19 | 1999-03-09 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置および実装方法 |
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP2003007771A (ja) * | 2001-06-19 | 2003-01-10 | Sony Corp | 実装装置 |
JP2004221319A (ja) * | 2003-01-15 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014043545A1 (en) * | 2012-09-13 | 2014-03-20 | Texas Instruments Incorporated | Semiconductor chip mounting |
US9607949B2 (en) | 2014-03-20 | 2017-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips in resin and electronic circuit device with the semiconductor device |
US11521950B2 (en) | 2019-09-17 | 2022-12-06 | Kioxia Corporation | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
CN114641148A (zh) * | 2022-03-15 | 2022-06-17 | 苏州合宏世纪电子有限公司 | 一种自动贴合的smt贴片机及贴片工艺 |
Also Published As
Publication number | Publication date |
---|---|
JP5494546B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553765B2 (ja) | 半導体装置の製造方法 | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
TWI594391B (zh) | Method of manufacturing semiconductor device | |
JP4553813B2 (ja) | 半導体装置の製造方法 | |
US8378498B2 (en) | Chip assembly with a coreless substrate employing a patterned adhesive layer | |
JP4755222B2 (ja) | 半導体装置の製造方法 | |
JP2006202783A (ja) | 半導体装置の製造方法 | |
JP5494546B2 (ja) | 半導体装置の製造方法 | |
JP2017041638A (ja) | プレカットされウェハに塗布されるアンダーフィル膜 | |
JP2015076604A (ja) | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 | |
JP2012199342A (ja) | 樹脂モールド基板の製造方法および樹脂モールド基板 | |
JP2014203868A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011054653A (ja) | 半導体装置の製造方法 | |
JP5609617B2 (ja) | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 | |
JP2012059829A (ja) | 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法 | |
JP2010206028A (ja) | Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス | |
JP2007134489A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009099850A (ja) | 半導体モジュールの製造方法及び製造装置、半導体モジュール | |
JP2007134738A (ja) | 半導体装置の製造方法 | |
JP5516237B2 (ja) | 回路モジュールの製造方法 | |
TW201501215A (zh) | 密封片貼附方法及密封片貼附裝置 | |
JP2013016577A (ja) | 半導体装置の製造方法 | |
JP5310652B2 (ja) | 複合基板の製造方法 | |
JP5223231B2 (ja) | 半導体装置 | |
JP3858719B2 (ja) | 半導体装置用の補強材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5494546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |