CN105122444A - 底部填充膜、密封片、半导体装置的制造方法和半导体装置 - Google Patents

底部填充膜、密封片、半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN105122444A
CN105122444A CN201480020025.6A CN201480020025A CN105122444A CN 105122444 A CN105122444 A CN 105122444A CN 201480020025 A CN201480020025 A CN 201480020025A CN 105122444 A CN105122444 A CN 105122444A
Authority
CN
China
Prior art keywords
underfill film
semiconductor element
underfill
semiconductor
adherend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480020025.6A
Other languages
English (en)
Inventor
盛田浩介
高本尚英
花园博行
福井章洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105122444A publication Critical patent/CN105122444A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

本发明提供在导热性优异的同时、可以良好地填充半导体元件与基板之间的空间的底部填充膜和密封片。本发明涉及一种底部填充膜，其含有树脂和导热性填料，上述导热性填料的含量为50体积％以上，相对于底部填充膜的厚度，上述导热性填料的平均粒径为30％以下的值，相对于上述底部填充膜的厚度，上述导热性填料的最大粒径为80％以下的值。

Description

底部填充膜、密封片、半导体装置的制造方法和半导体装置
技术领域
本发明涉及底部填充膜、密封片、半导体装置的制造方法和半导体装置。
背景技术
作为提高半导体封装等的散热性的方法，有设置散热器等散热构件的方法。
例如，专利文献1公开了在逻辑LSI安装散热构件，将逻辑LSI的热散热的技术。专利文献2公开了使驱动芯片的发热传到至散热金属箔而进行散热的技术。
然而，不希望在数码相机、手机等对于壳体尺寸存在限制的机器内设置散热构件。另外，若设置散热构件，则不仅需要散热构件的构件费，而且制造工序也增加，因此也存在导致成本升高的问题。
另外，在倒装芯片安装的半导体封装中，为了确保半导体元件与基板之间的连接可靠性，在半导体元件与基板之间的空间填充有底部填充材料(密封树脂)。作为这样的底部填充材料广泛使用液状型(专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开2008-258306号公报
专利文献2：日本特开2008-275803号公报
专利文献3：日本特开2011-176278号公报
发明内容
发明要解决的课题
作为提高倒装芯片安装的半导体封装的散热性的方法，考虑提高底部填充材料的导热性的方法。然而，为了提高导热性，若在液状型的底部填充材料中大量配合填料，则粘度变高，有时变得难以填充半导体元件与基板之间的空间。在小型高密度的半导体封装中，有时也不能填充。
专利文献3中公开了通过在底部填充组合物中配合二乙烯基芳烃二环氧化物，由此即使配合高水准的填料也得到低粘度的底部填充组合物，但由于使用了二氧化硅，因此导热性不充分。另外，由于为液状型，因此关于填充性存在改善的余地。
本发明鉴于上述问题点而实施，其目的在于提供在导热性优异的同时、可以良好地填充半导体元件与基板之间的空间的底部填充膜和密封片。
解决课题的方法
本发明的底部填充膜含有树脂和导热性填料，上述导热性填料的含量为50体积％以上，相对于底部填充膜的厚度，上述导热性填料的平均粒径为30％以下的值，相对于上述底部填充膜的厚度，上述导热性填料的最大粒径为80％以下的值。
本发明的底部填充膜中，相对于底部填充膜的厚度，将导热性填料的平均粒径设定为30％以下，将导热性填料的最大粒径设定为80％以下，因此可以将导热性填料的含量设定为50体积％以上的高的值。也就是说，由于可以较密地封装导热性填料，因此能得到优良的导热性。另外，由于将与底部填充膜的厚度相对的导热性填料的平均粒径和最大粒径最佳化，因此可以良好地填充半导体元件与基板之间的空间。
本发明的底部填充膜优选导热率为2W/mK以上。通过这样的导热率，可以有效地使从半导体元件产生的热向外部释放。
优选：上述导热性填料的含量为50～80体积％，相对于上述底部填充膜的厚度，上述导热性填料的平均粒径为10～30％的值，相对于上述底部填充膜的厚度，上述导热性填料的最大粒径为40～80％的值。通过将导热性填料的含量和形态具体地设置为这样的特定的值，可以良好地提高底部填充膜的散热性。
本发明的底部填充膜优选表面粗糙度(Ra)为300nm以下。由于采用特定的含量和特定的形态的导热性填料，因此可以将表面粗糙度(Ra)设置为300nm以下。通过将表面粗糙度(Ra)设置为300nm以下，可以得到与基板、芯片的良好的粘接力。
本发明的底部填充膜优选含有平均粒径不同的导热性填料作为上述导热性填料。由此，可以在平均粒径大的导热性填料之间填充平均粒径小的导热性填料，可以提高导热性。
本发明的底部填充膜优选总光线透射率为50％以上。若为50％以上，则在包含后述的位置调整工序的制法中可以精度良好地检测出半导体元件的位置，因此容易确定切割位置。另外，也可以容易地形成半导体元件与被粘物间的电连接。
本发明还涉及具备上述底部填充膜和粘合带、上述粘合带具有基材和设置于上述基材上的粘合剂层、上述底部填充膜设置于上述粘合剂层上的密封片。
上述底部填充膜从上述粘合剂层的剥离力优选为0.03～0.10N/20mm。由此，可以防止切割时的芯片飞散。
上述粘合带优选为半导体晶片的背面磨削用带或切割带。
本发明还涉及一种半导体装置的制造方法，其是具备被粘物、与上述被粘物电连接的半导体元件和填充上述被粘物与上述半导体元件之间的空间的底部填充膜的半导体装置的制造方法，其包括：准备工序，准备上述底部填充膜贴合于半导体元件后的带底部填充膜的半导体元件，和连接工序，用所述带底部填充膜的半导体元件的所述底部填充膜将所述被粘物与所述半导体元件之间的空间填充，同时将所述被粘物与所述半导体元件电连接。
本发明的半导体装置的制造方法优选包括对上述带底部填充膜的半导体元件的上述底部填充膜的露出面照射斜光，使上述半导体元件与上述被粘物的相对位置调整至相互的连接预定位置的位置调整工序。由此，可以容易地进行半导体元件与被粘物的向连接预定位置的位置调整。
优选相对于上述底部填充膜的露出面以5～85°的入射角照射斜光。通过以这样的入射角照射斜光，可以防止正反射光而提高半导体元件的位置检测精度，可以进一步使向连接预定位置的调整的精度提高。
上述斜光优选包含400～550nm的波长。若斜光包含上述特定波长，则对由包含无机填充剂的通常的材料形成的底部填充材料也显示出良好的透射性，因此可以更容易地进行半导体元件与被粘物的向连接预定位置的调整。
优选相对于上述底部填充膜的露出面从2个以上的方向或全部方向照射上述斜光。通过从多方向或全部方向(整个圆周方向)的斜光照射，可以使从半导体元件的扩散反射增大而提高位置检测的精度，可以进一步使与被粘物的向连接预定位置的调整的精度提高。
本发明还涉及使用上述底部填充膜制作的半导体装置。
本发明还涉及通过上述方法制作的半导体装置。
附图说明
图1是本发明的密封片截面的示意图。
图2是表示实施方式1的半导体装置的制造方法的各工序的图。
图3是表示实施方式1的切割位置确定工序的图。
图4是表示实施方式1的位置调整工序的图。
图5是表示实施方式2的半导体装置的制造方法的各工序的图。
具体实施方式
[底部填充膜]
本发明的底部填充膜含有树脂和导热性填料，上述导热性填料的含量为50体积％以上，相对于底部填充膜的厚度，上述导热性填料的平均粒径为30％以下的值，相对于上述底部填充膜的厚度，上述导热性填料的最大粒径为80％以下的值。
本发明的底部填充膜含有导热性填料。
作为导热性填料，没有特别限制，可举出例如氧化铝、氧化锌、氧化镁、氮化硼、氢氧化镁、氮化铝、碳化硅等电绝缘性的物质。它们可以单独或并用2种以上而使用。其中，优选氧化铝，因为其呈高传导率、且分散性优异、容易获得。
只要能对底部填充膜赋予导热性，导热性填料的导热率就没有特别限定，但优选为12W/mK以上，更优选为15W/mK以上，进一步优选为25W/mK以上。若为12W/mK以上，则可以对底部填充膜赋予2W/mK以上的导热性。导热性填料的导热率例如为70W/mK以下。
导热性填料的含量在底部填充膜中为50体积％以上，优选为55体积％以上。由于为50体积％以上，因此可以提高底部填充膜的导热率，可以有效地释放在半导体封装产生的热。另一方面，导热性填料的含量在底部填充膜中优选为80体积％以下，更优选为75体积％以下。若为80体积％以下，则可以防止底部填充膜中的粘接成分的相对减少，可以确保对于半导体元件等的润湿性和粘接性。
导热性填料的平均粒径相对于底部填充膜的厚度为30％以下，优选为25％以下，进一步优选为5％以下，特别优选为4％以下。若超过30％，则对于基板、半导体元件的凹凸的填埋性变得不充分而有时成为空隙的原因。另一方面，平均粒径的下限没有特别限定，但相对于底部填充膜的厚度，优选为0.5％以上，更优选为1％以上。
导热性填料的最大粒径相对于底部填充膜的厚度为80％以下，优选为70％以下，更优选为40％以下，进一步优选为15％以下。若超过80％，则有时对于半导体元件、基板的填埋性降低的同时，发生咬入连接端子间、引起接合不良。另一方面，最大粒径的下限没有特别限定，但相对于底部填充膜的厚度，优选为1％以上，更优选为5％以上。此外，导热性填料的最大粒径是指底部填充膜中含有的导热性填料整体之中最大的粒径。
导热性填料的平均粒径和最大粒径是通过激光衍射式的粒度分布计(HORIBA制，装置名；LA-910)求出的值。
本发明的底部填充膜优选含有平均粒径不同的导热性填料。由此，可以在平均粒径大的导热性填料之间填充平均粒径小的导热性填料，可以提高导热性。
平均粒径小的导热性填料的平均粒径相对于平均粒径大的导热性填料的平均粒径优选1～50％。若为上述范围，则可以进一步提高导热性。
导热性填料的粒子形状没有特别限制，可举出例如球状、椭圆球体状、扁平形状、针状、纤维状、薄片状、钉状、线圈状等。这些形状中，在分散性优异、可以提高填充率方面优选球状。
本发明的底部填充膜含有树脂。作为树脂没有特别限制，可举出例如丙烯酸系树脂、热固性树脂等。其中，优选并用丙烯酸系树脂、热固性树脂。
作为上述丙烯酸系树脂，没有特别限制，可举出以具有碳数30以下、特别是碳数4～18的直链或者支链的烷基的丙烯酸或甲基丙烯酸的酯的1种或2种以上为成分的聚合物等。作为上述烷基，可举出例如甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷、十四烷基、硬脂基、十八烷基、或十二烷基等。
另外，作为形成上述聚合物的其他单体，没有特别限制，可举出例如丙烯腈这样的含氰基的单体、丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或者巴豆酸等这样的含羧基的单体、马来酸酐或者衣康酸酐等这样的酸酐单体、(甲基)丙烯酸-2-羟乙酯、(甲基)丙烯酸-2-羟丙酯、(甲基)丙烯酸-4-羟丁酯、(甲基)丙烯酸-6-羟己酯、(甲基)丙烯酸-8-羟辛酯、(甲基)丙烯酸-10-羟癸酯、(甲基)丙烯酸-12-羟基月桂基酯或者丙烯酸(4-羟基甲基环己基)-甲基酯等这样的含羟基的单体、苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯或者(甲基)丙烯酰氧基萘磺酸等这样的含磺酸基的单体、或2-羟基乙基丙烯酰基磷酸酯等这样的含磷酸基的单体。
底部填充膜中的丙烯酸系树脂的含量优选为2重量％以上，更优选为5重量％以上。若为2重量％以上，则片具有挠性且可使操作性提高。另外，底部填充膜中的丙烯酸系树脂的含量优选为30重量％以下，更优选为25重量％以下。若为30重量％以下，则可得到对于基板、半导体元件的凹凸充分的填埋性。
作为上述热固性树脂，可举出酚醛树脂、氨基树脂、不饱和聚酯树脂、环氧树脂、聚氨酯树脂、硅酮树脂、或热固性聚酰亚胺树脂等。这些树脂可以单独或并用2种以上使用。特别是在使半导体元件腐蚀的离子性杂质等的含有少的方面、可以抑制在切割的切割面中底部填充膜的糊露出、可以抑制切割面彼此的再附着(粘连)方面，优选环氧树脂。另外，作为环氧树脂的固化剂优选酚醛树脂。
上述环氧树脂只要是作为粘接剂组合物而通常使用的物质就没有特别限定，可使用例如双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚线型酚醛型、邻甲酚线型酚醛型、三羟基苯基甲烷型、四羟苯基(phenylol)乙烷型等二官能环氧树脂、多官能环氧树脂、或乙内酰脲型、三缩水甘油基异氰脲酸酯型或者缩水甘油基胺型等环氧树脂。它们可以单独或并用2种以上使用。这些环氧树脂中特别优选线型酚醛型环氧树脂、联苯型环氧树脂、三羟基苯基甲烷型树脂或四羟苯基乙烷型环氧树脂。这是因为这些环氧树脂与作为固化剂的酚醛树脂的反应性充分、耐热性等优异。
进一步，上述酚醛树脂作为上述环氧树脂的固化剂起作用，可举出例如苯酚线型酚醛树脂、苯酚芳烷基树脂、甲酚线型酚醛树脂、叔丁基苯酚线型酚醛树脂、壬基苯酚线型酚醛树脂等线型酚醛型酚醛树脂、甲阶型酚醛树脂、聚对氧苯乙烯等聚氧苯乙烯等。它们可以单独或并用2种以上使用。这些酚醛树脂中特别优选苯酚线型酚醛树脂、苯酚芳烷基树脂。这是因为可以使半导体装置的连接可靠性提高。
优选以上述环氧树脂与酚醛树脂的配合比例例如为相对于上述环氧树脂成分中的环氧基1当量、酚醛树脂中的羟基为0.5～2.0当量的方式进行配合。更优选为0.8～1.2当量。若在上述范围外，则不进行充分的固化反应，底部填充膜的特性容易劣化。
底部填充膜中的热固性树脂的含量优选为5重量％以上，更优选为10重量％以上。若为5重量％以上，则固化后的热特性提高，变得容易保持可靠性。另外，底部填充膜中的热固性树脂的含量优选为80重量％以下，更优选为50重量％以下，进一步优选为30重量％以下。若为80重量％以下，则变得容易保持可靠性。
作为环氧树脂和酚醛树脂的热固化促进催化剂，没有特别限制，可以从公知的热固化促进催化剂中适当选择使用。热固化促进催化剂可以单独或组合使用2种以上。作为热固化促进催化剂，可以使用例如胺系固化促进剂、磷系固化促进剂、咪唑系固化促进剂、硼系固化促进剂、磷-硼系固化促进剂等。
热固化促进催化剂的含量相对于环氧树脂和酚醛树脂的合计含量100重量份优选为0.01重量份以上，更优选为0.1重量份以上。若为0.01重量份以上，则基于热处理的固化时间变短而可以使生产率提高。另外，热固化促进催化剂的含量优选为5重量份以下，更优选为2重量份以下。若为5重量份以下，则可以使热固性树脂的保存性提高。
为了除去焊料凸块的表面的氧化膜而使半导体元件的安装容易，可以在底部填充膜中添加助焊剂。作为助焊剂没有特别限制，可以使用具有以往公知的助焊剂作用的化合物，可举出例如邻茴香酸(オルトアニス酸)、双酚酸、己二酸、乙酰水杨酸、苯甲酸、二苯基乙醇酸、壬二酸、苄基苯甲酸、丙二酸、2，2-双(羟基甲基)丙酸、水杨酸、邻甲氧基苯甲酸、间羟基苯甲酸、琥珀酸、2，6-二甲氧基甲基对甲酚、苯甲酰肼、碳酰肼、丙二酸二酰肼、琥珀酸二酰肼、戊二酸二酰肼、水杨酰肼、亚氨基二乙酸二酰肼、衣康酸二酰肼、柠檬酸三酰肼、硫代碳酰肼、二苯甲酮腙、4，4’-氧双苯磺酰肼和己二酸二酰肼等。助焊剂的添加量只要为发挥出上述助焊剂作用的程度即可，通常相对于底部填充膜中含有的树脂成分(丙烯酸系树脂、热固性树脂等树脂成分)100重量份优选为0.1～20重量份左右。
底部填充膜可以根据需要着色。在底部填充膜中，作为通过着色而呈现的颜色没有特别限制，但例如优选黑色、蓝色、红色、绿色等。在着色时，可以从颜料、染料等公知的着色剂中适当选择使用。
在预先使底部填充膜以某种程度交联时，在制作时，可以预先添加与聚合物的分子链末端的官能团等反应的多官能性化合物作为交联剂。
作为上述交联剂，特别是更优选甲苯二异氰酸酯、二苯基甲烷二异氰酸酯、对苯二异氰酸酯、1，5-萘二异氰酸酯、多元醇与二异氰酸酯的加成物等聚异氰酸酯化合物。
此外，除了上述成分以外也可以在底部填充膜中适当配合其他添加剂。作为其他添加剂，可举出例如阻燃剂、硅烷偶联剂、离子捕获剂等。作为上述阻燃剂，可举出例如三氧化锑、五氧化锑、溴化环氧树脂等。它们可以单独或并用2种以上而使用。作为上述硅烷偶联剂，可举出例如β-(3，4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独或并用2种以上使用。作为上述离子捕获剂，可举出例如水滑石类、氢氧化铋等。它们可以单独或并用2种以上而使用。
例如如下制作底部填充膜。首先，配合作为底部填充膜的形成材料的上述各成分，溶解或使其分散于溶剂(例如甲乙酮、乙酸乙酯等)而制备涂布液。接着，以成为规定厚度的方式在基材隔片上涂布制备的涂布液而形成涂布膜后，使该涂布膜干燥，形成底部填充膜。
本发明的底部填充膜的导热率通常为2W/mK以上，优选为3W/mK以上，更优选为5W/mK以上。若为2W/mK以上，则可以有效地释放在半导体封装产生的热。导热率的上限没有特别限定，但例如为70W/mK以下。
本发明的底部填充膜的热固化前的表面粗糙度(Ra)优选为300nm以下，更优选为250nm以下。若为300nm以下，则获得对于基板、半导体元件的良好的润湿性。表面粗糙度(Ra)的下限没有特别限定，但例如为10nm以上。
此外，表面粗糙度(Ra)可以基于JISB0601使用Veeco公司制的非接触三维粗糙度测定装置(NT3300)来测定。具体而言，可以将测定条件设置为50倍，将测定数据用Medianfilter处理来得到测定值。
只要考虑半导体元件与被粘物之间的间隙、连接构件的高度来适当设定本发明的底部填充膜的厚度即可。例如，厚度优选10μm以上，更优选15μm以上。另外，厚度优选100μm以下，更优选50μm以下。
优选通过隔片保护本发明的底部填充膜。隔片在供于实用之前具有作为保护底部填充膜的保护材料的功能。在要往底部填充膜上贴合半导体元件时剥剥离隔片。作为隔片，也能使用用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯、或氟系剥离剂、长链烷基丙烯酸酯系剥离剂等剥离剂进行表面涂布后的塑料膜、纸等。
本发明的底部填充膜的总光线透射率越高越优选。具体而言，优选为50％以上，更优选为60％以上，进一步优选为70％以上。此外，若为包括后述的位置调整工序的制法，则即使为50％左右的总光线透射率也可以精度良好地检测半导体元件的位置，因此容易确定切割位置。另外，也可以容易地形成半导体元件与被粘物间的电连接。
可以基于JISK7361使用雾度计HM-150(村上色彩技术研究所制)来测定总光线透射率。
本发明的底部填充膜可以作为填充半导体元件与被粘物之间的空间的密封用膜使用。作为被粘物，可举出布线电路基板、柔性基板、中介层(interposer)、半导体晶片、半导体元件等。
本发明的底部填充膜可以与粘合带一体化后使用。由此，可以有效地制造半导体装置。
[密封片(粘合带一体型底部填充膜)]
本发明的密封片具备底部填充膜和粘合带。
图1为本发明的密封片10截面的示意图。如图1所示，密封片10具备底部填充膜2和粘合带1。粘合带1具备基材1a和粘合剂层1b，粘合剂层1b设置于基材1a上。底部填充膜2设置于粘合剂层1b上。
此外，底部填充膜2无需如图1所示那样设置于粘合带1的整个面，只要以对于与半导体晶片3(参照图2A)的贴合充分的尺寸设置即可。
粘合带1具备基材1a和层叠于基材1a上的粘合剂层1b。
上述基材1a成为密封片10的强度母体。可举出例如低密度聚乙烯、直链状聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、均聚聚丙烯、聚丁烯、聚甲基戊烯等聚烯烃、乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳香族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素系树脂、硅酮树脂、金属(箔)、纸等。粘合剂层1b为紫外线固化型时，优选基材1a对紫外线具有透射性。
可以对基材1a的表面实施惯用的表面处理。
上述基材1a可以适当选择使用同种或不同种类的基材，可以根据需要使用将数种共混而成的基材。另外，为了对基材1a赋予防静电能力，可以在上述的基材1a上设置包含金属、合金、它们的氧化物等的厚度为30～500埃左右的导电性物质的蒸镀层。基材1a可以为单层或2种以上的多层。
可以适当确定基材1a的厚度，通常为5μm以上且200μm以下左右，优选为35μm以上且120μm以下。
此外，在不损害本发明的效果等的范围内，在基材1a中可以包含各种添加剂(例如着色剂、填充剂、增塑剂、防老化剂、抗氧化剂、表面活性剂、阻燃剂等)。
作为粘合剂层1b的形成中使用的粘合剂没有特别限制，例如可以使用丙烯酸系粘合剂、橡胶系粘合剂等通常的压敏性粘接剂。作为上述压敏性粘接剂，在利用超纯水、醇等有机溶剂的清洁洗涤性良好的方面，优选以丙烯酸系聚合物为基础聚合物的丙烯酸系粘合剂。
作为上述丙烯酸系聚合物，可举出将丙烯酸酯作为主单体成分使用的聚合物。作为上述丙烯酸酯，可举出例如将(甲基)丙烯酸烷基酯(例如甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷酯、十二烷酯、十三烷酯、十四烷酯、十六烷酯、十八烷酯、二十烷酯等烷基的碳数1～30、特别是碳数4～18的直链状或支链状的烷基酯等)和(甲基)丙烯酸环烷基酯(例如环戊基酯、环己基酯等)的1种或2种以上作为单体成分使用的丙烯酸系聚合物等。此外，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的(甲基)都为同样的意思。
上述丙烯酸系聚合物以凝集力、耐热性等的改质为目的，根据需要，可以含有与能与上述(甲基)丙烯酸烷基酯或环烷基酯共聚的其他单体成分对应的单元。作为这样的单体成分，可列举例如丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基的单体；马来酸酐、衣康酸酐等酸酐单体；(甲基)丙烯酸-2羟乙酯、(甲基)丙烯酸-2-羟丙酯、(甲基)丙烯酸-4-羟丁酯、(甲基)丙烯酸-6-羟己酯、(甲基)丙烯酸-8-羟辛酯、(甲基)丙烯酸-10-羟癸酯、(甲基)丙烯酸-12-羟基月桂酯、(4-羟基甲基环己基)甲基(甲基)丙烯酸酯等含羟基的单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等的含磺酸基的单体；2-羟基乙基丙烯酰基磷酸酯等含磷酸基的单体；丙烯酰胺、丙烯腈等。这些能共聚的单体成分可以使用1种或2种以上。这些能共聚的单体的使用量优选总单体成分的40重量％以下。
进一步，为了使上述丙烯酸系聚合物交联，也可以根据需要含有作为共聚用单体成分的多官能性单体等。作为这样的多官能性单体，可举出例如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能性单体也可以使用1种或2种以上。在粘合特性等方面，多官能性单体的使用量优选总单体成分的30重量％以下。
可以通过将单一单体或2种以上的单体混合物供于聚合来得到上述丙烯酸系聚合物。也可以通过溶液聚合、乳液聚合、本体聚合、悬浮聚合等任意的方式来进行聚合。在防止对清洁的被粘物的污染等方面，优选低分子量物质的含量小。从该点考虑，丙烯酸系聚合物的数均分子量优选为30万以上，进一步优选为40万～300万左右。
另外，为了提高作为基础聚合物的丙烯酸系聚合物等的数均分子量，也可以在上述粘合剂中适当采用外部交联剂。作为外部交联方法的具体的手段，可举出添加聚异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺系交联剂等所谓的交联剂而使其反应的方法。使用外部交联剂时，可以根据与应当交联的基础聚合物的平衡、进一步根据作为粘合剂的使用用途而适当确定其使用量。通常，相对于上述基础聚合物100重量份，优选配合5重量份左右以下，进一步优选配合0.1～5重量份。进一步，在粘合剂中，除了上述成分以外，可以根据需要使用以往公知的各种增粘剂、防老化剂等添加剂。
可以通过辐射线固化型粘合剂形成粘合剂层1b。辐射线固化型粘合剂可以通过紫外线等辐射线的照射而使交联度增大并容易地使其粘合力降低。作为辐射线，可举出X射线、紫外线、电子束、α射线、β射线、中子射线等。
辐射线固化型粘合剂可以没有特别限制地使用具有碳-碳双键等辐射线固化性的官能团、并且表现出粘合性的物质。作为辐射线固化型粘合剂，可例示例如在上述丙烯酸系粘合剂、橡胶系粘合剂等通常的压敏性粘合剂中配合有辐射线固化性的单体成分、低聚物成分的添加型的辐射线固化性粘合剂。
作为配合的辐射线固化性的单体成分，可举出例如氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、双季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1，4-丁二醇二(甲基)丙烯酸酯等。另外辐射线固化性的低聚物成分可举出氨基甲酸酯系、聚醚系、聚酯系、聚碳酸酯系、聚丁二烯系等各种低聚物，适合为其重均分子量为100～30000左右的范围的物质。辐射线固化性的单体成分、低聚物成分的配合量可以根据上述粘合剂层的种类适当确定可以降低粘合剂层的粘合力的量。通常，相对于构成粘合剂的丙烯酸系聚合物等基础聚合物100重量份，例如为5～500重量份，优选为40～150重量份左右。
另外，作为辐射线固化型粘合剂，除了上述说明的添加型的辐射线固化性粘合剂以外，可举出使用了在聚合物侧链或主链中或者主链末端具有碳-碳双键的物质作为基础聚合物的内在型的辐射线固化性粘合剂。内在型的辐射线固化性粘合剂无需含有作为低分子成分的低聚物成分等、或不含很多，因此粘合剂不会随时间在低聚物成分等中移动，可以形成稳定的层结构的粘合剂层，因此优选。
具有上述碳-碳双键的基础聚合物可以没有特别限制地使用具有碳-碳双键、并且具有粘合性的物质。作为这样的基础聚合物，优选以丙烯酸系聚合物为基本骨架的聚合物。作为丙烯酸系聚合物的基本骨架，可举出上述例示的丙烯酸系聚合物。
向上述丙烯酸系聚合物中导入碳-碳双键的方法没有特别的限制，可以采用各种方法，将碳-碳双键导入到聚合物侧链中在分子设计上是容易的。例如可以列举如下方法：预先将丙烯酸系聚合物与具有官能团的单体共聚后，使具有能够与该官能团反应的官能团和碳-碳双键的化合物在维持碳-碳双键的辐射线固化性的情况下进行缩聚或加成反应。
作为这些官能团的组合例，可以列举羧酸基与环氧基、羧酸基与氮丙啶基、羟基与异氰酸酯基等。在这些官能团的组合中，从反应追踪的容易性出发，优选羟基与异氰酸酯基的组合。另外，只要是通过这些官能团的组合而生成上述具有碳-碳双键的丙烯酸系聚合物的组合，则官能团可以位于丙烯酸系聚合物和上述化合物中的任意一方均可，在上述优选的组合中，优选丙烯酸系聚合物具有羟基、上述化合物具有异氰酸酯基的情况。这种情况下，作为具有碳-碳双键的异氰酸酯化合物，可以列举例如甲基丙烯酰基异氰酸酯、2-甲基丙烯酰基氧基乙基异氰酸酯、间异丙烯基-α,α-二甲基苄基异氰酸酯等。另外，作为丙烯酸系聚合物，使用将上述例示的含羟基单体、2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚的醚系化合物等共聚而得到的聚合物。
上述内在型的辐射线固化性粘合剂可以单独使用上述具有碳-碳双键的基础聚合物(特别是丙烯酸系聚合物)，但也可以以不会使特性变差的程度配合上述辐射线固化性的单体成分、低聚物成分。辐射线固化性的低聚物成分等通常相对于基础聚合物100重量份为30重量份的范围内，优选为0～10重量份的范围。
在上述辐射线固化型粘合剂中，在利用紫外线等进行固化的情况下，优选含有光聚合引发剂。作为光聚合引发剂，可以列举例如：4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯酮等α-酮系化合物；甲氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、2,2-二乙氧基苯乙酮、2-甲基-1-[4-(甲基硫代)-苯基]-2-吗啉代丙烷-1等苯乙酮系化合物；苯偶姻乙基醚、苯偶姻异丙基醚、茴香偶姻甲基醚等苯偶姻醚系化合物；苄基二甲基缩酮等缩酮系化合物；2-萘磺酰氯等芳香族磺酰氯系化合物；1-苯基-1,2-丙二酮-2-(O-乙氧基羰基)肟等光活性肟系化合物；二苯甲酮、苯甲酰基苯甲酸、3,3’-二甲基-4-甲氧基二苯甲酮等二苯酮系化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮、2,4-二异丙基噻吨酮等噻吨酮系化合物；樟脑醌；卤化酮；酰基氧化膦；酰基磷酸酯等。光聚合引发剂的配合量相对于构成粘合剂的丙烯酸系聚合物等基础聚合物100重量份，例如为0.05～20重量份左右。
此外，在辐射线照射时因氧而阻碍固化的情况下，优选利用某些方法从辐射线固化型的粘合剂层1b的表面阻断氧(空气)。可以列举例如：使用隔片被覆粘合剂层1b的表面的方法；在氮气气氛中进行紫外线等辐射线的照射的方法等。
此外，可以在粘合剂层1b中含有各种添加剂(例如着色剂、增稠剂、增量剂、填充剂、增粘剂、增塑剂、防老化剂、抗氧化剂、表面活性剂、交联剂等)。
粘合剂层1b的厚度没有特别限制，例如为1～50μm左右，优选为2～30μm，进一步优选为5～25μm。
作为粘合带1，可以适宜地使用半导体晶片的背面磨削用带、切割带。
例如可以预先分别制作粘合带1和底部填充膜2，最后使它们贴合，由此制成密封片10。
密封片10中，自底部填充膜2的粘合剂层1b的剥离力优选为0.03～0.10N/20mm。若为0.03N/20mm以上，则可以防止切割时的芯片飞散。若为0.10N/20mm以下，则可以得到良好的拾取性。
[半导体装置的制造方法]
本发明的半导体装置的制造方法制造半导体装置，所述半导体装置具备：被粘物、与上述被粘物电连接的半导体元件、和将上述被粘物与上述半导体元件之间的空间填充的底部填充膜。
而且，本发明的半导体装置的制造方法包括：准备工序，准备底部填充膜贴合于半导体元件后的带底部填充膜的半导体元件，和连接工序，用上述带底部填充膜的半导体元件的上述底部填充膜将上述被粘物与上述半导体元件之间的空间填充，同时将上述被粘物与上述半导体元件电连接。
本发明的半导体装置的制造方法只要包括准备工序和连接工序就没有特别限定，但优选包括位置调整工序，即对所述带底部填充膜的半导体元件的所述底部填充膜的露出面照射斜光，使所述半导体元件与所述被粘物的相对位置调整至相互的连接预定位置。由此，可以容易地进行半导体元件与被粘物的向连接预定位置的位置调整。
以下，列举实施方式，详细地说明本发明的半导体装置的制造方法，但本发明的半导体装置的制造方法不限于这些实施方式。
(实施方式1)
对实施方式1的半导体装置的制造方法进行说明。图2是表示实施方式1的半导体装置的制造方法的各工序的图。
在实施方式1中使用密封片10。
实施方式1的半导体装置的制造方法包括：使半导体晶片3的形成有连接构件4的电路面3a与密封片10的底部填充膜2贴合的贴合工序、将半导体晶片3的背面3b磨削的磨削工序、在半导体晶片3的背面3b贴附切割带11的晶片固定工序、将粘合带1剥离的剥离工序、对带底部填充膜2的半导体晶片3的底部填充膜2的露出面照射斜光L并确定切割位置的切割位置确定工序、将半导体晶片3切割而形成带底部填充膜2的半导体元件5的切割工序、和从切割带11剥离带底部填充膜2的半导体元件5的拾取工序、对带底部填充膜2的半导体元件5的底部填充膜2的露出面照射斜光L并使半导体元件5与被粘物6的相对位置调整至相互的连接预定位置的位置调整工序、和用带底部填充膜2的半导体元件5的底部填充膜2填充被粘物6与半导体元件5之间的空间同时将被粘物6与半导体元件5电连接的连接工序。
<贴合工序>
贴合工序中，使半导体晶片3的形成有连接构件4的电路面3a与密封片10的底部填充膜2贴合(参照图2A)。
在半导体晶片3的电路面3a形成了多个连接构件4(参照图2A)。作为连接构件4的材质，没有特别限制，可举出例如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊料类(合金)、金系金属材料、铜系金属材料等。连接构件4的高度也根据用途而定，通常为15～100μm左右。当然，半导体晶片3中的各连接构件4的高度可以相同也可以不同。
首先，可以适宜地剥离在密封片10的底部填充膜2上任意设置的隔片，如图2A所示，使半导体晶片3的形成有连接构件4的电路面3a与底部填充膜2对置，使底部填充膜2与半导体晶片3贴合(安装)。
贴合的方法没有特别限定，但优选基于压接的方法。压接的压力优选为0.1MPa以上，更优选为0.2MPa以上。若为0.1MPa以上，则可以将半导体晶片3的电路面3a的凹凸良好地填埋。另外，压接的压力的上限没有特别限定，但优选为1MPa以下，更优选为0.5MPa以下。
贴合的温度优选为60℃以上，更优选为70℃以上。若为60℃以上，则底部填充膜2的粘度降低，可以无空隙地填充半导体晶片3的凹凸。另外，贴合的温度优选为100℃以下，更优选为80℃以下。若为100℃以下，则变得能在抑制底部填充膜2的固化反应的状态下进行贴合。
优选在减压下进行贴合，例如为1000Pa以下，优选为500Pa以下。下限没有特别限定，例如为1Pa以上。
<磨削工序>
在磨削工序中，将与半导体晶片3的电路面3a相反侧的面(即，背面)3b磨削(参照图2B)。作为半导体晶片3的背面磨削中使用的薄型加工机没有特别限制，可以例示例如磨削机(backgrinder)、研磨盘等。另外，可以通过蚀刻等化学方法进行背面磨削。进行背面磨削直到半导体晶片3达到所希望的厚度(例如，700～25μm)。
<晶片固定工序>
磨削工序后，使切割带11贴附于半导体晶片3的背面3b(参照图2C)。此外，切割带11具有在基材11a上层叠有粘合剂层11b的结构。作为基材11a和粘合剂层11b，可以使用在粘合带1的基材1a和粘合剂层1b的项中示出的成分和制法适宜地制作。
<剥离工序>
接着，将粘合带1剥离(参照图2D)。由此，成为底部填充膜2露出的状态。
剥离背面磨削用带1时，在粘合剂层1b具有辐射线固化性的情况下，通过对粘合剂层1b照射辐射线而使粘合剂层1b固化，就可以容易地进行剥离。辐射线的照射量只要考虑使用的辐射线的种类、粘合剂层的固化度等适当设定即可。
<切割位置确定工序>
如图2E和图3所示，对带底部填充膜2的半导体晶片3的底部填充膜2的露出面照射斜光L，确定半导体晶片3中的切割位置。由此，可以高精度地检测半导体晶片3的切割位置，可以简便并且有效地进行半导体晶片3的切割。
具体而言，在固定于切割带11的半导体晶片3的上方配置摄像装置21和环状照明(发光面为圆状的照明)22。接着，从环状照明22对底部填充膜2的露出面2a以规定的入射角α照射斜光L。用摄像装置21以反射图像的形式接收进入底部填充膜2且由半导体晶片3反射的光。用图像认识装置分析接收的反射图像，确定应该切割的位置。之后，通过使切割装置(例如切割刀片、激光振荡器等)移动而调整至切割位置，由此完成本工序(未图示)。
作为用于斜光照射的照明，如上所述可以适宜地使用环状照明22，但不限于此，可以使用线状照明(发光面为直线状的照明)、点状照明(发光面为点状的照明)等。另外，也可以为将多个线状照明以多边形状组合的照明、将点状照明以多边形状或环状组合的照明。
作为照明的光源没有特别限制，可举出卤素灯、LED、荧光灯、钨灯、金属卤化物灯、氙灯、黑光灯等。另外，从光源照射的斜光L可以为平行光线或辐射光线(非平行光线)中任一种，但若考虑照射效率、上述入射角α的设定的容易性，则优选平行光线。其中，由于以平行光线的形式照射斜光L存在物理界限，因此只要为实质的平行光线(半值角在30°以内)即可。另外，斜光L可以为偏振光。
本实施方式中，优选对底部填充膜2的露出面2a从2个以上的方向或全部方向照射斜光L。通过自多方向或全部方向(整个圆周方向)的斜光照射，可以使从半导体晶片3的扩散反射增大，提高位置检测的精度，可以进一步使切割位置的检测的精度提高。从多方向的照射可以将上述线状照明、点状照明的一者或两者组合等来进行。另外，可以通过将上述多个线状照明以多边形状组合、或使用环状照明而容易地进行全部方向或整个圆周方向的照射。
作为上述入射角α，只要斜光L对底部填充膜2的露出面2a倾斜照射就没有特别限定，然而优选5～85°，更优选15～75°，特别优选30～60°。通过将入射角α设置为上述范围，可以防止成为光晕现象的原因的来自半导体晶片3的正反射光，提高半导体晶片3的切割位置的检测精度。此外，若斜光L为辐射光线(非平行光线)，则根据斜光L的照射的起点与在底部填充膜2的露出面2a的到达点的关系，有时在入射角α中产生某种程度的宽度。此时，只要斜光L的光量成为最大的角度落入上述入射角α的范围内即可。
作为上述斜光L的波长，只要得到来自半导体晶片3的反射图像、不对半导体晶片3产生损伤就没有特别限定，但优选为400～550nm。若将斜光L的波长设置为上述范围，则斜光L可以良好地透射底部填充膜2，因此可以更容易地进行切割位置的检测。
另外，作为用于基于斜光照射的位置检测的半导体晶片3中的认识对象，在图2E和图3中为在半导体晶片3形成的连接构件(例如，凸块)4，但不限于此，可以将对准标记、端子、电路图案等任意的标记或结构物作为认识对象。
<切割工序>
切割工序中，如图2F所示切割半导体晶片3和底部填充膜2而形成切割后的带底部填充膜2的半导体元件5。可以从半导体晶片3的贴合有底部填充膜2的电路面3a根据常法进行切割。例如，可以采用进行切入至切割带11的被称为全切的切割方式等。作为本工序中使用的切割装置没有特别限制，可以使用以往公知的切割装置。
此外，接着切割工序进行切割带11的扩张时，可以使用以往公知的扩张装置进行该扩张。
<拾取工序>
为了回收粘接固定于切割带11的带底部填充膜2的半导体元件5，如图2F所示，从切割带11剥离带底部填充膜2的半导体元件5(拾取带底部填充膜2的半导体元件5)。
作为拾取的方法没有特别限制，可以采用以往公知的各种方法。
此处就拾取而言，切割带11的粘合剂层11b为紫外线固化型的情况下，对该粘合剂层11b照射紫外线后进行。由此，粘合剂层11b对半导体元件5的粘合力降低，半导体元件5的剥离变容易。其结果是，变得能不使半导体元件5损伤地拾取。
[位置调整工序]
接着，位置调整工序中，如图2H和图4所示，对带底部填充膜2的半导体元件5的底部填充膜2的露出面照射斜光L，使半导体元件5与被粘物6的相对位置调整至相互的连接预定位置。由此，可以高精度检测半导体元件5的位置，可以简便并且有效地进行半导体元件5与被粘物6向连接预定位置的调整。
具体而言，以半导体元件5的形成有连接构件4的面(与半导体晶片3的电路面3a对应)与被粘物6对置的方式，将带底部填充膜2的半导体元件5配置于被粘物6的上方。接着，在带底部填充膜2的半导体元件5与被粘物6之间配置摄像装置31和环状照明32后，从环状照明32向带底部填充膜2的半导体元件5对底部填充膜2的露出面2a以规定的入射角α照射斜光L。用摄像装置31以反射图像的形式接收进入底部填充膜2、在半导体元件5反射的光。接着，用图像认识装置分析接收的反射图像，求出与预先确定的连接预定位置的偏移，最后，使带底部填充膜2的半导体元件5仅移动求出的偏移量而使半导体元件5与被粘物6的相对位置调整至连接预定位置(未图示)。
就该位置调整工序中的斜光照射的方式而言，与切割位置确定工序中的斜光的照射相比，底部填充膜2的露出面2a与摄像装置31和照明32的位置仅为上下反转。因此，用于斜光照射的各条件，例如，作为用于斜光照射的照明、照明的光源、照射方向、入射角α的范围、斜光的波长、用于基于斜光照射的位置检测的半导体元件中的认识对象等，可以适宜地采用在切割位置确定工序的项目中说明的条件，可以获得同样的效果。
<连接工序>
连接工序中，用带底部填充膜2的半导体元件5的底部填充膜2填充被粘物6与半导体元件5之间的空间，同时将半导体元件5与被粘物6电连接(参照图2I)。
具体而言，边使在半导体元件5形成的连接构件4与被覆于被粘物6的连接盘的接合用的导电材料7接触并进行按压、边使导电材料7熔融，由此将半导体元件5与被粘物6电连接。由于在半导体元件5的形成了连接构件4的面贴附有底部填充膜2，因此在半导体元件5与被粘物6的电连接的同时，通过底部填充膜2将半导体元件5与被粘物6之间的空间填充。
连接工序中的加热条件没有特别限定，但通常加热条件为100～300℃，加压条件为0.5～500N。
<固化工序>
优选进行半导体元件5与被粘物6的电连接后，通过加热使底部填充膜2固化。由此，可以保护半导体元件5的表面，并且确保半导体元件5与被粘物6之间的连接可靠性。作为用于底部填充膜2的固化的加热温度，没有特别限制，例如在150～200℃为10～120分钟。此外，可以通过连接工序中的加热处理使底部填充膜2固化。
<密封工序>
接着，可以为了保护安装后的具备半导体元件5的半导体装置30整体而进行密封工序。使用密封树脂进行密封工序。作为此时的密封条件，没有特别限定，但通常通过在175℃进行60秒钟～90秒钟的加热，由此进行密封树脂的热固化，但本发明不限于此，可以例如在165℃～185℃进行数分钟固化。
作为密封树脂，优选具有绝缘性的树脂(绝缘树脂)，可以从公知的密封树脂适当选择使用。
<半导体装置>
半导体装置30中，半导体元件5与被粘物6介由在半导体元件5上形成的连接构件4和在被粘物6上设置的导电材料7而电连接。另外，在半导体元件5与被粘物6之间，为了填充其空间而配置有底部填充膜2。由于半导体装置30通过采用基于斜光照射的位置对准的制造方法而得到，因此在半导体元件5与被粘物6之间达成良好的电连接。
(实施方式2)
对实施方式2的半导体装置的制造方法进行说明。图5是表示实施方式2的半导体装置的制造方法的各工序的图。
实施方式2中使用密封片10。
实施方式2的半导体装置的制造方法包括：使在两面形成有具有连接构件44的电路面的半导体晶片43与密封片10的底部填充膜2贴合的贴合工序、切割半导体晶片43而形成带底部填充膜2的半导体芯片45的切割工序、从粘合带1剥离带底部填充膜2的半导体芯片45的拾取工序、对带底部填充膜2的半导体元件45的底部填充膜2的露出面照射斜光L，使半导体元件45与被粘物6的相对位置调整至相互的连接预定位置的位置调整工序、和用带底部填充膜2的半导体元件45的底部填充膜2填充被粘物6与半导体元件45之间的空间同时将被粘物6与半导体元件45电连接的连接工序。
<贴合工序>
贴合工序中，如图5A所示，使在两面形成有具有连接构件44的电路面的半导体晶片43与密封片10的底部填充膜2贴合。此外，通常，由于半导体晶片43的强度弱，因此有时为了增强而将半导体晶片43固定于支撑玻璃等支承体(未图示)。此时，在半导体晶片43与底部填充膜2的贴合后，可以含有剥离支承体的工序。使半导体晶片43中的哪一个电路面与底部填充膜2贴合只要根据作为目的的半导体装置的结构变更即可。
半导体晶片43的两面的连接构件44彼此可以电连接，也可以不电连接。在连接构件44彼此的电连接中，可举出基于介由被称为TSV形式的通孔(ビア)的连接的连接等。作为贴合条件，可以采用实施方式1的贴合工序中例示的条件。
<切割工序>
切割工序中，切割半导体晶片43和底部填充膜2而形成带底部填充膜2的半导体芯片45(参照图45)。作为切割条件，可以采用实施方式1的切割工序中例示的条件。
<拾取工序>
拾取工序中，从粘合带1剥离带底部填充膜2的半导体芯片45(图5C)。作为拾取条件，可以采用实施方式1的拾取工序中例示的条件。
<位置调整工序>
对带底部填充膜2的半导体元件45的底部填充膜2的露出面照射斜光L，使半导体元件45与被粘物6的相对位置调整至相互的连接预定位置(图5D)。具体的位置调整方法可以采用与实施方式1同样的方法。
<连接工序>
连接工序中，用带底部填充膜2的半导体元件45的底部填充膜2填充被粘物6与半导体元件45之间的空间，同时将被粘物6与半导体元件45电连接。具体的连接方法与实施方式1的连接工序中说明的内容相同。
<固化工序和密封工序>
固化工序和密封工序与在实施方式1的固化工序和密封工序中说明的内容相同。由此，可以制造半导体装置80。
(实施方式3)
对实施方式3的半导体装置的制造方法进行说明。实施方式3除了代替密封片10而使用在基材上设置有底部填充膜的物品以外与实施方式1同样。作为基材，可以使用与基材1a同样的基材。
实施例
以下，对该发明的适宜的实施例进行例示性地详细说明。其中，就在该实施例中记载的材料、配合量等而言，只要没有特别的限定的记载，该发明的范围就不仅限于这些。
以下，关于实施例和比较例中使用的各种成分，汇总说明。
丙烯酸系树脂：根上工业公司制的paracronW-197CM(以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸酯系聚合物)
环氧树脂1：JER公司制的epikote1004
环氧树脂2：JER公司制的epikote828
酚醛树脂：三井化学公司制的mirexXLC-4L
氧化铝填料1：CIKnanotek公司制的ALMEK30WT％-N40(平均粒径0.35μm、最大粒径3.0μm、导热率40W/mK)
氧化铝填料2：昭和电工公司制的AS-50(平均粒径9.3μm、最大粒径30μm、导热率41W/mK)
氧化铝填料3：电气化学工业公司制的DAW-07(平均粒径8.2μm、最大粒径27μm、导热率40W/mK)
氧化铝填料4：电气化学工业公司制的DAW-05(平均粒径5.1μm、最大粒径18μm、导热率40W/mK)
有机酸：东京化成公司制的邻茴香酸
咪唑催化剂：四国化成公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
[实施例1～2和比较例1～3]
(底部填充膜的制作)
根据表1所示的配合比，将各成分溶解于甲乙酮，制备了固体成分浓度为23.6重量％的粘接剂组合物的溶液。
在硅酮脱模处理后的包含厚度为50μm的由聚对苯二甲酸乙二醇酯膜构成的脱模处理膜上涂布该粘合剂组合物的溶液后，在130℃使其干燥2分钟，由此制作了厚度30μm的底部填充膜。
关于得到的底部填充膜，进行了以下的评价。在表1中示出结果。
(表面粗糙度(Ra))
基于JISB0601，使用Veeco公司制的非接触三维粗糙度测定装置(NT3300)测定了底部填充膜的表面粗糙度(Ra)。将测定条件设置为50倍，对测定数据施用Medianfilter处理而求出了测定值。边变更测定位置边进行5次测定，将其平均值作为表面粗糙度(Ra)。
(导热率)
在干燥机内在175℃对底部填充膜进行1小时热处理，使其热固化。之后，通过TWA法(温度波热分析法，测定装置；ai-phasemobile，(株)ai-phase制)，测定了底部填充膜的热扩散率α(m2/s)。接着，通过DSC法测定了底部填充膜的比热Cp(J/g·℃)。使用SIInanotechnology(株)制的DSC6220，在升温速度10℃/min、温度20～300℃的条件下进行比热测定，以得到的实验数据为基础，通过JIShandbook(比热容测定方法K-7123)算出。进一步，测定了底部填充膜的比重。
以热扩散率α、比热Cp和比重的值为基础，通过下述式算出了导热率。在表1中示出结果。
[公式1]
导热率(W/m·K)＝热扩散率(m2/s)×比热(J/g·℃)×比重(g/cm3)
(填充性)
(1)切割带一体型底部填充膜的制作
使用手动辊使底部填充膜贴合于切割带(商品名“V-8-T”日东电工公司制)的粘合剂层上，制作了切割带一体型底部填充膜。
(2)半导体装置的制作
准备在单面形成了凸块的单面带凸块的硅晶片，以底部填充膜为贴合面使切割带一体型底部填充膜贴合于该单面带凸块的硅晶片的凸块形成面。作为单面带凸块的硅晶片，使用了以下的硅晶片。另外，贴合条件同下。底部填充材料的厚度Y(＝30μm)相对于连接构件的高度X(＝35μm)之比(Y/X)为0.86。
·单面带凸块的硅晶片
硅晶片的直径：8英寸
硅晶片的厚度：0.2mm(使用磨削装置“DFG-8560disco公司制”从0.7mm背面磨削至0.2mm)
凸块的高度：35μm
凸块的间距：50μm
凸块的材质：SnAg焊料+铜柱
·贴合条件
贴附装置：商品名“DSA840-WS”日东精机公司制
贴附速度：5mm/min
贴附压力：0.25MPa
贴附时的加热台温度：80℃
贴附时的真空度：150Pa
贴合后，在下述条件下进行了硅晶片的切割。就切割而言，以成为7.3mm见方的芯片尺寸的方式进行了全切。
·切割条件
切割装置：商品名“DFD-6361”disco公司制
切割环：“2-8-1”(disco公司制)
切割速度：30mm/sec
切割刀片：
Z1；disco公司制“203O-SE27HCDD”
Z2；disco公司制“203O-SE27HCBB”
切割刀片转速：
Z1；40,000rpm
Z2；40,000rpm
切割方式：步进切割
晶片芯片尺寸：7.3mm见方
接着，以从切割带的基材侧基于针的上推方式拾取底部填充膜与单面带凸块的半导体芯片的层叠体(带底部填充膜的半导体芯片)。
在底部填充膜的露出面将入射角α设为45°而进行基于斜光照射的位置调整，通过下述的安装条件，在使半导体芯片的凸块形成面与BGA基板在连接预定位置对置的状态下进行向半导体芯片的BGA基板的安装。由此，得到半导体芯片安装于BGA基板后的半导体装置。此外，本安装工序中，进行了接着安装条件1进行安装条件2的2步处理。
·安装条件1
拾取装置：商品名“FCB-3”panasonic制
加热温度：150℃
载荷：10kg
保持时间：10秒
·安装条件2
拾取装置：商品名“FCB-3”panasonic制
加热温度：260℃
载荷：10kg
保持时间：10秒
(3)填充性的评价
关于得到的半导体装置，实施研磨直至在与芯片平行的面出现连接端子。用显微镜观察其平行截面，将空隙相对于面积为5％以下的评价为○，将超过5％的评价为×。
[表1]
(底部填充膜的厚度30μm)
[实施例3～4和比较例4]
除了按照表2所示的配合比和将厚度设为10μm以外，通过与实施例1同样的方法，制作了底部填充膜。
关于得到的底部填充膜，通过与实施例1同样的方法，评价了表面粗糙度和导热率。另外，除了使用凸块的高度为12μm的单面带凸块的硅晶片以外通过与实施例1同样的方法，评价了填充性。在表2中示出结果。
[表2]
(底部填充膜的厚度10μm)
符号说明
1粘合带
1a基材
1b粘合剂层
2底部填充膜
2a底部填充膜的露出面
3、43半导体晶片
3a半导体晶片的电路面
3b与半导体晶片的电路面相反侧的面
4、44连接构件
5、45半导体元件(半导体芯片)
6被粘物
7导通材料
10密封片
11切割带
11a基材
11b粘合剂层
21、31、71摄像装置
22、32、72环状照明
30、80半导体装置
L斜光
α斜光的入射角

Claims (16)

1.一种底部填充膜，其含有树脂和导热性填料，其中，
所述导热性填料的含量为50体积％以上，
相对于底部填充膜的厚度，所述导热性填料的平均粒径为30％以下的值，
相对于所述底部填充膜的厚度，所述导热性填料的最大粒径为80％以下的值。
2.根据权利要求1所述的底部填充膜，其导热率为2W/mK以上。
3.根据权利要求1或2所述的底部填充膜，其中，
所述导热性填料的含量为50～80体积％，
相对于所述底部填充膜的厚度，所述导热性填料的平均粒径为10～30％的值，
相对于所述底部填充膜的厚度，所述导热性填料的最大粒径为40～80％的值。
4.根据权利要求1～3中任一项所述的底部填充膜，其表面粗糙度Ra为300nm以下。
5.根据权利要求1～4中任一项所述的底部填充膜，其中，
作为所述导热性填料，含有平均粒径不同的导热性填料。
6.根据权利要求1～5中任一项所述的底部填充膜，其总光线透射率为50％以上。
7.一种密封片，其具备权利要求1～6中任一项所述的底部填充膜和粘合带，
所述粘合带具有基材和设置于所述基材上的粘合剂层，
所述底部填充膜设置于所述粘合剂层上。
8.根据权利要求7所述的密封片，其中，
所述底部填充膜的自所述粘合剂层的剥离力为0.03～0.10N/20mm。
9.根据权利要求7或8所述的密封片，其中，
所述粘合带为半导体晶片的背面磨削用带或切割带。
10.一种半导体装置的制造方法，所述半导体装置具备：被粘物、与所述被粘物电连接的半导体元件、和将所述被粘物与所述半导体元件之间的空间填充的底部填充膜，
所述半导体装置的制造方法包括：
准备工序：准备权利要求1～6中任一项所述的底部填充膜贴合于半导体元件后的带底部填充膜的半导体元件，和
连接工序：用所述带底部填充膜的半导体元件的所述底部填充膜将所述被粘物与所述半导体元件之间的空间填充，同时将所述被粘物与所述半导体元件电连接。
11.根据权利要求10所述的半导体装置的制造方法，其包括位置调整工序，即对所述带底部填充膜的半导体元件的所述底部填充膜的露出面照射斜光，使所述半导体元件与所述被粘物的相对位置调整至相互的连接预定位置。
12.根据权利要求11所述的半导体装置的制造方法，其中，
相对于所述底部填充膜的露出面以5～85°的入射角照射斜光。
13.根据权利要求11或12所述的半导体装置的制造方法，其中，
所述斜光包含400～550nm的波长。
14.根据权利要求11～13中任一项所述的半导体装置的制造方法，其中，
相对于所述底部填充膜的露出面从2个以上的方向或全部方向照射所述斜光。
15.一种半导体装置，其通过使用权利要求1～6中任一项所述的底部填充膜制作而成。
16.一种半导体装置，其通过权利要求10～14中任一项所述的方法制作而成。
CN201480020025.6A 2013-04-04 2014-03-27 底部填充膜、密封片、半导体装置的制造方法和半导体装置 Pending CN105122444A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013078907A JP2014203971A (ja) 2013-04-04 2013-04-04 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
JP2013-078907 2013-04-04
PCT/JP2014/058849 WO2014162973A1 (ja) 2013-04-04 2014-03-27 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
CN105122444A true CN105122444A (zh) 2015-12-02

Family

ID=51658271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020025.6A Pending CN105122444A (zh) 2013-04-04 2014-03-27 底部填充膜、密封片、半导体装置的制造方法和半导体装置

Country Status (6)

Country Link
US (1) US20160035640A1 (zh)
JP (1) JP2014203971A (zh)
KR (1) KR20150138266A (zh)
CN (1) CN105122444A (zh)
TW (1) TW201501255A (zh)
WO (1) WO2014162973A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110699000A (zh) * 2019-10-11 2020-01-17 上海固柯胶带科技有限公司 用于半导体研磨和封装的膜材料

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
JP6557960B2 (ja) * 2014-10-31 2019-08-14 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
JP5976073B2 (ja) * 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
KR102313698B1 (ko) * 2017-09-01 2021-10-15 매그나칩 반도체 유한회사 유연성 있는 반도체 패키지 및 이의 제조 방법
JP6795673B2 (ja) * 2019-12-19 2020-12-02 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法
WO2023021891A1 (ja) * 2021-08-19 2023-02-23 三井化学株式会社 紫外線硬化性組成物
WO2024075171A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器
WO2024075168A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器
WO2024075172A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145055A1 (ja) * 2008-05-27 2009-12-03 東レエンジニアリング株式会社 超音波接合装置
CN101939825A (zh) * 2008-02-07 2011-01-05 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
CN102344646A (zh) * 2010-07-29 2012-02-08 日东电工株式会社 倒装芯片型半导体背面用膜及其用途

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030187117A1 (en) * 2002-03-29 2003-10-02 Starkovich John A. Materials and method for improving dimensional stability of precision electronic optical photonic and spacecraft components and structures
JP4382791B2 (ja) * 2006-05-16 2009-12-16 Ｎｅｃ液晶テクノロジー株式会社 光線方向制御素子の製造方法
US20090078458A1 (en) * 2007-09-21 2009-03-26 Ricoh Company, Ltd. Paste composition, insulating film, multilayer interconnection structure, printed-circuit board, image display device, and manufacturing method of paste composition
CN101835866B (zh) * 2007-11-29 2013-01-02 日立化成工业株式会社 电路部件连接用粘接剂以及半导体装置
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
JP5831122B2 (ja) * 2010-10-18 2015-12-09 三菱化学株式会社 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP6047422B2 (ja) * 2013-02-21 2016-12-21 富士フイルム株式会社 感光性組成物、光硬化性組成物、化学増幅型レジスト組成物、レジスト膜、パターン形成方法、及び電子デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101939825A (zh) * 2008-02-07 2011-01-05 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
WO2009145055A1 (ja) * 2008-05-27 2009-12-03 東レエンジニアリング株式会社 超音波接合装置
CN102344646A (zh) * 2010-07-29 2012-02-08 日东电工株式会社 倒装芯片型半导体背面用膜及其用途

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110699000A (zh) * 2019-10-11 2020-01-17 上海固柯胶带科技有限公司 用于半导体研磨和封装的膜材料

Also Published As

Publication number Publication date
WO2014162973A1 (ja) 2014-10-09
US20160035640A1 (en) 2016-02-04
KR20150138266A (ko) 2015-12-09
JP2014203971A (ja) 2014-10-27
TW201501255A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
CN105122444A (zh) 底部填充膜、密封片、半导体装置的制造方法和半导体装置
CN102190975B (zh) 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102637589B (zh) 半导体装置的制造方法
CN102637651B (zh) 保护层形成用薄膜
CN105074904A (zh) 底层填充材料、密封片材及半导体装置的制造方法
CN101385135B (zh) 半导体装置的制造方法
CN105051890B (zh) 增强片和二次安装半导体装置的制造方法
CN103081069B (zh) 半导体装置用薄膜以及半导体装置
CN101645427B (zh) 切割/芯片接合薄膜
CN102386054B (zh) 半导体装置用薄膜以及半导体装置
CN105164796A (zh) 薄膜状胶粘剂、切割胶带一体型薄膜状胶粘剂以及半导体装置的制造方法
CN103992755A (zh) 膜状胶粘剂、带有膜状胶粘剂的切割胶带、半导体装置的制造方法、及半导体装置
CN102190977A (zh) 切割/芯片接合薄膜
CN104212375B (zh) 粘接片、及切割/芯片接合薄膜
TW201631674A (zh) 導電性膜狀接著劑、附有膜狀接著劑之切晶帶及半導體裝置之製造方法
CN103923573B (zh) 胶粘薄膜、切割/芯片接合薄膜、半导体装置的制造方法及半导体装置
CN105143344A (zh) 热固性树脂组合物和半导体装置的制造方法
CN103140917A (zh) 切割/芯片接合薄膜以及半导体装置制造方法
CN102265388A (zh) 热固型芯片接合薄膜
CN102842541A (zh) 层叠膜及其使用
CN105027271A (zh) 底部填充片、背面研削用胶带一体型底部填充片、切割胶带一体型底部填充片及半导体装置的制造方法
CN104946150A (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
CN102842512A (zh) 半导体装置的制造方法
CN103525338B (zh) 半导体装置用胶粘剂组合物、半导体装置用胶粘薄膜、带有切割薄膜的胶粘薄膜、半导体装置的制造方法以及半导体装置
CN106167687A (zh) 粘接片、切割带一体型粘接片、薄膜、半导体装置的制造方法及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151202