CN115699295A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN115699295A
CN115699295A CN202180037156.5A CN202180037156A CN115699295A CN 115699295 A CN115699295 A CN 115699295A CN 202180037156 A CN202180037156 A CN 202180037156A CN 115699295 A CN115699295 A CN 115699295A
Authority
CN
China
Prior art keywords
insulating layer
layer
semiconductor device
main
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180037156.5A
Other languages
English (en)
Inventor
富士和则
吴小鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115699295A publication Critical patent/CN115699295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具备绝缘层、半导体元件、配线层以及密封树脂。所述绝缘层具有在厚度方向上相互分离的主面以及背面，形成有沿所述厚度方向延伸的贯通部。所述半导体元件具有与所述贯通部对应的电极，与所述主面接触。所述配线部包括：连接部，其收纳于所述贯通部，且与所述电极接触；以及主部，其与所述连接部连接且配置于所述背面。所述密封树脂与所述主面接触且覆盖所述半导体元件。所述电极具有与所述连接部对置的连接面。所述连接面包括通过所述贯通部从所述绝缘层露出的第一区域和与所述绝缘层接触的第二区域。所述第一区域的表面粗糙度大于所述第二区域的表面粗糙度。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置和该半导体装置的制造方法。
背景技术
随着近年来电子设备的小型化，正在推进用于该电子设备的半导体装置的小型化。基于这种倾向，已知一种半导体装置，其具备：密封树脂；绝缘层，其层叠于该密封树脂；半导体元件，其具有从该绝缘层露出的电极，并且被该密封树脂以及该绝缘层覆盖；以及配线层，其与该电极连接，并且配置于该绝缘层。通过该半导体装置采用这样的结构，能够实现该装置的小型化。并且，由于该半导体装置的配线层能够自由地设置，因此该装置具有能够灵活地应对作为安装对象的配线基板的配线图案的优点。
在专利文献1中，公开了这样的半导体装置的制造方法的一例。该制造方法包括：将具有电极的半导体元件埋入密封树脂(专利文献1中为固化体)的工序；形成与该半导体元件及该密封树脂接触的绝缘层(专利文献1中为缓冲涂膜)的工序；以及形成与该电极相连的配线层的工序。在将半导体元件埋入密封树脂的工序中，使电极从密封树脂露出。在形成绝缘层的工序中，通过光刻图案化在该绝缘层形成开口。电极从形成于绝缘层的开口露出。在形成配线层的工序中，形成包括与电极相连且收纳于开口的部分的镀层。镀层是构成配线层的一个要素。
在形成配线层的工序中，有时在半导体元件的电极和与该电极相连的配线层之间产生空隙。若空隙的产生规模比较大，则有可能阻碍半导体元件与配线层的导通。因此，期望通过进一步提高配线层相对于电极的紧贴性，来抑制空隙的产生规模。
现有技术文献
专利文献
专利文献1：日本特开2016-89081号公报
发明内容
发明所要解决的课题
本公开鉴于上述情况，其课题在于提供一种能够进一步提高配线层对半导体元件的电极的紧贴性的半导体装置及其制造方法。
用于解决课题的方案
根据本公开的第一方面，提供了一种半导体装置。该半导体装置具备：第一绝缘层，其具有在厚度方向上相互分离的第一主面以及第一背面，且形成有在所述厚度方向上延伸的第一贯通部；半导体元件，其具有与所述第一贯通部对应的电极，并与所述第一主面接触；第一配线层，其包括：第一连接部，其收纳于所述第一贯通部且与所述电极接触，以及第一主部，其与所述第一连接部连接且配置于所述第一背面；以及密封树脂，其与所述第一主面接触且覆盖所述半导体元件。所述电极具有与所述第一连接部对置的连接面，所述连接面包括通过所述第一贯通部从所述第一绝缘层露出的第一区域和与所述第一绝缘层接触的第二区域。所述第一区域的表面粗糙度大于所述第二区域的表面粗糙度。
优选的是，所述第一配线层具有与所述第一绝缘层接触的第一基底层和覆盖所述第一基底层的第一镀层，所述第一镀层与所述第一区域接触。
优选的是，所述第一绝缘层由包括热固化性的合成树脂和含有组成所述第一基底层的金属元素的添加剂的材料构成。
优选的是，所述第一绝缘层具有从所述第一背面凹陷且与所述第一贯通部相连的槽部，所述第一主部配置于所述槽部。
优选的是，所述第一主部具有朝向所述厚度方向凹陷的凹部，所述凹部沿着所述槽部延伸的方向延伸。
优选的是，所述第一绝缘层具有规定所述第一贯通部的第一内周面，所述第一内周面被所述第一基底层覆盖且相对于所述第一主面倾斜。
优选的是，所述第一贯通部具有与所述厚度方向正交的第一截面，所述第一截面的面积随着从所述第一主面朝向所述第一背面而变大。
优选的是，所述半导体装置还具备覆盖所述第一背面以及所述第一主部的保护层。所述保护层具有在所述厚度方向上贯通的开口，所述第一主部的一部分在所述开口从所述保护层露出。
优选的是，所述半导体装置还具备端子，所述端子接合于在所述开口从所述保护层露出的所述第一主部的一部分。另外，所述端子从所述保护层朝向所述厚度方向突出。
优选的是，所述端子由含有锡的材料构成。
优选的是，所述半导体装置还具备：第二绝缘层，其具有在所述厚度方向上相互分离的第二主面以及第二背面，形成有在所述厚度方向上延伸的第二贯通部，所述第二主面与所述第一背面接触；以及第二配线层，其包括收纳于所述第二贯通部且与所述第一主部相连的第二连接部，以及与所述第二连接部相连且配置于所述第二背面的第二主部。所述第一主部被所述第二绝缘层覆盖。当沿所述厚度方向观察时，所述第二贯通部的至少一部分与所述第一主部重叠。
优选的是，沿着所述厚度方向观察时，所述第二主部包括与所述第一主部重叠的部分，并且沿着与所述第一主部延伸的方向不同的方向延伸。
优选的是，所述第二配线层具有与所述第二绝缘层接触的第二基底层和覆盖所述第二基底层的第二镀层。在所述第二连接部中，所述第二镀层与所述第一主部接触。
优选的是，所述第二绝缘层由包括热固化性的合成树脂和含有组成所述第二基底层的金属元素的添加剂的材料构成。
优选的是，所述第二绝缘层具有规定所述第二贯通部的第二内周面，所述第二内周面被所述第二基底层覆盖且相对于所述第二主面倾斜。
优选的是，所述第二贯通部具有与所述厚度方向正交的第二截面，所述第二截面的面积随着从所述第二主面朝向所述第二背面而变大。
根据本公开的第二方面，提供了一种制造半导体装置的方法。该制造方法具备：将具有电极的半导体元件以所述电极露出的方式埋入密封树脂中的工序；在所述密封树脂之上层叠且形成覆盖所述电极的绝缘层的工序；以及形成具有埋入到所述绝缘层且与所述电极相连的连接部和与所述连接部相连的主部的配线层的工序。所述绝缘层由包括热固化性的合成树脂和含有组成所述配线层的一部分的金属元素的添加剂的材料构成。形成所述配线层的工序包括：(a)通过激光照射在所述绝缘层上形成使所述电极的表面的一部分从所述绝缘层露出的贯通部、和从所述绝缘层的表面凹陷且与所述贯通部相连的槽部的工序；(b)覆盖规定所述贯通部的所述绝缘层的内周面和所述槽部，且使包括所述金属元素的基底层在所述绝缘层上析出的工序；以及(c)形成覆盖所述基底层的镀层的工序。使所述基底层析出的工序包括：通过所述激光照射，在由所述贯通部从所述绝缘层露出的所述电极的表面的一部分形成凹凸。
优选的是，形成所述镀层的工序包括通过非电解镀或电解镀的至少一方形成所述镀层。
发明效果
根据本公开的半导体装置及其制造方法，能够进一步提高配线层相对于半导体元件的电极的紧贴性。
根据附图，通过以下进行的详细说明，使本公开的其他特征和优点更加明确。
附图说明
图1是根据第一实施方式的半导体装置的俯视图，透过密封树脂。
图2是与图1对应的俯视图，还透过半导体元件。
图3是图1所示的半导体装置的仰视图。
图4是与图3对应的仰视图，透过保护层及多个端子。
图5是沿着图1的V-V线的剖视图。
图6是沿着图1的VI-VI线的剖视图。
图7是图5的局部放大图。
图8是图5的局部放大图。
图9是沿着图1的IX-IX线的局部放大剖视图。
图10是图7的局部放大图。
图11是说明图1所示的半导体装置的制造工序的剖视图。
图12是说明图1所示的半导体装置的制造工序的剖视图。
图13是说明图1所示的半导体装置的制造工序的剖视图。
图14是图13的局部放大图。
图15是图14的局部放大图。
图16是说明图1所示的半导体装置的制造工序的剖视图。
图17是图16的局部放大图。
图18是说明图1所示的半导体装置的制造工序的剖视图。
图19是说明图1所示的半导体装置的制造工序的剖视图。
图20是说明图1所示的半导体装置的制造工序的剖视图。
图21是根据第二实施方式的半导体装置的俯视图，透过密封树脂。
图22是与图21对应的俯视图，还透过第一绝缘层及半导体元件。
图23是图21所示的半导体装置的仰视图。
图24是与图23对应的仰视图，透过保护层及多个端子。
图25是沿着图22的XXV-XXV线的剖视图。
图26是沿着图22的XXVI-XXVI线的剖视图。
图27是图26的局部放大图。
图28是沿着图22的XXVIII-XVIII线的局部放大剖视图。
具体实施方式
基于附图对本发明的实施方式进行说明。
基于图1至图10，对根据第一实施方式的半导体装置A10进行说明。半导体装置A10具备第一绝缘层11、多个第一配线层21、半导体元件30、密封树脂41、保护层42及多个端子50。半导体装置A10表面安装于配线基板。半导体装置A10具备单一的半导体元件30。可代替地，半导体装置A10具备多个半导体元件30。作为一个例子，多个半导体元件30包括激光二极管和MOSFET等开关元件。在该结构中，通过驱动开关元件，激光二极管以几ns的间隔呈脉冲状发光。通过使用这样的半导体装置A10，与雷达相同，能够进行位于比较远距离的对象的探查。这样的探查技术被称为LIDAR(Laser Imaging Detection and Ranging)。为了便于理解，在图1中，透过密封树脂41，在图2中，相对于图1进一步透过半导体元件30。在图4中，透过保护层42及多个端子50。在图2中，用假想线(双点划线)表示半导体元件30的外形。
为了便于与半导体装置A10相关的说明，适当地参照相互正交的3个方向。在图示的例子中，它们是第一方向x、第二方向y以及厚度方向z，但本公开并不限定于此。如图5等所示，厚度方向z例如相当于贯通第一绝缘层11的厚度的方向。如图1所示，半导体装置A10的外形沿着厚度方向z观察时为矩形。第一方向x与半导体装置A10的一边(第一边)平行，第二方向y与半导体装置A10的另一条边(与第一边正交的第二边)平行。在图示的例子中，第一边比第二边长，但本公开并不限定于此。
如图5及图6所示，第一绝缘层11在厚度方向z上与半导体元件30对置。第一绝缘层11由包括热固化性的合成树脂和含有组成多个第一配线层21各自的一部分(后述的第一基底层21A)的金属元素的添加剂的材料构成。该合成树脂例如为环氧树脂或聚酰亚胺。第一绝缘层11具有第一主面11A、第一背面11B以及多个端面11C。第一主面11A和第一背面11B在厚度方向z上彼此朝向相反侧。其中，第一主面11A与半导体元件30对置。多个端面11C与第一主面11A以及第一背面11B相连。多个端面11C分别朝向第一方向x以及第二方向y中的任一个。
如图2、图4及图7所示，第一绝缘层11具有多个第一贯通部111。多个第一贯通部111分别在厚度方向z上从第一主面11A所处的一侧到第一背面11B所在的一侧，并且在厚度方向z上贯通第一绝缘层11。多个第一贯通部111分别由第一绝缘层11的多个第一内周面111A中的任一个规定。多个第一内周面111A分别相对于第一主面11A倾斜。多个第一内周面111A分别采取从在厚度方向z上从第一背面11B所处的一侧朝向第一主面11A所处的一侧的该第一内周面111A所规定的多个第一贯通部111中的任意一个倾倒的姿势。因此，多个第一贯通部111各自的相对于厚度方向z的横截面积随着从第一主面11A所处的一侧朝向第一背面11B所处的一侧而逐渐变大。
如图7～图9所示，第一绝缘层11具有多个第一槽部112。多个第一槽部112分别从第一背面11B朝向厚度方向z凹陷。多个第一槽部112分别与多个第一贯通部111中的任一个相连。如图4所示，多个第一槽部112分别沿着与厚度方向z正交的方向延伸。如图9所示，多个第一槽部112各自的一对侧面相对于第一背面11B倾斜。在多个第一槽部112的每一个中，该一对侧面与该第一槽部112的底面的边界处的该第一槽部112的宽度b1比该一对侧面与第一背面11B的边界处的该第一槽部112的宽度b2小。
如图5和图6所示，多个第一配线层21配置于第一绝缘层11。多个第一配线层21构成安装有半导体装置A10的配线基板与半导体元件30的导电路径的一部分。多个第一配线层21分别包括第一连接部211及第一主部212。如图2、图4及图7所示，第一连接部211收纳于第一绝缘层11的多个第一贯通部111中的任一个。第一连接部211与规定该第一贯通部111的多个第一内周面111A中的任一个接触。第一连接部211与半导体元件30的多个电极31(详细后述)中的任一个相连。如图4～图6所示，第一主部212与多个第一配线层21中的任一个的第一连接部211相连，并且在第一绝缘层11中配置于第一背面11B所在的一侧。更具体而言，第一主部212配置于第一绝缘层11的多个第一槽部112中的任一个。第一主部212与该第一槽部112接触。如图7～图9所示，在半导体装置A10中，多个第一配线层21各自的第一主部212的一部分从多个第一槽部112中的任一个突出。
如图7～图9所示，多个第一配线层21各自的第一连接部211以及第一主部212具有第一基底层21A以及第一镀层21B。第一基底层21A由第一绝缘层11所包括的添加剂所含有的金属元素组成。第一基底层21A与第一绝缘层11接触。第一绝缘层11的多个第一内周面111A分别被构成多个第一配线层21中的任一个的第一连接部211的第一基底层21A覆盖。第一镀层21B覆盖多个第一配线层21中的任一个的第一基底层21A。第一镀层21B例如由含有铜(Cu)的材料构成。如图9所示，多个第一配线层21各自的第一主部212的第一镀层21B具有朝向厚度方向z凹陷的凹部212A。凹部212A沿第一绝缘层11的多个第一槽部112中的任一个延伸的方向延伸。
如图5及图6所示，半导体元件30与第一绝缘层11的第一主面11A接触地配置。在半导体装置A10中，半导体元件30是倒装芯片安装型。半导体元件30具有多个电极31。多个电极31在半导体元件30中设置在厚度方向z的任一侧。多个电极31在厚度方向z上设置于距第一主面11A近的一侧。多个电极31分别与构成于半导体元件30的电路导通。多个电极31分别由单个金属层或者在厚度方向z上层叠的多个金属层构成。如图7所示，多个电极31分别具有连接面311。连接面311在厚度方向z上朝向与第一绝缘层11的第一背面11B相同的一侧。多个第一配线层21各自的第一连接部211与多个电极31的任一个的连接面311连接。由此，半导体元件30与多个第一配线层21导通。如图7所示，半导体元件30具有钝化膜32。钝化膜32在半导体元件30中与第一主面11A接触。钝化膜32与多个电极31的各个接触。钝化膜32例如由包括聚酰亚胺的材料构成。
如图7所示，多个电极31各自的连接面311具有第一区域311A及第二区域311B。第一区域311A在第一绝缘层11的多个第一贯通部111的任一个中从该第一绝缘层11露出。在多个第一配线层21各自的第一连接部211中，该第一连接部211的第一镀层21B与多个电极31中的任一个的第一区域311A接触。第二区域311B被第一绝缘层11覆盖。如图10所示，在多个电极31各自的连接面311中，第一区域311A的表面粗糙度sr1大于第二区域311B的表面粗糙度sr2。此处的表面粗糙度sr1、sr2是指，在多个电极31各自的连接面311中，在厚度方向z上位于该电极31的最内侧的最底部与从该最底部起在厚度方向z上最远离的最顶部之间的厚度方向z上的距离。
如图5和图6所示，密封树脂41与第一绝缘层11的第一主面11A接触地配置，且覆盖半导体元件30的一部分。密封树脂41例如由含有黑色的环氧树脂的材料构成。密封树脂41具有多个侧面41A。多个侧面41A分别朝向第一方向x以及第二方向y中的任一个。多个侧面41A分别与第一绝缘层11的多个端面11C中的任一个处于同一平面。
如图5和图6所示，保护层42覆盖第一绝缘层11的第一背面11B和多个第一配线层21的第一主部212。在将半导体装置A10安装于配线基板时，保护层42与该配线基板对置。保护层42具有电绝缘性。保护层42例如由包括聚酰亚胺的材料构成。如图3和图8所示，保护层42具有多个开口421。多个开口421在厚度方向z上贯通保护层42。多个第一配线层21各自的第一主部212的一部分通过多个开口421中的任一个从保护层42露出。
如图3和图8所示，多个端子50分别与从保护层42的多个开口421露出的多个第一配线层21的第一主部212的一部分接合。多个端子50用于将半导体装置A10安装于配线基板。多个端子50从保护层42朝向厚度方向z突出。如图8所示，在半导体装置A10所表示的例子中，多个端子50分别具有基部51及凸块部52。基部51与多个第一配线层21的第一主部212的任一部分接触。基部51由在从第一绝缘层11的第一背面11B向厚度方向z离开的方向上按镍(Ni)层、钯层(Pd)、金(Au)层的顺序层叠的多个金属层构成。在此，也可以不设置这些金属层中的钯层。凸块部52与基部51和保护层42这两者接触。凸块部52包括从保护层42朝向厚度方向z突出的部分。凸块部52由含有锡(Sn)的材料构成。凸块部52例如由无铅焊料构成。
基于图11～图20，对半导体装置A10的制造方法的一例进行说明。图11～图20(图14、图15及图17除外)的截面位置与图5的截面位置相同。
首先，如图11所示，将半导体元件30埋入密封树脂81。密封树脂81由含有黑色的环氧树脂的材料构成。在本工序中，在模具内配置密封树脂81的材料和半导体元件30后，进行压缩成形。由此，将半导体元件30埋入密封树脂81。此时，多个电极31从密封树脂81露出。
接着，如图12所示，形成层叠在密封树脂81上、且覆盖半导体元件30的多个电极31的绝缘层82。绝缘层82由包括热固化性的合成树脂和含有组成多个配线层83(详细后述)的一部分的金属元素的添加剂的材料构成。该合成树脂为环氧树脂或聚酰亚胺。绝缘层82通过压缩成形而形成。
接着，如图13～图17所示，形成与半导体元件30的多个电极31相连的多个配线层83。多个配线层83相当于半导体装置A10的多个第一配线层21。因此，多个配线层83分别包括第一连接部211及第一主部212。在形成多个配线层83的工序中，包括使基底层83A在绝缘层82上析出的工序、和形成覆盖基底层83A的镀层83B的工序。
首先，如图14所示，使基底层83A在绝缘层82上析出。基底层83A由绝缘层82所包括的添加剂所含有的金属元素组成。在本工序中，如图13所示，在绝缘层82形成多个贯通部821以及多个槽部822。多个贯通部821沿厚度方向z贯通绝缘层82。多个贯通部821分别使半导体元件30的多个电极31的任一个的表面(连接面311)的一部分从绝缘层82露出。多个槽部822分别从绝缘层82的表面82A凹陷且与多个贯通部821中的任一个相连。表面82A相当于第一绝缘层11的第一背面11B。多个贯通部821以及多个槽部822通过一边利用红外线照相机对多个电极31的位置进行图像识别一边对绝缘层82进行激光照射而形成。基于通过图像识别得到的多个电极31的位置信息，逐一校正绝缘层82中的激光的照射位置。该激光是波长为355nm且光束的直径为17μm的紫外线激光。如图15所示，在形成多个贯通部821时，通过激光照射在该多个贯通部821各自的从绝缘层82露出的多个电极31的任一个的表面的一部分(连接面311的第一区域311A)形成凹凸31A。通过对绝缘层82进行激光照射，绝缘层82中所含的添加剂中含有的金属元素被激发。由此，形成覆盖分别规定多个贯通部821的绝缘层82的内周面821A和多个槽部822的基底层83A。
接着，如图17所示，形成覆盖基底层83A的镀层83B。镀层83B由含有铜的材料构成。镀层83B通过非电解镀或电解镀、或它们的并用而形成。由此，如图16所示，在多个贯通部821的每一个形成有多个配线层83中的任一个的第一连接部211。同时，在多个槽部822的每一个形成有多个配线层83中的任一个的第一主部212。通过以上方式，形成多个配线层83。
接着，如图18所示，形成在绝缘层82之上层叠且覆盖多个配线层83的第一主部212的保护层84。保护层84具有在厚度方向z上贯通的多个开口841。首先，使用旋转涂布机在绝缘层82的表面和多个配线层83的表面涂布感光性聚酰亚胺。接着，通过光刻图案化，将多个开口841形成于该感光性聚酰亚胺。由此，多个配线层83各自的第一主部212的一部分在多个开口841的任一个从保护层84露出。
接着，如图19所示，形成与在保护层84的多个开口841露出的多个配线层83的第一主部212的一部分分别接合的多个端子50。首先，形成图8所示的多个端子50的基部51。基部51通过非电解镀形成。接着，形成图8所示的多个端子50的凸块部52。凸块部52通过将无铅焊料等含有锡的导电材料通过回流焊而熔融后，通过冷却使其固化而形成。通过以上方式，形成多个端子50。
最后，如图20所示，将密封树脂81、绝缘层82以及保护层84沿着切断线CL用切割刀片等切断，由此分割成多个单片。该单片包括1个半导体元件30和与其相连的多个配线层83。通过本工序而成为单片的密封树脂81、绝缘层82以及保护层84相当于半导体装置A10的密封树脂41、第一绝缘层11以及保护层42。经过以上的工序，制造半导体装置A10。
接着，对半导体装置A10的作用效果进行说明。
半导体装置A10的第一配线层21的第一连接部211收纳于第一绝缘层11的第一贯通部111，且与半导体元件30的电极31连接。电极31具有包括第一区域311A和第二区域311B的连接面311。第一区域311A由第一贯通部111从第一绝缘层11露出。第二区域311B被第一绝缘层11覆盖。第一连接部211与第一区域311A接触。如图10所示，第一区域311A的表面粗糙度sr1大于第二区域311B的表面粗糙度sr2。由此，第一区域311A的每单位面积的表面积比第二区域311B的每单位面积的表面积大。因此，第一连接部211相对于第一区域311A的接触面积增加。进而，显现第一连接部211相对于第一区域311A的锚固定效果(锚固效果)。因此，通过半导体装置A10，能够进一步提高配线层(第一配线层21)相对于半导体元件30的电极31的紧贴性。
在形成半导体装置A10的制造方法所涉及的配线层83的工序中，包括使基底层83A在绝缘层82上析出的工序。在本工序中，通过利用激光照射形成使半导体元件30的电极31的表面(连接面311)的一部分从绝缘层82露出的贯通部821，从而析出覆盖规定贯通部821的绝缘层82的内周面821A的基底层83A。此时，如图15所示，通过该激光，在贯通部821从绝缘层82露出的电极31的表面的一部分形成凹凸31A。由此，电极31的表面、即电极31的连接面311能够形成为包括第一区域311A和第二区域311B的结构。
进而，在将贯通部821形成于绝缘层82时，一边对电极31的位置进行图像识别，一边对绝缘层82照射激光。由此，第一区域311A和第二区域311B形成为在电极31的表面(连接面311)被高精度地划分的结构。
在半导体装置A10的制造方法中，通过包括使基底层83A在绝缘层82上析出的工序，从而规定第一绝缘层11的第一贯通部111的第一内周面111A被第一基底层21A覆盖。第一内周面111A相对于第一绝缘层11的第一主面11A倾斜。而且，第一贯通部111相对于厚度方向z的横截面积随着从第一主面11A所处的一侧朝向第一背面11B所处的一侧而逐渐变大。这是通过在绝缘层82上形成贯通部821时，从绝缘层82的表面82A朝向电极31的表面(连接面311)进行激光照射而得到的结构。
在使基底层83A在绝缘层82上析出的工序中，在绝缘层82上，除了贯通部821之外，还通过激光照射而形成有从绝缘层82的表面82A凹陷且与该贯通部821相连的槽部822。由此，覆盖槽部822的基底层83A被析出。因此，能够通过激光照射来自由地进行配线层83的图案化。
在形成半导体装置A10的制造方法所涉及的配线层83的工序中，包括形成覆盖基底层83A的镀层83B的工序。在本工序中，镀层83B通过非电解镀、或电解镀、或它们的并用而形成。在镀层83B所涉及的这些形成方法中，利用非电解镀的形成方法与利用电解镀的形成方法相比，不需要在绝缘层82的表面82A设置进行该电解镀所需的导电路径。因此，能够更高效地形成配线层83。
在半导体装置A10中，具备保护层42及端子50。保护层42覆盖第一绝缘层11的第一背面11B和第一配线层21的第一主部212。保护层42具有第一主部212的一部分从该保护层42露出的开口421。端子50通过开口421与从保护层42露出的第一主部212的一部分接合，且从保护层42向厚度方向突出。由此，在将半导体装置A10安装于配线基板时，能够实现半导体装置A10相对于该配线基板的定位的精度的提高。
进而，通过采用由含有锡的材料构成的端子50，在将半导体装置A10安装于配线基板时，通过回流焊使端子50的至少一部分熔融。由此，能够得到半导体装置A10相对于该配线基板的位置偏移被自身修复的效果(自对准效果)。
基于图21～图28，对根据第二实施方式的半导体装置A20进行说明。在这些图中，对与前述的半导体装置A10相同或类似的要素标注相同的附图标记，并省略重复的说明。
在半导体装置A20中，还具备第二绝缘层12以及多个第二配线层22，保护层42以及多个端子50的结构相对于半导体装置A10不同。为了便于理解，在图21中，透过密封树脂41，在图22中，相对于图21进一步透过第一绝缘层11和半导体元件30。在图24中，透过保护层42和多个端子50。在图24中，用假想线表示透过的半导体元件30的外形。
如图25和图26所示，第二绝缘层12与第一绝缘层11的第一背面11B接触地配置。第一绝缘层11形成为在厚度方向z上被第二绝缘层12和密封树脂41夹着的结构。第二绝缘层12由包括热固化性的合成树脂和含有组成多个第二配线层22各自的一部分(后述的第二基底层22A)的金属元素的添加剂的材料构成。该合成树脂例如为环氧树脂或聚酰亚胺。第二绝缘层12具有第二主面12A、第二背面12B以及多个端面12C。第二主面12A和第二背面12B在厚度方向z上彼此朝向相反侧。其中，第二主面12A与第一背面11B接触。多个端面12C与第二主面12A以及第二背面12B相连。多个端面12C分别朝向第一方向x以及第二方向y中的任一个。多个端面12C各自与第一绝缘层11的多个端面11C的任一个以及密封树脂41的多个侧面41A中的任一个面这两者为同一面。
如图22、图24及图27所示，第二绝缘层12具有多个第二贯通部121。多个第二贯通部121分别在厚度方向z上从第二主面12A所处的一侧到第二背面12B所在的一侧，并且在厚度方向z上贯通第二绝缘层12。多个第二贯通部121分别由第二绝缘层12的多个第二内周面121A中的任一个规定。多个第二内周面121A分别相对于第二主面12A倾斜。多个第二内周面121A分别采取从在厚度方向z上从第二背面12B所在的一侧朝向第二主面12A所处的一侧的该第二内周面121A所规定的多个第二贯通部121中的任一个而倾倒的姿势。因此，多个第二贯通部121各自的相对于厚度方向z的横截面积随着从第二主面12A所处的一侧朝向第二背面12B所处的一侧而逐渐变大。
如图27和图28所示，第二绝缘层12具有多个第二槽部122。多个第二槽部122分别从第二背面12B朝向厚度方向z凹陷。多个第二槽部122分别与多个第二贯通部121中的任一个相连。如图24所示，多个第二槽部122分别沿着与厚度方向z正交的方向延伸。如图28所示，多个第二槽部122各自的一对侧面相对于第二背面12B倾斜。在多个第二槽部122的每一个中，该一对侧面与该第二槽部122的底面的边界处的该第二槽部122的宽度b3比该一对侧面与第二背面12B的边界处的该第二槽部122的宽度b4小。
如图25和图26所示，多个第二配线层22配置于第二绝缘层12。多个第二配线层22与多个第一配线层21一起构成安装有半导体装置A10的配线基板与半导体元件30的导电路径的一部分。多个第二配线层22分别包括第二连接部221和第二主部222。如图22、图24及图27所示，第二连接部221收纳于第二绝缘层12的多个第二贯通部121中的任一个。第二连接部221与规定该第二贯通部121的多个第二内周面121A中的任一个接触。第二连接部221与多个第一配线层21中的任一个的第一主部212相连。如图24～图26所示，第二主部222与多个第二配线层22中的任一个的第二连接部221相连，并且在第二绝缘层12中配置于第二背面12B所在的一侧。更具体而言，第二主部222配置于第二绝缘层12的多个第二槽部122中的任一个。第二主部222与该第二槽部122接触。如图27以及图28所示，在半导体装置A20中，多个第二配线层22各自的第二主部222的一部分从多个第二槽部122中的任一个突出。
如图22以及图24所示，沿着厚度方向z观察，第二绝缘层12的多个第二贯通部121各自的至少一部分与多个第一配线层21的任一个的第一主部212重叠。如图24所示，沿着厚度方向z观察，多个第二配线层22各自的第二主部222包括与多个第一配线层21的任一个的第一主部212重叠的部分，并且沿着与该第一主部212延伸的方向不同的方向延伸。
如图27所示，多个第二配线层22各自的第二连接部221及第二主部222具有第二基底层22A及第二镀层22B。第二基底层22A由第二绝缘层12所包括的添加剂所含有的金属元素组成。第二基底层22A与第二绝缘层12接触。第二绝缘层12的多个第二内周面121A分别被构成多个第二配线层22中的任一个的第二连接部221的第二基底层22A覆盖。第二镀层22B覆盖多个第二配线层22中的任一个的第二基底层22A。第二镀层22B例如由含有铜的材料构成。在多个第二配线层22各自的第二连接部221中，第二镀层22B与多个第一配线层21的任一个第一主部212接触。如图28所示，多个第二配线层22各自的第二主部222的第二镀层22B具有朝向厚度方向z凹陷的凹部222A。凹部222A沿第二绝缘层12的多个第二槽部122中的任一个延伸的方向延伸。
如图25和图26所示，保护层42覆盖第二绝缘层12的第二背面12B和多个第二配线层22的第二主部222。在将半导体装置A20安装于配线基板时，保护层42与该配线基板对置。多个第二配线层22各自的第二主部222的一部分通过多个开口421中的任一个从保护层42露出。如图23所示，多个端子50分别与从多个开口421露出的多个第二配线层22的第二主部222的一部分接合。
接着，对半导体装置A20的作用效果进行说明。
半导体装置A20的第一配线层21的第一连接部211收纳于第一绝缘层11的第一贯通部111，且与半导体元件30的电极31相连。电极31具有包括第一区域311A和第二区域311B的连接面311。第一区域311A由第一贯通部111从第一绝缘层11露出。第二区域311B被第一绝缘层11覆盖。第一连接部211与第一区域311A接触。如图10所示，第一区域311A的表面粗糙度sr1大于第二区域311B的表面粗糙度sr2。因此，通过半导体装置A20，也能够进一步提高配线层(第一配线层21)相对于半导体元件30的电极31的紧贴性。
半导体装置A20还具备：第二绝缘层12，其具有第二主面12A、第二背面12B以及第二贯通部121；以及第二配线层22，其具有第二连接部221以及第二主部222。第二主面12A与第一绝缘层11的第一背面11B接触。第二连接部221收纳于第二贯通部121，且与第一配线层21的第一主部212连接。第二主部222与第二连接部221连接，并且配置在第二绝缘层12中第二背面12B所在的一侧。第一主部212被第二绝缘层12覆盖。沿着厚度方向z观察时，第二贯通部121的至少一部分与第一主部212重叠。由此，在半导体装置A20中，不发生第一配线层21与第二配线层22的导通路径的短路，而能够采用沿着厚度方向z观察时第二主部222与第一主部212重叠的配置方式。因此，通过半导体装置A20，能够构成比半导体装置A10复杂的导通路径。
本公开并不限定于上述的实施方式，半导体装置中的各部分的具体结构能够自由地进行各种设计变更。例如，在各实施方式中，也可以构成为具备多个半导体元件30。各半导体元件30的种类能够根据所要求的用途、功能来选定。另外，在上述的实施方式中，使用了各种沿着厚度方向z观察的外形为矩形状的组件，但本公开并不限定于此，外形也可以是例如圆形状、六边形状等。
符号说明
A10、A20—半导体装置，11—第一绝缘层，11A—第一主面，11B—第一背面，11C—端面，111—第一贯通部，111A—第一内周面，112—第一槽部，12—第二绝缘层，12A—第二主面，12B—第二背面，12C—端面，121—第二贯通部，121A—第二内周面，122—第二槽部，21—第一配线层，21A—第一基底层，21B—第一镀层，211—第一连接部，212—第一主部，212A—凹部，22—第二配线层，22A—第二基底层，22B—第二镀层，221—第二连接部，222—第二主部，222A—凹部，30—半导体元件，31—电极，311—连接面，311A—第一区域，311B—第二区域，32—钝化膜，41—密封树脂，41A—侧面，42—保护层，421—开口，50—端子，51—基部，52—凸块部，81—密封树脂，82—绝缘层，82A—表面，821—贯通部，821A—内周面，822—槽部，83—配线层，83A—基底层，83B—镀层，84—保护层，841—开口，b1、b2、b3、b4—宽度，z—厚度方向，x—第一方向，y—第二方向。

Claims (18)

1.一种半导体装置，其特征在于，具备：
第一绝缘层，其具有在厚度方向上相互分离的第一主面以及第一背面，且形成有沿所述厚度方向延伸的第一贯通部；
半导体元件，其具有与所述第一贯通部对应的电极，且与所述第一主面接触；
第一配线层，包括：第一连接部，其收纳于所述第一贯通部且与所述电极接触；以及第一主部，其与所述第一连接部连接且配置于所述第一背面；以及
密封树脂，其与所述第一主面接触且覆盖所述半导体元件，
所述电极具有与所述第一连接部对置的连接面，
所述连接面包括通过所述第一贯通部从所述第一绝缘层露出的第一区域和与所述第一绝缘层接触的第二区域，
所述第一区域的表面粗糙度大于所述第二区域的表面粗糙度。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一配线层具有与所述第一绝缘层接触的第一基底层和覆盖所述第一基底层的第一镀层，
所述第一镀层与所述第一区域接触。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一绝缘层由包括热固化性的合成树脂和含有组成所述第一基底层的金属元素的添加剂的材料构成。
4.根据权利要求2或3所述的半导体装置，其特征在于，
所述第一绝缘层具有从所述第一背面凹陷且与所述第一贯通部相连的槽部，
所述第一主部配置于所述槽部。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一主部具有朝向所述厚度方向凹陷的凹部，
所述凹部沿着所述槽部延伸的方向延伸。
6.根据权利要求2～5中任一项所述的半导体装置，其特征在于，
所述第一绝缘层具有规定所述第一贯通部的第一内周面，
所述第一内周面被所述第一基底层覆盖且相对于所述第一主面倾斜。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一贯通部具有与所述厚度方向正交的第一截面，所述第一截面的面积越从所述第一主面朝向所述第一背面越变大。
8.根据权利要求2～7中任一项所述的半导体装置，其特征在于，
还具备覆盖所述第一背面以及所述第一主部的保护层，
所述保护层具有在所述厚度方向上贯通的开口，
所述第一主部的一部分由所述开口从所述保护层露出。
9.根据权利要求8所述的半导体装置，其特征在于，
还具备端子，
所述端子与在所述开口从所述保护层露出的所述第一主部的一部分接合，
所述端子从所述保护层朝向所述厚度方向突出。
10.根据权利要求9所述的半导体装置，其特征在于，
所述端子由含有锡的材料构成。
11.根据权利要求2～7中任一项所述的半导体装置，其特征在于，还具备：
第二绝缘层，其具有在所述厚度方向上相互分离的第二主面以及第二背面，形成有在所述厚度方向上延伸的第二贯通部，所述第二主面与所述第一背面接触；以及
第二配线层，包括：第二连接部，其收纳于所述第二贯通部且与所述第一主部连接；以及第二主部，其与所述第二连接部连接且配置于所述第二背面，
所述第一主部被所述第二绝缘层覆盖，
沿着所述厚度方向观察，所述第二贯通部的至少一部分与所述第一主部重叠。
12.根据权利要求11所述的半导体装置，其特征在于，
沿着所述厚度方向观察，所述第二主部包括与所述第一主部重叠的部分，并且沿着与所述第一主部延伸的方向不同的方向延伸。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第二配线层具有与所述第二绝缘层接触的第二基底层和覆盖所述第二基底层的第二镀层，
在所述第二连接部中，所述第二镀层与所述第一主部接触。
14.根据权利要求13所述的半导体装置，其特征在于，
所述第二绝缘层由包括热固化性的合成树脂和含有组成所述第二基底层的金属元素的添加剂的材料构成。
15.根据权利要求13或14所述的半导体装置，其特征在于，
所述第二绝缘层具有规定所述第二贯通部的第二内周面，
所述第二内周面被所述第二基底层覆盖且相对于所述第二主面倾斜。
16.根据权利要求15所述的半导体装置，其特征在于，
所述第二贯通部具有与所述厚度方向正交的第二截面，所述第二截面的面积越从所述第二主面朝向所述第二背面越变大。
17.一种半导体装置的制造方法，其特征在于，具备：
将具有电极的半导体元件以所述电极露出的方式埋入密封树脂的工序；
在所述密封树脂之上层叠且形成覆盖所述电极的绝缘层的工序；以及
形成具有埋入所述绝缘层且与所述电极相连的连接部和与所述连接部相连的主部的配线层的工序，
所述绝缘层由包括热固化性的合成树脂和含有组成所述配线层的一部分的金属元素的添加剂的材料构成，
形成所述配线层的工序包括：(a)通过激光照射在所述绝缘层上形成使所述电极的表面的一部分从所述绝缘层露出的贯通部、和从所述绝缘层的表面凹陷且与所述贯通部相连的槽部的工序；(b)覆盖规定所述贯通部的所述绝缘层的内周面和所述槽部，且使含有所述金属元素的基底层在所述绝缘层上析出的工序；以及(c)形成覆盖所述基底层的镀层的工序，
使所述基底层析出的工序包括：通过所述激光照射，在由所述贯通部从所述绝缘层露出的所述电极的表面的一部分形成凹凸。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
形成所述镀层的工序包括通过非电解镀或电解镀的至少一方形成所述镀层。
CN202180037156.5A 2020-05-26 2021-05-21 半导体装置以及半导体装置的制造方法 Pending CN115699295A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020091169 2020-05-26
JP2020-091169 2020-05-26
PCT/JP2021/019392 WO2021241447A1 (ja) 2020-05-26 2021-05-21 半導体装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115699295A true CN115699295A (zh) 2023-02-03

Family

ID=78744674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180037156.5A Pending CN115699295A (zh) 2020-05-26 2021-05-21 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20230197544A1 (zh)
JP (1) JPWO2021241447A1 (zh)
CN (1) CN115699295A (zh)
DE (1) DE112021002956T5 (zh)
WO (1) WO2021241447A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294415A (ja) * 2007-04-27 2008-12-04 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法
JP5976073B2 (ja) 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
JP2017069257A (ja) * 2015-09-28 2017-04-06 日立化成株式会社 半導体装置の製造方法
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
WO2018047770A1 (ja) * 2016-09-08 2018-03-15 住友ベークライト株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021241447A1 (zh) 2021-12-02
DE112021002956T5 (de) 2023-03-09
WO2021241447A1 (ja) 2021-12-02
US20230197544A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
US7968446B2 (en) Metallic bump structure without under bump metallurgy and manufacturing method thereof
JP4271590B2 (ja) 半導体装置及びその製造方法
JP4535002B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
US20090071705A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
JP2008300854A (ja) 半導体装置及びその製造方法
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2004311847A (ja) 配線基板の製造方法およびフリップチップ接続用バンプを有する配線基板
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
US20240047405A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP7544696B2 (ja) 半導体装置及び半導体装置の製造方法
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN115699295A (zh) 半导体装置以及半导体装置的制造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
WO2021205926A1 (ja) 半導体装置
KR101443922B1 (ko) 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법
JP2021125624A (ja) 半導体装置
JP2021190454A (ja) 半導体装置、および半導体装置の製造方法
JP7416607B2 (ja) 半導体装置
KR20240124732A (ko) 회로 기판 및 회로 기판의 제조 방법
CN115335992A (zh) 半导体装置
CN118433983A (zh) 布线基板
JP4635329B2 (ja) 配線回路基板の製造方法
JP2020141015A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination