JP2021190454A - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021190454A JP2021190454A JP2020091170A JP2020091170A JP2021190454A JP 2021190454 A JP2021190454 A JP 2021190454A JP 2020091170 A JP2020091170 A JP 2020091170A JP 2020091170 A JP2020091170 A JP 2020091170A JP 2021190454 A JP2021190454 A JP 2021190454A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness direction
- semiconductor device
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 175
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 343
- 239000011241 protective layer Substances 0.000 claims description 47
- 238000007747 plating Methods 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 239000000654 additive Substances 0.000 claims description 13
- 230000000996 additive effect Effects 0.000 claims description 13
- 229920003002 synthetic resin Polymers 0.000 claims description 12
- 239000000057 synthetic resin Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 6
- 230000001376 precipitating effect Effects 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 4
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
図1〜図9に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、第1絶縁層11、複数の第1配線層21、半導体素子30、複数の電極33、保護層40、および複数の端子50を備える。半導体装置A10は、配線基板に表面実装される。半導体装置A10の半導体素子30は、単数である。この他、半導体装置A10は、複数の半導体素子30を備える構成でもよい。ここで、図1は、理解の便宜上、第1絶縁層11を透過している。図3は、理解の便宜上、図2に対して保護層40、および複数の端子50を透過している。図4は、理解の便宜上、図3に対して複数の第1配線層21をさらに透過している。
図19〜図21に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図22に基づき、本発明の第2実施形態の第1変形例にかかる半導体装置A21について説明する。半導体装置A21においては、複数の電極33の各々の構成が、先述した半導体装置A10の当該構成と異なる。
図22に基づき、本発明の第2実施形態の第1変形例にかかる半導体装置A21について説明する。半導体装置A21においては、複数の電極33の各々の構成が、先述した半導体装置A10の当該構成と異なる。
図23に基づき、本発明の第2実施形態の第2変形例にかかる半導体装置A22について説明する。半導体装置A22においては、複数の電極33の各々の構成が、先述した半導体装置A21の当該構成と異なる。
図24〜図30に基づき、本発明の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
11:第1絶縁層
11A:頂面
11B:第1裏面
11C:第1端面
111:第1溝部
12:第2絶縁層
12A:対向面
12B:第2裏面
12C:第2端面
121:第2溝部
122:貫通部
122A:内周面
21:第1配線層
21A:第1下地層
21B:第1めっき層
21C:第1凹部
21D:凸部
22:第2配線層
22A:第2下地層
22B:第2めっき層
22C:第2凹部
221:主部
222:連絡部
30:半導体素子
31:パッド
32:パッシベーション膜
33:電極
331:パッド
331A:領域
332:延出部
332A:先端
40:保護層
41:開口
50:端子
51:基部
52:バンプ部
80:ボールボンディング部
81:絶縁層
81A:表面
811:溝部
82:配線層
82A:下地層
82B:めっき層
83:保護層
831:開口
t1,t2:寸法
b1,b2,b3,b4:幅
d1:寸法
d2:最大寸法
z:厚さ方向
x:第1方向
y:第2方向
Claims (18)
- 厚さ方向を向く主面に設けられたパッドを有する半導体素子と、
前記パッドにつながり、かつ前記パッドから前記厚さ方向に向けて突出する電極と、
前記厚さ方向において前記主面と同じ側を向く第1裏面を有するとともに、前記半導体素子および前記電極を覆い、かつ前記第1裏面から前記電極の一部が露出する第1絶縁層と、
前記電極につながり、かつ前記第1絶縁層において前記第1裏面が位置する側に配置された第1配線層と、を備え、
前記電極は、前記パッドに接合され、かつ前記厚さ方向に向けて膨出するバンプ部を含み、
前記厚さ方向に沿って視て、前記バンプ部の中心における前記厚さ方向の寸法が、前記バンプ部の端縁における前記厚さ方向の寸法と異なることを特徴とする、半導体装置。 - 前記厚さ方向に沿って視て、前記バンプ部の中心における前記厚さ方向の寸法は、前記バンプ部の端縁における前記厚さ方向の寸法よりも大である、請求項1に記載の半導体装置。
- 前記バンプ部は、複数の領域を含み、
前記複数の領域が前記厚さ方向に積層されている、請求項1または2に記載の半導体装置。 - 前記電極は、前記バンプ部から前記第1裏面に向けて延びる延出部を含み、
前記延出部が、前記第1配線層につながっている、請求項1または2に記載の半導体装置。 - 前記第1配線層につながる前記延出部の部分は、前記バンプ部に向けて屈曲したループ状をなしている、請求項4に記載の半導体装置。
- 前記延出部の前記厚さ方向に対して直交する方向の最大寸法は、前記バンプ部の前記厚さ方向に対して直交する方向の寸法よりも小である、請求項4に記載の半導体装置。
- 前記第1絶縁層は、熱硬化性の合成樹脂と、金属元素が含有された添加剤と、を含む材料からなり、
前記第1配線層は、前記第1絶縁層に接する第1下地層と、前記第1下地層を覆う第1めっき層と、を有し、
前記第1下地層は、その組成に前記金属元素を含み、
前記第1めっき層は、前記電極に接している、請求項1ないし6のいずれかに記載の半導体装置。 - 前記第1絶縁層は、前記第1裏面から前記厚さ方向に向けて凹む溝部を有し、
前記溝部は、前記電極につながり、
前記溝部には、前記第1配線層が配置されている、請求項7に記載の半導体装置。 - 前記第1配線層は、前記厚さ方向に向けて凹む凹部を有し、
前記凹部は、前記溝部が延びる方向に沿って延びている、請求項8に記載の半導体装置。 - 前記第1裏面および前記第1配線層を覆う保護層をさらに備え、
前記保護層は、前記厚さ方向に貫通する開口を有し、
前記第1配線層の一部が、前記開口で前記保護層から露出している、請求項1ないし9のいずれかに記載の半導体装置。 - 端子をさらに備え、
前記端子は、前記開口で前記保護層から露出する前記第1配線層の一部に接合され、
前記端子は、前記保護層から前記厚さ方向に向けて突出している、請求項10に記載の半導体装置。 - 前記端子は、錫を含む材料からなる、請求項11に記載の半導体装置。
- 前記厚さ方向において互いに反対側を向く対向面および第2裏面と、前記厚さ方向において前記対向面が位置する側から前記第2裏面が位置する側に至る貫通部と、を有するとともに、前記対向面が前記第1裏面に接して配置された第2絶縁層と、
前記貫通部に収容され、かつ前記第1配線層につながる連絡部と、前記連絡部につながり、かつ前記第2絶縁層において前記第2裏面が位置する側に配置された主部と、を含む第2配線層と、をさらに備え、
前記第1配線層は、前記第2絶縁層に覆われ、
前記厚さ方向に沿って視て、前記貫通部の少なくとも一部が、前記第1配線層に重なっている、請求項7ないし9のいずれかに記載の半導体装置。 - 前記厚さ方向に沿って視て、前記主部は、前記第1配線層に重なる部分を含むとともに、前記第1配線層が延びる方向とは異なる方向に沿って延びている、請求項13に記載の半導体装置。
- 前記第2絶縁層は、熱硬化性の合成樹脂と、前記金属元素が含有された添加剤と、を含む材料からなり、
前記第2配線層は、前記第2絶縁層に接する第2下地層と、前記第2下地層を覆う第2めっき層と、を有し、
前記第2下地層は、その組成に前記金属元素を含み、
前記第2めっき層は、前記第1配線層に接している、請求項14に記載の半導体装置。 - 前記第2絶縁層は、前記貫通部を規定する内周面を有し、
前記内周面は、前記連絡部をなす前記第2下地層に覆われ、かつ前記対向面に対して傾斜し、
前記貫通部の前記厚さ方向に対する横断面積は、前記対向面が位置する側から前記第2裏面が位置する側に向かうほど、徐々に大である、請求項15に記載の半導体装置。 - 厚さ方向のいずれかの側に設けられたパッドを有する半導体素子に対して、前記パッドから前記厚さ方向に向けて突出する電極を形成する工程と、
前記電極の一部が露出するように、前記半導体素子を絶縁層に埋め込む工程と、
前記電極につながる配線層を前記絶縁層の上に形成する工程と、を備え、
前記電極を形成する工程では、ワイヤボンディングにより前記電極が形成され、
前記電極は、前記ワイヤボンディングにより形成されるボールボンディング部を含むことを特徴とする、半導体装置の製造方法。 - 前記絶縁層は、熱硬化性の合成樹脂と、前記配線層の一部を組成する金属元素が含有された添加剤と、を含む材料からなり、
前記配線層を形成する工程では、前記金属元素を含む下地層を前記絶縁層に析出させる工程と、前記下地層を覆うめっき層を形成する工程と、を含み、
前記下地層を析出させる工程では、前記絶縁層の表面から凹み、かつ前記電極につながる溝部をレーザ照射により前記絶縁層に形成することによって、前記溝部を覆う前記下地層が前記絶縁層に析出され、
前記めっき層を形成する工程では、無電解めっき、もしくは電解めっき、またはこれらの併用により前記めっき層が形成される、請求項17に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020091170A JP2021190454A (ja) | 2020-05-26 | 2020-05-26 | 半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020091170A JP2021190454A (ja) | 2020-05-26 | 2020-05-26 | 半導体装置、および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021190454A true JP2021190454A (ja) | 2021-12-13 |
Family
ID=78847410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020091170A Pending JP2021190454A (ja) | 2020-05-26 | 2020-05-26 | 半導体装置、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021190454A (ja) |
-
2020
- 2020-05-26 JP JP2020091170A patent/JP2021190454A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271949B2 (ja) | 半導体装置 | |
TWI508241B (zh) | 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程 | |
US6958527B2 (en) | Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same | |
JP4093818B2 (ja) | 半導体装置の製造方法 | |
JP2006128455A (ja) | 半導体装置およびその製造方法 | |
JP6858576B2 (ja) | 半導体装置の製造方法 | |
JP2016021534A (ja) | プリント配線板およびその製造方法 | |
JP5946511B2 (ja) | 半導体装置の製造方法 | |
JP2019050302A (ja) | 半導体装置 | |
JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
US11764130B2 (en) | Semiconductor device | |
JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2021190454A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017183571A (ja) | 半導体装置の製造方法 | |
WO2021241447A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2020136629A (ja) | 電子装置および電子装置の製造方法 | |
JP7416607B2 (ja) | 半導体装置 | |
WO2023054389A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018093074A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240411 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240423 |