KR20150117653A - 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150117653A
KR20150117653A KR1020157020563A KR20157020563A KR20150117653A KR 20150117653 A KR20150117653 A KR 20150117653A KR 1020157020563 A KR1020157020563 A KR 1020157020563A KR 20157020563 A KR20157020563 A KR 20157020563A KR 20150117653 A KR20150117653 A KR 20150117653A
Authority
KR
South Korea
Prior art keywords
semiconductor element
resin
semiconductor
resin composition
release film
Prior art date
Application number
KR1020157020563A
Other languages
English (en)
Inventor
츠요시 도리나리
유사쿠 시미즈
에이지 도요다
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150117653A publication Critical patent/KR20150117653A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/107—Ceramic
    • B32B2264/108—Carbon, e.g. graphite particles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2581/00—Seals; Sealing equipment; Gaskets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

마킹에 의해 제공된 정보를 양호하게 시인 가능한 반도체 장치를 제조할 수 있는 반도체 소자용 봉지 시트 및 제조 방법을 제공한다.
표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 이형 필름, 그리고 상기 이형 필름 상에 배치된 봉지재층을 구비하는 반도체 소자용 봉지 시트에 관한 것이다.

Description

반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법{SEALING SHEET FOR SEMICONDUCTOR ELEMENT, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR-DEVICE PRODUCTION METHOD}
본 발명은 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
수지 봉지된 반도체 장치 (반도체 패키지) 는, 제품 식별을 위해 메이커명, 제품명, 로트 번호 등이 마킹된 후 출시되고 있다. 반도체 장치의 마킹부의 시인성이 나쁘면, 메이커에 의한 제품 식별을 할 수 없거나, 사용자에 의한 제품 식별을 할 수 없거나 하는 등의 문제를 일으키는 경우가 있다.
특허문헌 1 에서는, 무기 충전재, 유기 염료 및 카본 블랙을 각각 특정량으로 함으로써, 양호한 YAG 레이저 마킹성이 얻어지는 것이 기재되어 있다. 그러나, 마킹부의 시인성에 대해 아직도 개선의 여지가 있다.
그런데, 반도체 패키지의 표면에 흠집이나 오염이 있으면 외관 품위의 점에서 문제가 되는 경우가 있다. 이와 같은 외관의 작은 흠집이나 오염에 관해서는, 반도체 패키지의 표면을 경면이 아니라 스테인으로 함으로써 실질적으로 눈에 띄지 않게 하는 것이 가능하다.
일본 공개특허공보 2001-247747호
그러나, 스테인면은 경면에 비해 마킹하기 어렵다. 또, 스테인면의 비마킹부는 희게 반사되기 (스테인면의 비마킹부는 명도가 높아지기) 때문에, 마킹부를 시인하는 것이 어렵다. 따라서, 반도체 패키지의 표면이 스테인인 경우에는, 표면이 경면인 경우에 비해 마킹에 의해 제공된 정보를 판독하기 어렵다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 마킹에 의해 제공된 정보를 양호하게 시인 가능한 반도체 장치를 제조할 수 있는 반도체 소자용 봉지 시트 및 제조 방법을 제공하는 것을 목적으로 한다. 본 발명은 또한, 반도체 장치 표면이 스테인이어도 마킹에 의해 제공된 정보를 양호하게 시인할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
즉, 제 1 본 발명은, 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 이형 필름과, 이형 필름 상에 배치된 봉지재층을 구비하는 반도체 소자용 봉지 시트에 관한 것이다.
제 1 본 발명의 봉지 시트는, 이형 필름이 특정한 표면 상태를 갖기 때문에, 이형 필름 상에 배치된 봉지재층은 특유의 스테인 상태를 갖는다. 제 1 본 발명의 봉지 시트로 반도체 소자를 봉지함으로써 얻어지는 반도체 장치의 표면은, 특유의 스테인 상태를 갖는다. 따라서, 제 1 본 발명의 봉지 시트를 사용함으로써, 마킹에 의해 제공된 정보를 양호하게 시인 가능한 반도체 장치를 제조할 수 있다. 그 결과, 제품의 식별성을 향상시키는 것이 가능하고, 품명, 로트 번호 등의 오인을 방지할 수 있다. 또, 반도체 장치의 표면은 스테인 상태이므로, 흠집이나 오염이 눈에 잘 띄지 않는다.
제 1 본 발명은 또한, 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 이형 필름, 그리고 이형 필름 상에 배치된 봉지재층을 구비하는 봉지 시트로 반도체 소자를 봉지함으로써 얻어진 반도체 장치에 관한 것이다.
봉지 시트를 사용한 반도체 장치의 제조 방법으로서, 예를 들어, 봉지 시트를 사용하여 반도체칩 등의 반도체 소자를 봉지하고, 이어서 봉지 시트로부터 이형 필름을 박리하여 봉지재층을 노출시키고, 노출된 봉지재층에 대해 마킹을 실시하는 경우가 있다.
제 1 본 발명에 있어서 사용하는 봉지 시트는, 이형 필름이 특정한 표면 상태를 갖기 때문에, 이형 필름 상에 적층된 봉지재층 (노출 부분) 은 특유의 스테인 상태를 갖는다. 이 봉지 시트를 사용하여 봉지된 반도체 장치의 표면은 특유의 스테인 상태를 갖는다. 따라서, 비마킹부의 명도 상승을 억제하는 것이 가능하여, 마킹부의 시인성을 개선할 수 있다. 그 결과, 제품의 식별성을 향상시키는 것이 가능하여, 품명, 로트 번호 등의 오인을 방지할 수 있다. 또, 반도체 장치의 표면은 스테인 상태이므로, 흠집이나 오염이 눈에 잘 띄지 않는다.
봉지재층을 형성하는 수지 조성물은, 카본 블랙을 0.01 ∼ 1 중량％ 함유하는 것이 바람직하다. 이로 인하여, 마킹성이 양호하게 얻어진다.
수지 조성물이 충전재를 70 ∼ 95 중량％ 함유하는 것이 바람직하다. 이로 인하여, 마킹성이 우수한 수지 표면 경도를 얻을 수 있다.
제 1 본 발명의 반도체 장치는, 봉지 시트로 반도체 소자를 봉지하고, 반도체 소자 및 반도체 소자를 덮는 봉지재층을 구비하는 봉지체를 형성하는 공정 (Ⅰ) 과, 봉지체로부터 이형 필름을 박리하는 공정 (Ⅱ) 를 포함하는 방법에 의해 얻어진 것이 바람직하다. 또한, 방법은, 봉지재층의 노출 부분에 마킹하는 공정 (Ⅲ) 을 포함해도 된다.
제 1 본 발명은 또한, 봉지 시트로 반도체 소자를 봉지하고, 반도체 소자 및 반도체 소자를 덮는 봉지재층을 구비하는 봉지체를 형성하는 공정 (Ⅰ) 과, 봉지체로부터 이형 필름을 박리하는 공정 (Ⅱ) 를 포함하는 반도체 장치의 제조 방법에 관한 것이다. 또한, 방법은, 봉지재층의 노출 부분에 마킹하는 공정 (Ⅲ) 을 포함해도 된다.
제 2 본 발명은, 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 금형을 사용하여, 반도체 소자를 수지 봉지함으로써 얻어진 반도체 장치에 관한 것이다.
금형을 사용한 반도체 장치의 제조 방법으로서, 예를 들어, 반도체칩 등의 반도체 소자를 금형 중에서 수지 봉지한 후, 봉지 수지 부분에 대해 마킹을 실시하는 경우가 있다.
제 2 본 발명에 있어서 사용하는 금형은, 특정한 표면 상태를 갖기 때문에, 이 금형을 사용하여 봉지된 반도체 장치 표면은 특유의 스테인 상태를 갖는다. 따라서, 비마킹부의 명도 상승을 억제할 수 있어, 마킹부의 시인성을 개선할 수 있다. 그 결과, 제품의 식별성을 향상시킬 수 있어, 품명, 로트 번호 등의 오인을 방지할 수 있다.
예를 들어, 금형은, 특정한 표면 상태를 구비하는 캐비티 오목부가 형성된 제 1 금형부 (캐비티형이라고도 한다) 와, 파팅면을 구비하는 제 2 금형부 (코어형이라고도 한다) 를 구비한다. 제 2 금형부는, 통상적으로 파팅면 상에 배치된 파지 부재를 추가로 구비한다. 파지 부재는 워크를 파지하기 위한 부재이다.
반도체 소자를 수지 봉지하는 방법으로는, 예를 들어, 캐비티 오목부 상에 수지 조성물을 배치하는 공정과, 워크를 파팅면 상에 배치하는 공정과, 캐비티 오목부 상에 배치된 수지 조성물을 가열하여 용융시키는 공정과, 형 조임하여 반도체 소자 및 반도체 소자를 덮는 수지 조성물을 구비하는 봉지체를 형성하는 공정을 포함하는 방법 등이 있다. 또한, 봉지체를 가열하여 수지 조성물을 경화시켜도 된다.
카본 블랙을 0.01 ∼ 1 중량％ 함유하는 수지 조성물을 사용하여 수지 봉지되는 것이 바람직하다. 이로 인하여, 마킹성이 양호하게 얻어진다.
수지 조성물이 충전재를 70 ∼ 95 중량％ 함유하는 것이 바람직하다. 이로 인하여, 마킹성이 우수한 수지 표면 경도를 얻을 수 있다.
제 2 본 발명의 반도체 장치는, 금형을 사용하여 반도체 소자를 수지 봉지하고, 반도체 소자 및 반도체 소자를 덮는 수지 조성물을 구비하는 봉지체를 형성하는 공정 (ⅰ) 을 포함하는 방법에 의해 얻어진 것이 바람직하다. 또한, 방법은, 봉지체를 마킹하는 공정 (ⅱ) 를 포함해도 된다.
제 2 본 발명은 또한, 금형을 사용하여 반도체 소자를 수지 봉지하고, 반도체 소자 및 반도체 소자를 덮는 수지 조성물을 구비하는 봉지체를 형성하는 공정 (ⅰ) 을 포함하는 반도체 장치의 제조 방법에 관한 것이다. 또한, 방법은, 봉지체를 마킹하는 공정 (ⅱ) 를 포함해도 된다.
본 발명에 의하면, 마킹에 의해 제공된 정보를 양호하게 시인 가능한 반도체 장치를 제조할 수 있는 반도체 소자용 봉지 시트 및 제조 방법을 제공할 수 있다. 본 발명에 의하면, 표면이 스테인임에도 불구하고, 마킹부를 양호하게 시인 가능한 반도체 장치를 제공할 수 있다.
도 1 은, 봉지 시트의 단면을 나타내는 모식도이다
도 2 는, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 3 은, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 4 는, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 5 는, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 6 은, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 7 은, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 8 은, 실시형태 1 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 9 는, 실시형태 2 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 10 은, 실시형태 2 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
도 11 은, 실시형태 2 의 반도체 장치의 제조 방법의 일 공정을 모식적으로 나타내는 단면도이다.
[실시형태 1]
[봉지 시트]
도 1 에 나타내는 바와 같이, 봉지 시트 (10) 는 이형 필름 (31) 과, 이형 필름 (31) 상에 배치된 봉지재층 (32) 을 구비한다. 이형 필름 (31) 을 박리하면, 봉지재층 (32) 의 이형 필름 (31) 과의 접촉면이 노출된다. 또한, 도 1 에 있어서, 봉지재층 (32) 은 이형 필름 (31) 의 전체면에 형성되어 있지만, 전체면에 형성되어 있을 필요는 없다.
이형 필름 (31) 의 봉지재층 (32) 과의 접촉면은, 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛, 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비한다.
이형 필름 (31) 의 표면 평활성 (Ra) 은 0.1 ㎛ 이상이고, 바람직하게는 0.2 ㎛ 이상이다. 0.1 ㎛ 이상이므로, 내흠집성이 우수한 수지 표면을 형성할 수 있고 (미세한 흠집 등을 눈에 띄지 않게 할 수 있고), 결과적으로 반도체 장치의 외관 품위를 향상시킬 수 있다. 또한, 수지 표면에 콘트라스트가 생기기 쉬워지므로, 마킹부의 시인성이 우수한 수지 표면 상태를 형성할 수 있다. 한편, 이형 필름 (31) 의 표면 평활성 (Ra) 은 0.5 ㎛ 이하이고, 바람직하게는 0.4 ㎛ 이하이다. 0.5 ㎛ 이하이므로, 필름 강도의 저하가 적어 제조 및 사용시에 있어서의 파괴나 파손의 염려가 없다. 또한, 수지 표면에 콘트라스트가 생기기 쉬워지므로, 마킹부의 시인성이 우수한 수지 표면 상태를 형성할 수 있다.
이형 필름 (31) 의 표면 평활성 (Ra) 은, 이형 필름 (31) 의 제조 공정의 제조법의 변경이나 재량의 변경에 의해 조정할 수 있다.
또한, 표면 평활성 (Ra) 은, 실시예에 기재된 방법에 의해 측정할 수 있다.
이형 필름 (31) 의 요철 평균 간격 (RSm) 은 90 ㎛ 이상이고, 바람직하게는 95 ㎛ 이상이다. 90 ㎛ 이상이므로, 레이저 조사 등으로 마킹을 실시할 때 문자가 번지는 것 등을 방지할 수 있다. 또, 비마킹부의 명도 상승을 억제할 수 있다. 또, 이형 필름 (31) 의 요철 평균 간격 (RSm) 은 125 ㎛ 이하이고, 바람직하게는 120 ㎛ 이하이다. 125 ㎛ 이하이므로, 레이저 조사 등으로 마킹을 실시할 때 문자가 희미해지는 것 등을 방지할 수 있다. 또, 비마킹부의 명도 상승을 억제할 수 있다.
이형 필름 (31) 의 요철 평균 간격 (RSm) 은, 이형 필름 제작시의 제조 공정의 변경 그리고 재량의 변경에 의해, 상기 범위로 조정할 수 있다.
또한, 요철 평균 간격 (RSm) 은, 실시예에 기재된 방법에 의해 측정할 수 있다.
표면 평활성 (Ra) 및 요철 평균 간격 (RSm) 을 상기 범위로 조정하기 위해서, 이형 필름 (31) 을 표면 가공하는 것이 바람직하다. 표면 가공 방법은 특별히 한정되지 않지만, 엠보스 가공이 바람직하다. 예를 들어, 이형 필름 (31) 에 열을 가하여 이형 필름 (31) 을 연화시키고, 이것을 롤상의 엠보스형에 통과시켜 가압함으로써, 이형 필름 (31) 표면에 특정한 요철을 형성할 수 있다.
이형 필름 (31) 의 구성 재료로는 특별히 한정되지 않지만, 예를 들어, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트 (PET), 폴리메틸펜텐, 염화비닐 등을 들 수 있다. 그 중에서도, 표면 평활성 (Ra) 및 요철 평균 간격 (RSm) 을 상기 범위로 조정하기 쉽다는 점에서, 폴리에틸렌테레프탈레이트가 바람직하다. 또한, 이형 필름 (31) 은, 불소계 박리제 등 종래 공지된 박리제에 의해 표면 코트되어 있어도 된다.
이형 필름 (31) 의 두께는 특별히 한정되지 않고, 적절히 설정할 수 있다. 예를 들어, 5 ∼ 125 ㎛ 로 설정할 수 있다.
봉지재층 (32) 은 통상적으로 열경화성을 구비한다.
봉지재층 (32) 을 형성하는 수지 조성물은, 카본 블랙을 함유하는 것이 바람직하다.
수지 조성물 중의 카본 블랙의 함유량은, 바람직하게는 0.01 중량％ 이상이고, 보다 바람직하게는 0.02 중량％ 이상이다. 0.01 중량％ 이상이면, 마킹성이 양호하게 얻어진다. 또, 카본 블랙의 함유량은, 바람직하게는 1 중량％ 이하이고, 보다 바람직하게는 0.5 중량％ 이하이다. 1 중량％ 이하이면, 마킹 문자의 콘트라스트가 명확해져 양호한 마킹 상태를 얻을 수 있다.
수지 조성물은 충전재를 함유하는 것이 바람직하다. 충전재로는, 석영 유리, 탤크, 실리카 (용융 실리카나 결정성 실리카 등), 알루미나, 질화알루미늄, 질화규소, 질화붕소의 분말 등의 무기 충전재가 바람직하다. 이들은 단독으로 사용해도 되고, 2 종 이상 병용해도 된다.
그 중에서도, 경화체의 열선 팽창 계수를 저감시키고, 봉지 후의 휨을 억제할 수 있다는 점에서 실리카 분말을 사용하는 것이 바람직하고, 실리카 분말 중에서도 용융 실리카 분말을 사용하는 것이 보다 바람직하다. 용융 실리카 분말로는, 구상 용융 실리카 분말, 파쇄 용융 실리카 분말을 들 수 있지만, 유동성이라는 관점에서, 구상 용융 실리카 분말을 사용하는 것이 특히 바람직하다. 그 중에서도, 평균 입경이 0.1 ∼ 100 ㎛ 의 범위인 것을 사용하는 것이 바람직하고, 0.3 ∼ 60 ㎛ 의 범위인 것을 사용하는 것이 특히 바람직하다.
또한, 평균 입경은, 모집단으로부터 임의로 추출되는 시료를 사용하여, 레이저 회절 산란식 입도 분포 측정 장치를 사용하여 측정함으로써 도출할 수 있다.
수지 조성물 중의 충전재의 함유량은 바람직하게는 70 중량％ 이상이고, 보다 바람직하게는 80 중량％ 이상이며, 더욱 바람직하게는 85 중량％ 이상이다. 70 중량％ 이상이면, 저흡수율이며 신뢰성이 높은 반도체 장치가 얻어진다. 또, 충전재의 함유량은 바람직하게는 95 중량％ 이하이고, 보다 바람직하게는 90 중량％ 이하이다. 95 중량％ 이하이면, 봉지 시트로서의 가요성을 얻기 쉽다.
수지 조성물은, 열경화성 수지를 함유하는 것이 바람직하다. 열경화성 수지로는, 예를 들어, 에폭시 수지, 페놀 수지 등을 들 수 있다.
에폭시 수지로는 특별히 한정되는 것은 아니다. 예를 들어, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 변성 비스페놀 A 형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 변성 비스페놀 F 형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 페녹시 수지 등의 각종 에폭시 수지를 사용할 수 있다. 이들 에폭시 수지는 단독으로 사용해도 되고 2 종 이상 병용해도 된다.
에폭시 수지의 경화 후의 인성 및 에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150 ∼ 250, 연화점 혹은 융점이 50 ∼ 130 ℃ 의 상온에서 고형인 것이 바람직하고, 그 중에서도, 신뢰성의 관점에서, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지가 바람직하다. 유연성이 우수하다는 점에서, 비스페놀 F 형 에폭시 수지가 바람직하다.
페놀 수지는, 에폭시 수지와의 사이에서 경화 반응을 발생시키는 것이면 특별히 한정되는 것은 아니다. 예를 들어, 페놀 노볼락 수지, 페놀아르알킬 수지, 비페닐아르알킬 수지, 디시클로펜타디엔형 페놀 수지, 크레졸 노볼락 수지, 레졸 수지 등이 사용된다. 이들 페놀 수지는 단독으로 사용해도 되고, 2 종 이상 병용해도 된다.
페놀 수지로는, 에폭시 수지와의 반응성의 관점에서, 수산기 당량이 70 ∼ 250, 연화점이 50 ∼ 110 ℃ 인 것을 사용하는 것이 바람직하고, 그 중에서도 경화 반응성이 높다는 관점에서, 페놀 노볼락 수지를 바람직하게 사용할 수 있다. 또, 신뢰성의 관점에서, 페놀아르알킬 수지나 비페닐아르알킬 수지와 같은 저흡습성인 것도 바람직하게 사용할 수 있다.
에폭시 수지와 페놀 수지의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지 중의 에폭시기 1 당량에 대하여, 페놀 수지 중의 수산기의 합계가 0.7 ∼ 1.5 당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9 ∼ 1.2 당량이다.
수지 조성물 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 바람직하게는 5 중량％ 이상이다. 또, 에폭시 수지 및 페놀 수지의 합계 함유량은, 바람직하게는 8 중량％ 이하이다.
수지 조성물은 엘라스토머를 함유하는 것이 바람직하다.
엘라스토머는, 봉지에 필요한 가요성을 봉지재층 (32) 에 부여하는 것으로, 이와 같은 작용을 나타내는 것이면 특별히 그 구조를 한정하는 것은 아니다. 예를 들어, 폴리아크릴산에스테르 등의 각종 아크릴계 공중합체, 스티렌아크릴레이트계 공중합체, 부타디엔 고무, 스티렌-부타디엔 고무 (SBR), 에틸렌-아세트산비닐 코폴리머 (EVA), 이소프렌 고무, 아크릴로니트릴 고무 등의 고무질 중합체를 사용할 수 있다. 그 중에서도, 에폭시 수지에 분산시키기 쉽고, 또 에폭시 수지와의 반응성도 높기 때문에, 봉지재층 (32) 의 가요성이나 내열성이나 강도를 향상시킬 수 있다는 관점에서, 부타디엔계 혹은 스티렌계 공중합체를 사용하는 것이 바람직하다. 이들은 단독으로 사용해도 되고, 2 종 이상 병용하여 사용해도 된다.
또한, 아크릴계 공중합체는, 예를 들어, 소정의 혼합비로 한 아크릴 모노머 혼합물을, 정법에 의해 라디칼 중합함으로써 합성할 수 있다. 라디칼 중합의 방법으로는, 유기 용제를 용매로 실시하는 용액 중합법이나, 물 중에 원료 모노머를 분산시키면서 중합을 실시하는 현탁 중합법이 사용된다. 그 때 사용하는 중합 개시제로는, 예를 들어, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-(2,4-디메틸발레로니트릴), 2,2'-아조비스-4-메톡시-2,4-디메틸발레로니트릴, 그 밖의 아조계 또는 디아조계 중합 개시제, 벤조일퍼옥사이드 및 메틸에틸케톤퍼옥사이드 등의 과산화물계 중합 개시제 등이 사용된다. 또한, 현탁 중합의 경우에는, 예를 들어 폴리아크릴아미드, 폴리비닐알코올과 같은 분산제를 첨가하는 것이 바람직하다.
엘라스토머의 함유량은, 에폭시 수지 및 페놀 수지의 합계 함유량 100 중량부에 대해, 바람직하게는 15 중량부 이상, 보다 바람직하게는 30 중량부 이상이다. 또, 엘라스토머의 함유량은, 바람직하게는 60 중량부 이하, 보다 바람직하게는 50 중량부 이하, 더욱 바람직하게는 35 중량부 이하이다.
수지 조성물은, 경화 촉진제를 함유하는 것이 바람직하다.
경화 촉진제는, 경화를 진행시키는 것이면 특별히 한정되는 것은 아니지만, 경화성과 보존성의 관점에서, 트리페닐포스핀이나 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물이나, 이미다졸계 화합물이 바람직하게 사용된다. 이들 경화 촉진제는, 단독으로 사용해도 되고, 다른 경화 촉진제와 병용해도 상관없다.
경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 함유량 100 중량부에 대하여, 바람직하게는 0.2 중량부 이상이다. 또, 경화 촉진제의 함유량은 바람직하게는 3 중량부 이하이다.
또한, 수지 조성물에는, 상기 각 성분 이외에 필요에 따라 실란 커플링제 등 다른 첨가제를 적절히 배합할 수 있다.
봉지재층 (32) 의 두께는 특별히 제한되는 것은 아니고, 반도체 장치의 두께 규격 등에 따라 결정되지만, 통상적으로 20 ∼ 1000 ㎛ 로 설정하는 것이 바람직하고, 보다 바람직하게는 50 ∼ 500 ㎛ 이다.
봉지 시트 (10) 는, 예를 들어, 다음과 같이 하여 제조할 수 있다.
즉, 먼저, 상술한 봉지재층 (32) 용의 각 재료를 균일하게 분산 혼합하여, 수지 조성물을 조제한다. 그리고, 조제된 수지 조성물을 시트상으로 형성한다. 이 형성 방법으로는, 예를 들어, 조제된 수지 조성물을 압출 성형하여 시트상으로 형성하는 방법 (혼련 압출) 이나, 조제된 수지 조성물을 유기 용제 등에 용해 또는 분산시켜 바니시를 조제하고, 이 바니시를 이형 필름 (31) 상에 도공하여 건조시킴으로써 봉지 시트 (10) 를 제조하는 방법 (용제 도공) 등을 들 수 있다. 용제 도공에서는, 얻어진 봉지 시트 (10) 상에, 필요에 따라 봉지재층 (32) 을 복수 적층함으로써, 봉지재층 (32) 의 두께를 조정한다. 또한, 봉지 시트 (10) 에는, 필요에 따라 봉지재층 (32) 의 표면을 보호하기 위해서, 봉지재층 (32) 상에 폴리에스테르 필름 등의 박리 시트를 첩합 (貼合) 하고, 봉지시에 박리하도록 해도 된다.
바니시를 조제할 때에 사용하는 유기 용제로는, 예를 들어, 메틸에틸케톤, 아세톤, 시클로헥사논, 디옥산, 디에틸케톤, 톨루엔, 아세트산에틸 등을 사용할 수 있다. 이들은 단독으로 혹은 2 종 이상 병용하여 사용된다. 또, 통상적으로, 바니시의 고형분 농도가 60 ∼ 90 중량％ 의 범위가 되도록 유기 용제를 사용하는 것이 바람직하다.
봉지 시트 (10) 를 혼련 압출에 의해 제조함으로써, 보이드가 적고, 두께의 균일성이 우수한 봉지 시트 (10) 를 얻을 수 있다. 혼련 압출에 의해 제조하는 방법으로는, 예를 들어, 상기 서술한 각 성분을 용융 혼련함으로써 수지 조성물 (혼련물) 을 조제하고, 얻어진 수지 조성물을 소성 가공하여 시트상으로 형성하고, 시트상의 수지 조성물을 이형 필름 (31) 상에 중첩하는 방법 등을 들 수 있다.
혼련 방법으로는 특별히 한정되지 않고, 믹싱 롤, 가압식 니더, 압출기 등의 공지된 혼련기를 사용하는 방법을 들 수 있다. 혼련 온도는 상기 각 성분의 연화점 이상이면 특별히 제한되지 않지만, 예를 들어 30 ∼ 150 ℃, 에폭시 수지의 열경화성을 고려하면, 바람직하게는 40 ∼ 140 ℃, 더욱 바람직하게는 60 ∼ 120 ℃ 이다. 혼련 시간은, 예를 들어 1 ∼ 30 분간, 바람직하게는 5 ∼ 15 분간이다.
용융 혼련 후의 수지 조성물은, 냉각시키지 않고 고온 상태인 채로, 소성 가공하는 것이 바람직하다. 소성 가공 방법으로는, 특별히 제한되지 않고, 평판 프레스법, T 다이 압출법, 롤 압연법, 롤 혼련법, 인플레이션 압출법, 공압출법, 캘린더 성형법 등을 들 수 있다. 소성 가공 온도로는, 상기 각 성분의 연화점 이상이면 특별히 제한되지 않지만, 에폭시 수지의 열경화성 및 가공성을 고려하면, 예를 들어, 40 ∼ 150 ℃, 바람직하게는 50 ∼ 140 ℃, 더욱 바람직하게는 60 ∼ 120 ℃ 이다.
봉지 시트 (10) 는 반도체 소자를 봉지하기 위해서 사용된다. 봉지 시트 (10) 로 반도체 소자를 봉지하는 방법으로는, 예를 들어, 봉지 시트 (10) 의 봉지재층 (32) 에 반도체 소자를 매립하는 방법, 연화시킨 봉지 시트 (10) 로 반도체 소자를 덮는 방법 등이 대표적이다.
봉지재층 (32) 에 반도체 소자를 매립하는 방법에 관하여, 예를 들어, 지지판, 지지판 상에 적층된 점착제 및 점착제 상에 임시 고정된 반도체 소자를 구비하는 칩 임시 고정체와, 칩 임시 고정체 상에 배치된 봉지 시트 (10) 를 구비하는 적층체를, 평행 평판 방식으로 열프레스함으로써, 봉지재층 (32) 에 반도체 소자를 매립할 수 있다. 지지판의 재료로는 특별히 한정되지 않고, 예를 들어, SUS 등의 금속 재료, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르술폰 등의 플라스틱 재료 등이다. 점착제로는 특별히 한정되지 않지만, 용이하게 박리할 수 있다는 이유에서, 통상적으로는 열발포성 점착제 등의 열박리성 점착제 등을 사용한다.
또, 봉지재층 (32) 에 반도체 소자를 매립하는 방법에 관하여, 예를 들어, 기판, 기판 상에 배치된 반도체 소자 및 반도체 소자 상에 배치된 봉지 시트 (10) 를 구비하는 적층 구조체를, 평행 평판 방식으로 열프레스함으로써, 봉지재층 (32) 에 반도체 소자를 매립할 수도 있다. 기판으로는 특별히 한정되지 않고, 예를 들어, 유리포 기재 에폭시 수지 구리 피복 적층판, 철니켈 합금판, 반도체 웨이퍼 등을 들 수 있다.
봉지재층 (32) 은, 반도체 소자 및 그에 부수되는 요소를 외부 환경으로부터 보호하기 위한 봉지 수지로서 기능할 수 있다.
[반도체 장치의 제조 방법의 요지]
실시형태 1 의 반도체 장치의 제조 방법은, 예를 들어, 봉지 시트 (10) 로 반도체 소자를 봉지하고, 반도체 소자 및 반도체 소자를 덮는 봉지재층 (32) 을 구비하는 봉지체를 형성하는 공정 (Ⅰ) 과, 봉지체로부터 이형 필름 (31) 을 박리하여 봉지재층 (32) 을 노출시키는 공정 (Ⅱ) 와, 봉지재층 (32) 의 노출 부분에 마킹하는 공정 (Ⅲ) 을 포함한다.
또한, 공정 (Ⅰ) ∼ (Ⅲ) 의 순서로는, 공정 (Ⅰ), (Ⅱ), (Ⅲ) 의 순서, 공정 (Ⅱ), (Ⅰ), (Ⅲ) 의 순서 등이 있다. 그 중에서도, 공정 (Ⅰ), (Ⅱ), (Ⅲ) 의 순서가 바람직하다.
도 2 ∼ 도 8 에 나타내는 바와 같이, 구체적으로는, 예를 들어, 칩 임시 고정체 (23) 및 칩 임시 고정체 (23) 상에 배치된 봉지 시트 (10) 를 구비하는 적층체를 평행 평판 방식으로 열프레스하여 봉지체 (34) 를 형성하는 공정 (A) 와, 봉지체 (34) 로부터 이형 필름 (31) 을 박리하여, 봉지재층 (32) 을 노출시키는 공정 (B) 와, 봉지체 (34) 를 다이싱하여 반도체 패키지 (37) 를 얻는 공정 (C) 와, 봉지재층 (32) 의 노출 부분에 마킹하는 공정 (D) 를 포함하는 방법 등에 의해, 반도체 패키지 (37) 를 제조할 수 있다.
또한, 공정 (A) ∼ (D) 의 순서로는, 예를 들어, 공정 (A), (B), (C), (D) 의 순서, 공정 (B), (A), (C), (D) 의 순서를 들 수 있다. 이들 순서에 있어서, 공정 (D) 를 공정 (C) 보다 먼저 실시해도 된다. 그 중에서도, 공정 (A), (B), (C), (D) 의 순서가 바람직하다.
[반도체 장치의 제조 방법의 구체예]
이하, 반도체 장치의 제조 방법의 일례를 상세하게 설명한다.
도 2 에 나타내는 바와 같이, 칩 임시 고정체 (23) 및 칩 임시 고정체 (23) 상에 배치된 봉지 시트 (10) 를 구비하는 적층체를 준비한다.
칩 임시 고정체 (23) 는, 임시 고정재 (20) 및 임시 고정재 (20) 상에 배치된 반도체칩 (33) 을 구비한다. 임시 고정재 (20) 로는, 스테인리스판, 금속판, 반도체 웨이퍼 등을 들 수 있다. 임시 고정재 (20) 는, 통상적으로 스테인리스판, 금속판 또는 반도체 웨이퍼 등의 지지판과, 지지판 상에 적층된 점착제를 구비한다. 이 경우, 반도체칩 (33) 은 점착제에 의해 지지판에 임시 고정되어 있다.
이어서, 도 3 에 나타내는 바와 같이, 평행 평판 방식으로 적층체를 열프레스하여 봉지체 (34) 를 형성한다. 봉지체 (34) 는, 반도체칩 (33) 및 반도체칩 (33) 을 덮는 봉지재층 (32) 을 구비한다. 봉지체 (34) 는, 임시 고정재 (20) 및 이형 필름 (31) 과 접하고 있다.
봉지 조건 (열프레스의 온도, 시간 등) 은 적절히 설정할 수 있다.
열프레스의 온도는 바람직하게는 70 ℃ 이상, 보다 바람직하게는 80 ℃ 이상, 더욱 바람직하게는 90 ℃ 이상이다. 70 ℃ 이상이면, 봉지재층 (32) 을 용융시킬 수 있다. 열프레스의 온도는 바람직하게는 120 ℃ 이하, 보다 바람직하게는 110 ℃ 이하이다. 120 ℃ 이하이면, 성형물의 휨을 억제할 수 있다.
열프레스하는 압력은, 바람직하게는 0.5 ㎫ 이상, 보다 바람직하게는 1 ㎫ 이상이다. 0.5 ㎫ 이상이면, 보이드 없이 봉지할 수 있다. 또, 적층체를 열프레스하는 압력은, 바람직하게는 10 ㎫ 이하, 보다 바람직하게는 8 ㎫ 이하이다. 10 ㎫ 이하이면, 반도체칩 (33) 에 큰 손상을 주지 않고 봉지할 수 있다.
열프레스하는 시간은, 바람직하게는 0.3 분 이상, 보다 바람직하게는 0.5 분 이상이다. 또, 열프레스하는 시간은, 바람직하게는 10 분 이하, 보다 바람직하게는 5 분 이하이다.
열프레스는 감압 분위기하에서 실시하는 것이 바람직하다. 감압 분위기하에서 열프레스함으로써, 보이드를 저감시킬 수 있다. 감압 조건으로는, 압력이, 예를 들어, 0.1 ㎪ ∼ 5 ㎪, 바람직하게는 0.1 ㎪ ∼ 1 ㎪ 이다.
도 4 에 나타내는 바와 같이, 봉지체 (34) 로부터 이형 필름 (31) 을 박리하여, 봉지재층 (32) 을 노출시킨다.
이어서, 봉지체 (34) 를 가열하고, 봉지재층 (32) 을 경화시킨다.
가열 온도는, 바람직하게는 100 ℃ 이상, 보다 바람직하게는 110 ℃ 이상이다. 한편, 가열 온도의 상한은, 바람직하게는 200 ℃ 이하, 보다 바람직하게는 180 ℃ 이하, 더욱 바람직하게는 140 ℃ 이하이다. 가열 시간은, 바람직하게는 10 분 이상, 보다 바람직하게는 30 분 이상이다. 한편, 가열 시간의 상한은, 바람직하게는 720 분 이하, 보다 바람직하게는 480 분 이하이다.
이어서, 도 5 에 나타내는 바와 같이, 봉지체 (34) 로부터 임시 고정재 (20) 를 박리한다. 임시 고정재 (20) 의 박리 후, 반도체칩 (33) 이 노출된 상태로, 플라즈마 처리 등에 의해 봉지체 (34) 의 표면을 클리닝하는 것이 바람직하다.
도 6 에 나타내는 바와 같이, 임시 고정재 (20) 의 박리에 의해 노출된 반도체칩 (33) 과 접속하는 재배선 (35) 을 봉지체 (34) 상에 형성한다.
구체적으로는, 노출되고 있는 반도체칩 (33) 상에 진공 성막법 등의 공지된 방법을 이용하여 금속 시드층을 형성하고, 세미 애디티브법 등에 의해, 재배선 (35) 을 형성한다. 그 후, 재배선 (35) 및 봉지체 (34) 상에 폴리이미드나 PBO 등의 절연층을 형성하는 것이 바람직하다.
도 7 에 나타내는 바와 같이, 재배선 (35) 상에 범프 (36) 를 형성하는 범핑 가공을 실시하는 것이 바람직하다. 범핑 가공은, 땜납 볼이나 땜납 도금 등 공지된 방법으로 실시한다. 범프 (36) 의 재질은 특별히 한정되지 않지만, 예를 들어, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류 (합금) 나, 금계 금속재, 구리계 금속재 등이다.
도 8 에 나타내는 바와 같이, 봉지체 (34) 를 다이싱하여 반도체 패키지 (37) 를 얻는다. 다이싱은 종래 공지된 방법으로 실시할 수 있다. 반도체 패키지 (37) 는, 반도체칩 (33) 과, 반도체칩 (33) 을 덮는 봉지재층 (32) 을 구비한다.
반도체 패키지 (37) 의 봉지재층 (32) 에 마킹한다.
마킹 방법으로는 특별히 한정되지 않고, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용할 수 있다. 그 중에서도, 봉지재층의 노출 부분에 양호하게 마킹할 수 있다는 이유에서, 레이저 마킹이 바람직하다. 이로 인하여, 선명한 마크를 제공할 수 있고, 품명, 로트 번호 등의 오인을 방지할 수 있다.
레이저 마킹을 실시할 때에는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또, 레이저로는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로는, 특별히 제한되지 않고, 공지된 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저 (CO2 레이저), 엑시머 레이저 (ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등) 가 바람직하다. 또, 고체 레이저로는, 특별히 제한되지 않고, 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저 (Nd : YAG 레이저 등), YVO4 레이저가 바람직하다. 그 중에서도, 상기 표면 상태를 갖는 필름을 양호하게 마킹할 수 있다는 이유로부터, YAG 레이저가 바람직하다.
이상의 방법에 의해 얻어진 반도체 패키지 (37) 는, 전자 기기에 사용할 수 있다.
(변형예 1)
실시형태 1 에서는, 반도체 패키지 (37) 의 봉지재층 (32) 에 마킹하지만, 변형예 1 에서는, 봉지체 (34) 의 봉지재층 (32) 에 마킹한다. 구체적으로는, 봉지재층 (32) 을 경화시키고, 이어서 봉지체 (34) 로부터 임시 고정재 (20) 를 박리한 후에, 봉지체 (34) 의 봉지재층 (32) 에 마킹한다. 또, 봉지재층 (32) 을 경화시키고, 봉지체 (34) 의 봉지재층 (32) 에 마킹한 후에, 봉지체 (34) 로부터 임시 고정재 (20) 를 박리해도 된다.
[실시형태 2]
실시형태 2 에서는, 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 금형을 사용하고, 반도체 소자를 수지 봉지하여, 반도체 장치를 얻는다.
또한, 실시형태 1 에서 설명한 내용은, 그 설명을 생략한다.
먼저, 금형 (51) 에 대해 설명한다.
금형 (51) 의 표면 평활성 (Ra) 은 0.1 ㎛ 이상이고, 바람직하게는 0.2 ㎛ 이상이다. 0.1 ㎛ 이상이므로, 내흠집성이 우수한 수지 표면을 형성할 수 있고 (미세한 흠집 등을 눈에 띄지 않게 할 수 있고), 결과적으로 반도체 장치의 외관 품위를 향상시킬 수 있다. 또한, 수지 표면에 콘트라스트가 생기기 쉬워지므로, 마킹부의 시인성이 우수한 수지 표면 상태를 형성할 수 있다. 또, 금형 (51) 의 표면 평활성 (Ra) 은 0.5 ㎛ 이하이고, 바람직하게는 0.4 ㎛ 이하이다. 0.5 ㎛ 이하이므로, 필름 강도의 저하가 적어 제조 및 사용시에 있어서의 파괴나 파손의 염려가 없다. 또한, 수지 표면에 콘트라스트가 생기기 쉬워지므로, 마킹부의 시인성이 우수한 수지 표면 상태를 형성할 수 있다.
금형 (51) 의 표면 평활성 (Ra) 은, 금형 재질, 금형 제조시의 마무리 등의 제조 공정에 의해, 상기 범위로 조정할 수 있다.
또한, 표면 평활성 (Ra) 은, 실시예에 기재된 방법에 의해 측정할 수 있다.
금형 (51) 의 요철 평균 간격 (RSm) 은 90 ㎛ 이상이고, 바람직하게는 95 ㎛ 이상이다. 90 ㎛ 이상이므로, 레이저 조사 등으로 마킹을 실시할 때 문자가 번지는 것 등을 방지할 수 있다. 또, 비마킹부의 명도 상승을 억제할 수 있다. 금형 (51) 의 요철 평균 간격 (RSm) 은 125 ㎛ 이하이고, 바람직하게는 120 ㎛ 이하이다. 125 ㎛ 이하이므로, 레이저 조사 등으로 마킹을 실시할 때 문자가 희미해지는 것 등을 방지할 수 있다. 또, 비마킹부의 명도 상승을 억제할 수 있다.
금형 (51) 의 요철 평균 간격 (RSm) 은, 금형 재질, 금형 제조시의 마무리 등의 제조 공정에 의해, 상기 범위로 조정할 수 있다.
또한, 요철 평균 간격 (RSm) 은, 실시예에 기재된 방법에 의해 측정할 수 있다.
표면 평활성 (Ra) 및 요철 평균 간격 (RSm) 을 상기 범위로 조정하기 위해서, 금형 (51) 을 마무리 가공하는 것이 바람직하다. 마무리 가공 방법은 특별히 한정되지 않고, 예를 들어, 마이크로 블라스트 가공 등을 들 수 있다. 또한, 마이크로 블라스트 가공이란, 압축 공기 등의 캐리어 가스에 의해 가속된 수 ㎛ 내지 수십 ㎛ 의 미세 지립을 노즐로부터 분출시켜, 가공물 표면에 고속이고 또한 고밀도로 미세 지립을 충돌시킴으로써 미세 가공을 실시하는 방법이다.
금형 (51) 의 재료는 특별히 한정되지 않고, 종래 공지된 것을 사용할 수 있다. 그 중에서도, 표면 평활성 (Ra) 및 요철 평균 간격 (RSm) 을 상기 범위로 조정하기 쉽다는 점에서, 예를 들어 SKD 등의 합금 공구강이 바람직하다.
도 9 에 나타내는 바와 같이, 금형 (51) 은, 서로 대향하여 배치되는 상형 (52) 과 하형 (53) 을 구비한다. 그것들이 근접하여 형 조임되고, 이간되어 형 개방된다.
상형 (52) 의 파팅면에는, 갈고리상의 파지 부재 (54) 가 형성되어 있다. 이 파지 부재 (54) 에 의해, 워크 (61) 의 가장자리부를 파지한다. 워크 (61) 는, 임시 고정재 (20) 와, 임시 고정재 (20) 상에 배치된 복수의 반도체칩 (33) 을 구비한다.
또, 상형 (52) 의 파팅면에는 시일재 (55) 가 형성되어 있다. 형 조임된 금형 (51) 에서는, 시일재 (55) 에 의해, 캐비티 오목부 (56) 를 포함하는 폐쇄 공간이 형성된다.
하형 (53) 에는, 캐비티 오목부 (56) 가 형성되어 있다. 캐비티 오목부 (56) 에는 수지 조성물이 공급된다.
캐비티 오목부 (56) 는, 전술한 표면 평활성 (Ra) 및 전술한 요철 평균 간격 (RSm) 을 만족하는 표면 상태를 갖는다. 이와 같은 표면 상태를 갖는 캐비티 오목부 (56) 에 있어서, 수지 조성물에 의해 반도체칩 (33) 을 봉지하므로, 얻어지는 봉지체의 표면은 특유의 스테인 상태를 갖고, 마킹부의 시인성이 우수하다.
이와 같이, 금형 (51) 은, 캐비티 오목부 (56) 가 형성된 하형 (53) 과, 파팅면 및 파팅면 상에 워크 (61) 를 파지하기 위한 파지 부재 (51) 를 구비하는 상형 (52) 을 구비한다.
반도체 장치는, 예를 들어, 금형 (51) 을 사용하여, 반도체 소자를 수지 봉지하는 공정 (ⅰ) 과, 공정 (ⅰ) 에 의해 얻어진 봉지체를 마킹하는 공정 (ⅱ) 를 포함하는 방법에 의해, 바람직하게 제조할 수 있다.
보다 구체적으로는, 금형 (51) 에 수지 조성물 (57) 을 공급하고, 임시 고정재 (20) 상에 배치된 복수의 반도체칩 (33) 을 수지 봉지하는 공정 (a) 와, 공정 (a) 에 의해 얻어진 봉지체에 마킹하는 공정 (b) 와, 봉지체를 다이싱하여 반도체 패키지를 제조하는 공정 (c) 를 포함하는 방법에 의해, 반도체 장치를 제조할 수 있다.
또한, 공정 (a) ∼ (c) 의 순서로는, 공정 (a) 가 최초이면 된다. 구체적으로는, 공정 (a), (b), (c) 의 순서, 공정 (a), (c), (b) 의 순서가 있다. 이들은 생산성을 고려하여 적절히 구분하여 사용할 수 있지만, 그 중에서도, 공정 (a), (b), (c) 의 순서가 바람직하다.
공정 (a)
먼저, 도 9 에 나타내는 바와 같이, 상형 (52) 의 파지 부재 (54) 에 의해 워크 (61) 를 파지한다. 구체적으로는, 반도체칩 (33) 이 임시 고정된 면이 하형 (53) 측이 되도록 워크 (61) 를 파지한다.
계속해서, 도 10 에 나타내는 바와 같이, 캐비티 오목부 (56) 에 수지 조성물 (57) 을 공급한다. 수지 조성물 (57) 의 형상은 특별히 한정되지 않고, 예를 들어, 과립상, 시트상을 들 수 있다. 수지 조성물 (57) 로는 예를 들어, 실시형태 1 에서 설명한 수지 조성물을 사용할 수 있다.
계속해서, 수지 조성물 (57) 을 가열하여 용융시킨다. 통상적으로는, 히터 (도시되지 않음) 에 의해, 금형 (51) 을 미리 가열해 둔다. 가열 온도는, 바람직하게는 100 ℃ 이상, 보다 바람직하게는 110 ℃ 이상, 더욱 바람직하게는 130 ℃ 이상이다. 한편, 가열 온도의 상한은, 바람직하게는 200 ℃ 이하, 보다 바람직하게는 180 ℃ 이하, 더욱 바람직하게는 160 ℃ 이하이다.
계속해서, 도 11 에 나타내는 바와 같이, 상형 (52) 과 하형 (53) 을 근접시켜, 금형 (51) 의 형 조임을 실시한다. 이 때, 캐비티 오목부 (56) 를 포함하는 폐쇄 공간을 감압한다. 폐쇄 공간 내부의 진공도는, 예를 들어, 0.01 ㎪ ∼ 10 ㎪ 이다. 이로 인하여, 보이드를 저감시킬 수 있다.
계속해서, 형 조임한 상태로 수지 조성물 (57) 을 가열하고, 경화 (큐어) 시킨다. 가열 온도는, 바람직하게는 100 ℃ 이상, 보다 바람직하게는 110 ℃ 이상, 더욱 바람직하게는 130 ℃ 이상이다. 한편, 가열 온도의 상한은, 바람직하게는 200 ℃ 이하, 보다 바람직하게는 180 ℃ 이하, 더욱 바람직하게는 160 ℃ 이하이다. 가열 시간은, 바람직하게는 1 분 이상, 보다 바람직하게는 5 분 이상이다. 한편, 가열 시간의 상한은, 바람직하게는 120 분 이하, 보다 바람직하게는 60 분 이하이다.
이와 같이 하여, 수지 조성물 (57) 에 의해 반도체칩 (33) 을 봉지할 수 있다. 이와 같이 하여 얻어진 봉지체는, 반도체칩 (33) 과 반도체칩 (33) 을 덮는 수지 조성물 (57) 을 구비한다.
공정 (b) ∼ (c)
공정 (b) 에서는, 봉지체에 마킹한다.
공정 (c) 에서는, 봉지체를 다이싱하여 반도체 패키지 (37) 를 제조한다.
이상의 방법에 의해 얻어진 반도체 패키지 (37) 는, 전자 기기에 사용할 수 있다.
(변형예 1)
변형예 1 에서는, 금형 (51) 은, 파팅면 및 파팅면 상에 워크 (61) 를 파지하기 위한 파지 부재를 구비하는 하형 (53) 과, 캐비티 오목부가 형성된 상형 (52) 을 구비한다 (도시 생략).
실시예
이하, 본 발명에 관하여 실시예를 사용하여 상세하게 설명하지만, 본 발명은 그 요지를 일탈하지 않는 한, 이하의 실시예에 한정되는 것은 아니다.
[필름 A ∼ J (봉지 시트 A ∼ J 라고도 한다) 의 개요]
실시예에서 사용한 봉지 시트 A ∼ J 에 대해 설명한다.
봉지 시트 A ∼ J 는, 투명 폴리에스테르계의 이형 필름 및 이형 필름 상에 배치된 봉지재층을 구비한다. 또한, 이형 필름은, 엠보스 가공에 의해 요철을 형성한 것이다.
[이형 필름 a ∼ j 의 제조]
두께 50 ㎛ 의 실리콘 처리 PET (미츠비시 화학 제조 : MRF50) 를 엠보스 가공하여, 이형 필름 a ∼ j 를 얻었다.
[도공용 바니시의 제조]
도공용 바니시의 제조에 사용한 성분에 대해 설명한다.
에폭시 수지 : 신닛테츠 화학사 제조의 YSLV-80XY (비스페놀 F 형 에폭시 수지 : 에폭시 당량 191, 연화점 80 ℃)
페놀 수지 : 메이와 화성사 제조의 MEH7851SS (페놀아르알킬 수지 : 수산기 당량 203, 연화점 67 ℃)
촉매 : 시코쿠 화성 공업사 제조의 2PHZ-PW (이미다졸계 촉매)
구상 용융 실리카 : 덴키 화학 공업사 제조의 FB-9454 (용융 구상 실리카, 평균 입자경 20 ㎛)
카본 블랙 : 미츠비시 화학사 제조의 ＃20
실란 커플링제 : 신에츠 화학사 제조의 KBM-403 (3-글리시독시프로필트리메톡시실란)
엘라스토머 (열가소성 수지) : 가네카사 제조의 SIBSTER 072T (스티렌-이소 부틸렌-스티렌 블록 공중합체)
난연제 : 후시미 제약소 제조의 FP-100 (포스파아젠계 난연제 : 식 (1) 로 나타내는 화합물)
[화학식 1]
Figure pct00001
(식 중, m 은 3 ∼ 4 의 정수를 나타낸다)
표 1 에 기재된 배합비에 따라, 각 성분을 메틸에틸케톤과 톨루엔을 5 : 5 로 함유하는 혼합액과 혼합하여, 성분 농도 90 중량％ 의 혼합물을 제조하였다. 혼합물을 자전 공전식 믹서 (싱키사 제조, 이와토리 렌타로) 를 사용하여, 2000 rpm 으로 10 분간 교반함으로써, 도공용 바니시를 얻었다. 또한, 메틸에틸케톤과 톨루엔을 함유하는 혼합액을 사용한 것은, 엘라스토머인 SIBSTAR 072T 가 메틸에틸케톤에 용해되기 어렵기 때문이다.
Figure pct00002
[봉지 시트 A 의 제조]
도공용 바니시를 이형 필름 a 상에 도공하고, 이어서 열풍 건조기로 110 ℃ 10 분간 건조시킴으로써, 이형 필름 a 와 이형 필름 a 상에 배치된 두께 100 ㎛ 의 수지층을 구비하는 시트를 얻었다. 진공 라미네이터에 의해, 롤 온도 90 ℃, 속도 0.4 m/min 으로, 시트 상에 7 층의 수지층을 적층함으로써, 이형 필름 a 와 이형 필름 a 상에 배치된 두께 0.8 ㎜ 의 봉지재층을 구비하는 봉지 시트 A 를 얻었다.
[봉지 시트 B ∼ J 의 제조]
이형 필름 a 대신에, 표 2 에 따라 이형 필름 b ∼ j 를 사용한 점 이외에는, 봉지 시트 A 와 동일한 방법으로, 봉지 시트 B ∼ J 를 얻었다.
[표면 상태의 평가]
봉지 시트 A ∼ J 의 이형 필름 a ∼ j 를 봉지재층으로부터 박리한 후, 이형 필름 a ∼ j 의 봉지재층과 접촉하고 있던 면에 대해 이하의 평가를 실시하였다. 결과를 표 2 에 나타낸다.
[표면 평활성 (Ra)]
표면 조도 (Ra) 를, JIS B 0601 : 2001 에 기초하여, Veeco 사 제조 표면 형상 측정 장치 (Dektak8M) 를 사용하여 측정하였다. 측정 조건은, 실온, 측정 속도 5 ㎛/s 로 하였다.
[요철 평균 간격 (RSm)]
요철 평균 간격 (RSm) 을, JIS B 0601 : 2001 에 기초하여, Veeco 사 제조 표면 형상 측정 장치 (Dektak8M) 를 사용하여 측정하였다. 측정 조건은, 실온, 측정 속도 5 ㎛/s 로 하였다.
Figure pct00003
[실시예 1 ∼ 3 및 비교예 1 ∼ 7]
표 3 에 따라 봉지 시트 A ∼ J 를 사용하여, 실시형태 1 의 방법으로 반도체 패키지를 얻었다. 구체적인 순서는 이하와 같다.
직경 300 ㎜ 인 원형의 유리판 상에 열박리성 시트 (닛토덴코 (주) 제조의 리바알파 No3195V) 를 배치하고, 유리판과 유리판 상에 배치된 열박리성 시트를 구비하는 대좌를 얻었다. 다이 본더 SPA-300 ((주) 신카와 제조) 을 사용하여 대좌 상에 100 개의 반도체칩 (반도체칩 사이즈 : 5 ㎜□ (두께 300 ㎛)) 을 등간격으로 배치하였다. 대좌 상에 배치된 반도체칩 상에 봉지 시트 A ∼ J 를 배치하여, 적층체를 얻었다. 또한, 적층체는, 대좌와, 대좌 상에 배치된 반도체칩과, 반도체칩 상에 배치된 봉지 시트 A ∼ J 를 구비한다. 이어서, 평행 평판 프레스기를 사용하여, 100 ℃, 1 ㎫, 가압 2 분, 진공도 5 torr 의 성형 조건으로 적층체를 프레스함으로써, 봉지체를 얻었다. 또한, 봉지체는, 반도체칩과 반도체칩을 덮는 봉지재층을 구비한다. 이어서, 봉지체를 120 ℃, 3 시간 가열하고, 경화시켰다. 175 ℃ 30 초 가열한 후, 대좌를 봉지체로부터 상온에서 필 제거하였다. 그 후, 봉지체 하면에 재배선층 및 범프를 형성하였다. 마지막으로 다이싱에 의해 고편화함으로써 반도체 패키지를 얻었다.
반도체 패키지에 대해, 표 4 에 나타내는 조건으로 마킹하였다. 비마킹부의 명도를 측정하고, 명도 70 이하인 경우에는 ○ 로 판정하고, 70 을 초과한 경우에는 × 로 판정하였다.
Figure pct00004
Figure pct00005
봉지 시트 D ∼ J 를 사용하여 얻어진 반도체 패키지는, 비마킹부의 명도가 높았다. 한편, 봉지 시트 A ∼ C 를 사용하여 얻어진 반도체 패키지는, 비마킹부의 명도가, 봉지 시트 D ∼ J 를 사용하여 얻어진 반도체 패키지에 비해 낮고, 마킹에 의해 제공된 정보를 용이하게 판독할 수 있었다.
[봉지 시트 K 의 제조]
표 5 에 기재된 배합비에 따라, 각 성분을 2 축 혼련기에 의해, 120 ℃ 에서 10 분간 혼련하여, 혼련물을 조제하였다. 얻어진 혼련물을 T 다이로부터 압출하여, 봉지재층을 형성하기 위한 형성용 시트를 얻었다. 형성용 시트를 이형 필름 a 상에 80 ℃, 0.3 ㎫ 의 조건으로 라미네이트함으로써, 이형 필름 a 와 이형 필름 a 상에 배치된 두께 0.8 ㎜ 의 봉지재층을 구비하는 봉지 시트 K 를 얻었다.
Figure pct00006
[봉지 시트 L ∼ M 의 제조]
이형 필름 a 대신에, 표 6 에 따라 이형 필름 b ∼ c 를 사용한 점 이외에는, 봉지 시트 K 와 동일한 방법으로, 봉지 시트 L ∼ M 을 얻었다.
Figure pct00007
[표면 상태의 평가]
봉지 시트 K ∼ M 의 이형 필름 a ∼ c 를 봉지재층으로부터 박리한 후, 이형 필름 a ∼ c 의 표면 평활성 (Ra), 요철 평균 간격 (RSm) 을 평가하였다. 결과를 표 6 에 나타낸다.
[실시예 4 ∼ 6]
표 7 에 따라 봉지 시트 K ∼ M 을 사용하여, 실시형태 1 의 방법으로 반도체 패키지를 얻었다. 반도체 패키지에 대해, 표 4 에 나타내는 조건으로 마킹하였다. 비마킹부의 명도를 측정하여, 명도 70 이하인 경우에는 ○ 로 판정하고, 70 을 초과하는 경우에는 × 로 판정하였다.
Figure pct00008
봉지 시트 K ∼ M 을 사용하여 얻어진 반도체 패키지는, 마킹에 의해 제공된 정보를 용이하게 판독할 수 있었다.
[실시예 7 ∼ 9 및 비교예 8 ∼ 11]
도 9 에 나타내는 구조의 금형을 준비하고, 캐비티 오목부에 마이크로 블라스트 가공을 실시하여, 표 8 에 나타내는 표면 상태의 금형 (51) 을 얻었다. 금형 (51) 을 사용하여, 실시형태 2 의 방법으로 반도체 패키지를 얻었다. 구체적인 순서는 이하와 같다.
임시 고정재 (20) 와, 임시 고정재 (20) 상에 배치된 복수의 반도체칩 (33) 을 구비하는 워크 (61) 를 준비하였다. 워크 (61) 를 상형 (52) 의 파팅면 상에 배치하였다. 이어서, 캐비티 오목부 (56) 상에, 수지 시트를 배치하였다. 이어서, 수지 시트를 가열하여 150 ℃ 에서 용융시켰다. 이어서, 가압력 5 ㎫ 로 형 조임한 상태로, 진공도 5 Torr 의 조건하에서, 수지 시트를 150 ℃ 에서 10 분간 가열하고, 경화 (큐어) 시켜, 반도체 패키지를 얻었다.
얻어진 반도체 패키지에 대해, 표 4 에 나타내는 조건으로 마킹하였다. 비마킹부의 명도를 측정하고, 명도 70 이하인 경우에는 ○ 로 판정하고, 70 을 초과하는 경우에는 × 로 판정하였다.
또한, 금형에 공급하기 위한 수지 시트는 이하와 같이 제조하였다.
표 5 에 기재된 배합비에 따라, 각 성분을 2 축 혼련기에 의해, 120 ℃ 에서 10 분간 혼련하고, 계속해서 갭 800 ㎛ 의 T 다이로부터 시트상으로 압출함으로써, 두께 800 ㎛ 의 수지 시트를 얻었다.
Figure pct00009
10 : 봉지 시트
20 : 임시 고정재
23 : 칩 임시 고정체
31 : 이형 필름
32 : 봉지재층
33 : 반도체칩
34 : 봉지체
35 : 재배선
36 : 범프
37 : 반도체 패키지
51 : 금형
52 : 상형
53 : 하형
54 : 파지 부재
55 : 시일재
56 : 캐비티 오목부
57 : 수지 조성물
61 : 워크

Claims (11)

  1. 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 이형 필름, 그리고 상기 이형 필름 상에 배치된 봉지재층을 구비하는, 반도체 소자용 봉지 시트.
  2. 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 이형 필름, 그리고 상기 이형 필름 상에 배치된 봉지재층을 구비하는 봉지 시트로 반도체 소자를 봉지함으로써 얻어진, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 봉지재층을 형성하는 수지 조성물은, 카본 블랙을 0.01 ∼ 1 중량％ 함유하는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 수지 조성물이 충전재를 70 ∼ 95 중량％ 함유하는, 반도체 장치.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 봉지 시트로 상기 반도체 소자를 봉지하고, 상기 반도체 소자 및 상기 반도체 소자를 덮는 상기 봉지재층을 구비하는 봉지체를 형성하는 공정 (Ⅰ) 과,
    상기 봉지체로부터 상기 이형 필름을 박리하는 공정 (Ⅱ) 를 포함하는 방법에 의해 얻어진, 반도체 장치.
  6. 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 이형 필름, 그리고 상기 이형 필름 상에 배치된 봉지재층을 구비하는 봉지 시트로 반도체 소자를 봉지하고, 상기 반도체 소자 및 상기 반도체 소자를 덮는 상기 봉지재층을 구비하는 봉지체를 형성하는 공정 (Ⅰ) 과,
    상기 봉지체로부터 상기 이형 필름을 박리하는 공정 (Ⅱ) 를 포함하는, 반도체 장치의 제조 방법.
  7. 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 금형을 사용하여, 반도체 소자를 수지 봉지함으로써 얻어진, 반도체 장치.
  8. 제 7 항에 있어서,
    카본 블랙을 0.01 ∼ 1 중량％ 함유하는 수지 조성물을 사용하여 수지 봉지된, 반도체 장치.
  9. 제 8 항에 있어서,
    상기 수지 조성물이 충전재를 70 ∼ 95 중량％ 함유하는, 반도체 장치.
  10. 제 7 항에 있어서,
    상기 금형을 사용하여, 상기 반도체 소자를 수지 봉지하고, 상기 반도체 소자 및 상기 반도체 소자를 덮는 수지 조성물을 구비하는 봉지체를 형성하는 공정 (ⅰ) 을 포함하는 방법에 의해 얻어진, 반도체 장치.
  11. 표면 평활성 (Ra) 0.1 ∼ 0.5 ㎛ 및 요철 평균 간격 (RSm) 90 ∼ 125 ㎛ 의 표면 상태를 구비하는 금형을 사용하여, 반도체 소자를 수지 봉지하고, 상기 반도체 소자 및 상기 반도체 소자를 덮는 수지 조성물을 구비하는 봉지체를 형성하는 공정 (ⅰ) 을 포함하는, 반도체 장치의 제조 방법.
KR1020157020563A 2013-02-15 2014-02-13 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법 KR20150117653A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2013-027942 2013-02-15
JP2013027942 2013-02-15
JPJP-P-2014-022331 2014-02-07
JP2014022331A JP2014179593A (ja) 2013-02-15 2014-02-07 半導体素子用封止シート、半導体装置及び半導体装置の製造方法
PCT/JP2014/053321 WO2014126150A1 (ja) 2013-02-15 2014-02-13 半導体素子用封止シート、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20150117653A true KR20150117653A (ko) 2015-10-20

Family

ID=51354149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020563A KR20150117653A (ko) 2013-02-15 2014-02-13 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP2014179593A (ko)
KR (1) KR20150117653A (ko)
SG (1) SG11201505894RA (ko)
TW (1) TWI618200B (ko)
WO (1) WO2014126150A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019156905A (ja) * 2018-03-08 2019-09-19 日東電工株式会社 封止用シート

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6302801B2 (ja) * 2014-09-03 2018-03-28 日東電工株式会社 封止用シート
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
JP5976073B2 (ja) * 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
JP6379051B2 (ja) * 2015-01-23 2018-08-22 日東電工株式会社 中空型電子デバイス封止用シート
JP6443155B2 (ja) * 2015-03-19 2018-12-26 東レ株式会社 離型用二軸配向ポリエステルフィルム
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
KR102491329B1 (ko) * 2016-09-30 2023-01-26 유니띠까 가부시키가이샤 폴리에스테르 필름
JP6795673B2 (ja) * 2019-12-19 2020-12-02 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188537B2 (ja) * 1992-10-30 2001-07-16 トーワ株式会社 電子部品の樹脂封止成形用金型と成形方法及び樹脂成形品
JPH0853604A (ja) * 1994-08-10 1996-02-27 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物
JP3958864B2 (ja) * 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4682796B2 (ja) * 2005-04-19 2011-05-11 日立化成工業株式会社 封止用シート
JP5110440B2 (ja) * 2006-08-18 2012-12-26 旭硝子株式会社 半導体樹脂モールド用の離型フィルム
JP5401819B2 (ja) * 2007-04-18 2014-01-29 日立化成株式会社 封止用フィルム及びそれを用いた半導体装置
JP2011014606A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5827864B2 (ja) * 2011-06-14 2015-12-02 日東電工株式会社 封止用シートおよび光半導体素子装置
JP5634467B2 (ja) * 2012-09-21 2014-12-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019156905A (ja) * 2018-03-08 2019-09-19 日東電工株式会社 封止用シート

Also Published As

Publication number Publication date
JP2014179593A (ja) 2014-09-25
TWI618200B (zh) 2018-03-11
WO2014126150A1 (ja) 2014-08-21
TW201442164A (zh) 2014-11-01
SG11201505894RA (en) 2015-09-29

Similar Documents

Publication Publication Date Title
KR20150117653A (ko) 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법
CN102061136B (zh) 树脂密封用粘合带及树脂密封型半导体装置的制造方法
US7674859B2 (en) Adhesive composition and adhesive sheet
US9382455B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
CN102676093B (zh) 芯片接合薄膜及其用途
US9184082B2 (en) Adhesive composition, adhesive sheet and production process for semiconductor device
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
TW201406845A (zh) 密封樹脂片材、電子零件封裝之製造方法及電子零件封裝
TW201318080A (zh) 半導體裝置之製造方法
US20130026648A1 (en) Film for forming semiconductor protection film, and semiconductor device
KR20130070529A (ko) 반도체 장치의 제조 방법
KR20110040733A (ko) 열경화형 다이 본드 필름
TW201542746A (zh) 黏晶薄膜、附有切割片之黏晶薄膜、半導體裝置、及半導體裝置之製造方法
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR20160037934A (ko) 반도체 장치의 제조 방법 및 봉지용 시트
TW201445648A (zh) 半導體裝置之製造方法及熱硬化性樹脂片材
JPWO2018173682A1 (ja) モールド成形用離型フィルム及びモールド成形方法
WO2016031521A1 (ja) 封止用シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
TW201509659A (zh) 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法
JP2012158653A (ja) チップ用保護膜形成用シート、半導体チップの製造方法および半導体装置
CN104212374A (zh) 热固型芯片接合薄膜、带切割片的芯片接合薄膜及半导体装置的制造方法
JP2014210909A (ja) 半導体装置の製造方法
CN112625609A (zh) 树脂膜形成用片及树脂膜形成用复合片
US7851335B2 (en) Adhesive composition, adhesive sheet and production method of semiconductor device
CN105324836A (zh) 电子器件的密封方法、电子器件封装件的制造方法及密封片

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination