TW201442164A - 半導體元件用密封片材、半導體裝置及半導體裝置之製造方法 - Google Patents

半導體元件用密封片材、半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201442164A
TW201442164A TW103104996A TW103104996A TW201442164A TW 201442164 A TW201442164 A TW 201442164A TW 103104996 A TW103104996 A TW 103104996A TW 103104996 A TW103104996 A TW 103104996A TW 201442164 A TW201442164 A TW 201442164A
Authority
TW
Taiwan
Prior art keywords
sealing
semiconductor
semiconductor element
semiconductor device
release film
Prior art date
Application number
TW103104996A
Other languages
English (en)
Other versions
TWI618200B (zh
Inventor
Tsuyoshi Torinari
yusaku Shimizu
Eiji Toyoda
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201442164A publication Critical patent/TW201442164A/zh
Application granted granted Critical
Publication of TWI618200B publication Critical patent/TWI618200B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/107—Ceramic
    • B32B2264/108—Carbon, e.g. graphite particles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2581/00—Seals; Sealing equipment; Gaskets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供一種可製造可良好地視認以標記附加之資訊之半導體裝置之半導體元件用密封片材及製造方法。本發明係關於一種具備具有表面平滑性(Ra)0.1~0.5 μm及凹凸平均間隔(RSm)90~125 μm之表面狀態之脫模膜、及配置於上述脫模膜上之密封材層之半導體元件用密封片材。

Description

半導體元件用密封片材、半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體元件用密封片材、半導體裝置及半導體裝置之製造方法。
為進行製品識別，經樹脂密封之半導體裝置(半導體封裝)係於標記製造商名、製品名、批號等後出貨。若半導體裝置之標記部之視認性較差，則存在產生製造商無法進行製品識別、或使用者無法進行製品識別等異常之情況。
專利文獻1中記載有藉由分別將無機填充材、有機染料及碳黑設為特定量，可獲得良好之YAG(yttrium aluminum garnet，釔鋁石榴石)雷射標記性。然而，標記部之視認性尚有改善之餘地。
此外，若半導體封裝之表面存在擦痕或污跡，則存在於外觀品質方面成為問題之情況。關於此種外觀之較小之擦痕或污跡，可藉由將半導體封裝之表面製成緞光加工面而非鏡面，使其實質上變得不明顯。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2001-247747號公報
然而，緞光加工面與鏡面相比不易標記。又，由於緞光加工面 之非標記部反射發白(緞光加工面之非標記部亮度提高)，故難以視認標記部。因此，半導體封裝之表面為緞光加工面之情形與表面為鏡面之情形相比，難以讀取以標記附加之資訊。
本發明係鑒於上述問題方面而完成者，其目的在於提供一種可製造可良好地視認以標記附加之資訊之半導體裝置之半導體元件用密封片材及製造方法。又，本發明之目的在於提供一種即便半導體裝置表面為緞光加工面，亦可良好地視認以標記附加之資訊之半導體裝置。
即，第1本發明係關於一種具備具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之脫模膜、及配置於脫模膜上之密封材層之半導體元件用密封片材。
第1本發明之密封片材由於脫模膜具有特定之表面狀態，因此配置於脫模膜上之密封材層具有特有之緞光加工面狀態。藉由利用第1本發明之密封片材密封半導體元件獲得之半導體裝置之表面具有特有之緞光加工面狀態。因此，藉由使用第1本發明之密封片材，可製造可良好地視認以標記附加之資訊之半導體裝置。其結果，可提高製品之識別性，而可防止品名、批號等之誤認。又，由於半導體裝置之表面為緞光加工面狀態，因此擦痕或污跡並不明顯。
又，第1本發明係關於一種藉由利用具備具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之脫模膜、及配置於脫模膜上之密封材層之密封片材密封半導體元件獲得之半導體裝置。
作為使用密封片材之半導體裝置之製造方法，例如，有如下方法：使用密封片材密封半導體晶片等半導體元件，繼而將脫模膜自密封片材剝離使密封材層露出，對露出之密封材層進行標記。
第1本發明中所使用之密封片材由於脫模膜具有特定之表面狀態，因此積層於脫模膜上之密封材層(露出部分)具有特有之緞光加工面狀態。使用該密封片材而密封之半導體裝置之表面具有特有之緞光加工面狀態。因此，可抑制非標記部之亮度上升，而可改善標記部之視認性。其結果，可提高製品之識別性，而可防止品名、批號等之誤認。又，由於半導體裝置之表面為緞光加工面狀態，因此擦痕或污跡並不明顯。
較佳為形成密封材層之樹脂組合物含有0.01~1重量%之碳黑。藉此，可良好地獲得標記性。
較佳為樹脂組合物含有70~95重量%之填充材。藉此，可獲得標記性優異之樹脂表面硬度。
較佳為第1本發明之半導體裝置係藉由包括如下步驟之方法獲得：利用密封片材密封半導體元件，形成具備半導體元件及覆蓋半導體元件之密封材層之密封體的步驟(I)；及將脫模膜自密封體剝離之步驟(II)。進而，方法亦可包含對密封材層之露出部分進行標記之步驟(III)。
又，第1本發明係關於一種半導體裝置之製造方法，該半導體裝置之製造方法包括如下步驟：利用密封片材密封半導體元件，形成具備半導體元件及覆蓋半導體元件之密封材層之密封體的步驟(I)；及將脫模膜自密封體剝離之步驟(II)。進而，方法亦可包括對密封材層之露出部分進行標記之步驟(III)。
第2本發明係關於一種藉由使用具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之模具對半導體元件進行樹脂密封而獲得之半導體裝置。
作為使用模具之半導體裝置之製造方法，例如，有如下方法：於模具中對半導體晶片等半導體元件進行樹脂密封後，對密封樹脂部 分進行標記。
由於第2本發明中所使用之模具具有特定之表面狀態，因此使用該模具而密封之半導體裝置表面具有特有之緞光加工面狀態。因此，可抑制非標記部之亮度上升，而可改善標記部之視認性。其結果，可提高製品之識別性，而可防止品名、批號等之誤認。
例如，模具包括具有特定之表面狀態之形成有空腔凹部之第1模具部(亦稱為空腔型)、及具備分模面之第2模具部(亦稱為核型)。第2模具部通常進而具備配置於分模面上之握持構件。握持構件係用以握持工件之構件。
作為對半導體元件進行樹脂密封之方法，例如，有包括如下步驟之方法等：於空腔凹部上配置樹脂組合物之步驟；將工件配置於分模面上之步驟；加熱配置於空腔凹部上之樹脂組合物使其熔融之步驟；進行鎖模，形成具備半導體元件及覆蓋半導體元件之樹脂組合物之密封體之步驟。進而，亦可加熱密封體而使樹脂組合物硬化。
較佳為使用含有0.01~1重量%之碳黑之樹脂組合物進行樹脂密封。藉此，可良好地獲得標記性。
較佳為樹脂組合物含有70~95重量%之填充材。藉此，可獲得標記性優異之樹脂表面硬度。
較佳為第2本發明之半導體裝置係藉由包括如下步驟之方法而獲得：使用模具，對半導體元件進行樹脂密封，形成具備半導體元件及覆蓋半導體元件之樹脂組合物之密封體的步驟(i)。進而，方法亦可包括標記密封體之步驟(ii)。
又，第2本發明係關於一種半導體裝置之製造方法，該半導體裝置之製造方法包括如下步驟：使用模具，對半導體元件進行樹脂密封，形成具備半導體元件及覆蓋半導體元件之樹脂組合物之密封體的步驟(i)。進而，方法亦可包括標記密封體之步驟(ii)。
根據本發明，可提供一種可製造能夠良好地視認以標記附加之資訊之半導體裝置之半導體元件用密封片材及製造方法。根據本發明，可提供一種即便表面為緞光加工面、亦可良好地視認標記部之半導體裝置。
10‧‧‧密封片材
20‧‧‧暫時固定材
23‧‧‧晶片暫時固定體
31‧‧‧脫模膜
32‧‧‧密封材層
33‧‧‧半導體晶片
34‧‧‧密封體
35‧‧‧再配線
36‧‧‧凸塊
37‧‧‧半導體封裝
51‧‧‧模具
52‧‧‧上模
53‧‧‧下模
54‧‧‧握持構件
55‧‧‧密封材料
56‧‧‧空腔凹部
57‧‧‧樹脂組合物
61‧‧‧工件
圖1係表示密封片材之剖面之模式圖。
圖2係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖3係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖4係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖5係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖6係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖7係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖8係模式性表示實施形態1之半導體裝置之製造方法的一個步驟之剖面圖。
圖9係模式性表示實施形態2之半導體裝置之製造方法的一個步驟之剖面圖。
圖10係模式性表示實施形態2之半導體裝置之製造方法的一個步驟之剖面圖。
圖11係模式性表示實施形態2之半導體裝置之製造方法的一個步 驟之剖面圖。
[實施形態1]
[密封片材]
如圖1所示，密封片材10具備脫模膜31、及配置於脫模膜31上之密封材層32。若剝離脫模膜31，則密封材層32之與脫模膜31之接觸面露出。再者，圖1中，密封材層32係形成於脫模膜31之整個面上，但並非必須形成於整個面上。
脫模膜31之與密封材層32之接觸面具有表面平滑性(Ra)0.1~0.5μm、及凹凸平均間隔(RSm)90~125μm之表面狀態。
脫模膜31之表面平滑性(Ra)為0.1μm以上，較佳為0.2μm以上。由於為0.1μm以上，因此可形成耐劃傷性優異之樹脂表面(可使細小之擦痕等變得不明顯)，結果可提高半導體裝置之外觀品質。並且由於樹脂表面容易賦予對比度，因此可形成標記部之視認性優異之樹脂表面狀態。另一方面，脫模膜31之表面平滑性(Ra)為0.5μm以下，較佳為0.4μm以下。由於為0.5μm以下，因此膜強度之降低較少，製造及使用時無破裂或破損之虞。並且由於樹脂表面容易賦予對比度，因此可形成標記部之視認性優異之樹脂表面狀態。
脫模膜31之表面平滑性(Ra)可根據脫模膜31之製造步驟之製造方法之變更或材料之變更而進行調整。
再者，表面平滑性(Ra)可利用實施例所記載之方法進行測定。
脫模膜31之凹凸平均間隔(RSm)為90μm以上，較佳為95μm以上。由於為90μm以上，因此可防止於利用雷射照射等進行標記時文字暈染等。又，可抑制非標記部之亮度上升。又，脫模膜31之凹凸平均間隔(RSm)為125μm以下，較佳為120μm以下。由於為125μm以下，因此可防止於利用雷射照射等進行標記時文字模糊等。又，可抑 制非標記部之亮度上升。
脫模膜31之凹凸平均間隔(RSm)可根據脫模膜製作時之製作步驟之變更及材料之變更而於上述範圍進行調整。
再者，凹凸平均間隔(RSm)可利用實施例所記載之方法進行測定。
為了將表面平滑性(Ra)及凹凸平均間隔(RSm)調整為上述範圍，較佳為對脫模膜31進行表面加工。表面加工方法並無特別限定，較佳為壓紋加工。例如，對脫模膜31進行加熱使脫模膜31軟化，使其通過輥狀壓紋模並進行加壓，藉此可於脫模膜31表面形成特定之凹凸。
脫模膜31之構成材料並無特別限定，例如，可列舉聚乙烯、聚丙烯、聚對苯二甲酸乙二酯(PET)、聚甲基戊烯、氯乙烯等。其中，就易於將表面平滑性(Ra)及凹凸平均間隔(RSm)調整於上述範圍之方面而言，較佳為聚對苯二甲酸乙二酯。再者，亦可藉由氟系剝離劑等先前公知之剝離劑對脫模膜31進行表面塗佈。
脫模膜31之厚度並無特別限定，可適當設定。例如，可設定為5~125μm。
密封材層32通常具有熱硬化性。
形成密封材層32之樹脂組合物較佳為含有碳黑。
樹脂組合物中之碳黑之含量較佳為0.01重量%以上，更佳為0.02重量%以上。若為0.01重量%以上，則可良好地獲得標記性。又，碳黑之含量較佳為1重量%以下，更佳為0.5重量%以下。若為1重量%以下，則標記文字之對比度變得明確，可獲得良好之標記狀態。
較佳為樹脂組合物含有填充材。作為填充材，較佳為石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼之粉末等無機填充材。該等可單獨使用，亦可併用2種以上。
其中，就可降低硬化體之熱線膨脹係數、抑制密封後之翹曲之方面而言，較佳為使用二氧化矽粉末，更佳為使用二氧化矽粉末中之熔融二氧化矽粉末。作為熔融二氧化矽粉末，可列舉球狀熔融二氧化矽粉末、破碎熔融二氧化矽粉末，就流動性之觀點而言，尤佳為使用球狀熔融二氧化矽粉末。其中，較佳為使用平均粒徑為0.1~100μm之範圍者，尤佳為使用0.3~60μm之範圍者。
再者，平均粒徑可藉由使用任意取自母群之試樣，利用雷射繞射散射式粒度分佈測定裝置進行測定而導出。
樹脂組合物中之填充材之含量較佳為70重量%以上，更佳為80重量%以上，進而較佳為85重量%以上。若為70重量%以上，則可獲得低吸水率且可靠性較高之半導體裝置。又，填充材之含量較佳為95重量%以下，更佳為90重量%以下。若為95重量%以下，則容易獲得作為密封片材之可撓性。
較佳為樹脂組合物含有熱硬化性樹脂。作為熱硬化性樹脂，例如，可列舉環氧樹脂、酚系樹脂等。
作為環氧樹脂，並無特別限定。例如，可使用三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、改性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、酚系酚醛清漆型環氧樹脂、苯氧樹脂等各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
就確保環氧樹脂硬化後之韌性及環氧樹脂之反應性之觀點而言，較佳為環氧當量150~250、軟化點或熔點為50~130℃之常溫下為固體者，其中，就可靠性之觀點而言，較佳為三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂。就柔軟性優異之方面而言，較佳為雙酚F型環氧樹脂。
酚系樹脂只要與環氧樹脂之間發生硬化反應，則並無特別限 定。例如，可使用酚系酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚系樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚系樹脂可單獨使用，亦可併用2種以上。
作為酚系樹脂，就與環氧樹脂之反應性之觀點而言，較佳為使用羥基當量為70~250、軟化點為50~110℃者，其中就硬化反應性較高之觀點而言，可較佳地使用酚系酚醛清漆樹脂。又，就可靠性之觀點而言，亦可較佳地使用如苯酚芳烷基樹脂或聯苯芳烷基樹脂之低吸濕性者。
就硬化反應性之觀點而言，環氧樹脂與酚系樹脂之調配比率較佳為以相對於環氧樹脂中之環氧基1當量，酚系樹脂中之羥基之合計達到0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
樹脂組合物中之環氧樹脂及酚系樹脂之合計含量較佳為5重量%以上。又，環氧樹脂及酚系樹脂之合計含量較佳為8重量%以下。
較佳為樹脂組合物含有彈性體。
彈性體係對密封材層32賦予密封所需之可撓性者，只要為發揮此種作用者，則其結構並無特別限定。例如，可使用聚丙烯酸酯等各種丙烯酸系共聚物、苯乙烯丙烯酸酯系共聚物、丁二烯橡膠、苯乙烯-丁二烯橡膠(SBR)、乙烯-乙酸乙烯酯共聚物(EVA)、異戊二烯橡膠、丙烯腈橡膠等橡膠質聚合物。其中，就易於分散於環氧樹脂中，且與環氧樹脂之反應性亦較高，因此可提高密封材層32之可撓性、耐熱性或強度之觀點而言，較佳為使用丁二烯系或苯乙烯系共聚物。該等可單獨使用，亦可併用2種以上。
再者，丙烯酸系共聚物可藉由例如按照慣例使設為特定混合比之丙烯酸系單體混合物進行自由基聚合而合成。作為自由基聚合之方法，可使用以有機溶劑為溶劑進行之溶液聚合法、或一面使原料單體分散於水中一面進行聚合之懸浮聚合法。作為此時所使用之聚合起始 劑，例如，可使用2,2'-偶氮雙異丁腈、2,2'-偶氮雙-(2,4-二甲基戊腈)、2,2'-偶氮雙-4-甲氧基-2,4-二甲基戊腈、其他偶氮系或重氮系聚合起始劑、過氧化苯甲醯及甲基乙基酮過氧化物等過氧化物系聚合起始劑等。再者，於懸浮聚合之情形時，較佳為添加如例如聚丙烯醯胺、聚乙烯醇之分散劑。
彈性體之含量相對於環氧樹脂及酚系樹脂之合計含量100重量份，較佳為15重量份以上，更佳為30重量份以上。又，彈性體之含量較佳為60重量份以下，更佳為50重量份以下，進而較佳為35重量份以下。
較佳為樹脂組合物含有硬化促進劑。
硬化促進劑只要為能使硬化進行者，則並無特別限定，就硬化性與保存性之觀點而言，可較佳地使用三苯基膦或四苯基硼酸四苯基鏻等有機磷系化合物、或咪唑系化合物。該等硬化促進劑可單獨使用，亦可與其他硬化促進劑併用。
硬化促進劑之含量相對於環氧樹脂及酚系樹脂之合計含量100重量份，較佳為0.2重量份以上。又，硬化促進劑之含量較佳為3重量份以下。
再者，於樹脂組合物中，除上述各成分以外，可視需要而適當調配矽烷偶合劑等其他添加劑。
密封材層32之厚度並無特別限制，可根據半導體裝置之厚度規格等而決定，通常較佳為設定為20~1000μm，更佳為50~500μm。
密封片材10例如可以如下方式而製造。
即，首先，將先前所述之密封材層32用之各材料均勻地分散混合，製備樹脂組合物。然後，使所製備之樹脂組合物形成為片狀。作為該形成方法，例如，可列舉：將所製備之樹脂組合物擠壓成形而形成為片狀之方法(混練擠壓)；或將所製備之樹脂組合物溶解或分散於 有機溶劑等中製備清漆，將該清漆塗佈於脫模膜31上並使其乾燥，藉此製造密封片材10之方法(溶劑塗佈)等。溶劑塗佈中，視需要而於所得之密封片材10上積層複數層密封材層32，藉此調整密封材層32之厚度。再者，於密封片材10中，為了保護密封材層32之表面，亦可視需要於密封材層32上貼合聚酯膜等剝離片材，於密封時剝離。
作為製備清漆時所使用之有機溶劑，例如，可使用甲基乙基酮、丙酮、環己酮、二烷、二乙基酮、甲苯、乙酸乙酯等。該等可單獨使用或併用兩種以上。又，通常較佳為以清漆之固形物成分濃度達到60~90重量%之範圍之方式使用有機溶劑。
藉由利用混練擠壓製造密封片材10，可獲得孔隙較少、厚度之均勻性優異之密封片材10。作為利用混練擠壓進行製造之方法，例如，可列舉如下方法等：藉由將上述各成分熔融混練而製備樹脂組合物(混練物)，對所得之樹脂組合物進行塑性加工，使其形成為片狀，將片狀之樹脂組合物重疊於脫模膜31上。
混練方法並無特別限定，可列舉使用混練輥、加壓式捏合機、擠壓機等公知之混練機之方法。混練溫度只要為上述各成分之軟化點以上，則並無特別限制，例如為30~150℃，若考慮環氧樹脂之熱硬化性，則較佳為40~140℃，進而較佳為60~120℃。混練時間例如為1~30分鐘，較佳為5~15分鐘。
較佳為熔融混練後之樹脂組合物不冷卻而直接於高溫狀態下進行塑性加工。作為塑性加工方法，並無特別限制，可列舉平板壓製法、T模擠壓法、輥軋法、輥式混練法、吹脹擠壓法、共擠壓法、壓延成形法等。作為塑性加工溫度，只要為上述各成分之軟化點以上，則並無特別限制，若考慮環氧樹脂之熱硬化性及加工性，則例如為40~150℃，較佳為50~140℃，進而較佳為60~120℃。
密封片材10係用於密封半導體元件。作為利用密封片材10密封 半導體元件之方法，例如，代表性者為將半導體元件埋入密封片材10之密封材層32中之方法、利用經軟化之密封片材10覆蓋半導體元件之方法等。
關於將半導體元件埋入密封材層32中之方法，例如，可藉由利用平行平板方式對積層體進行熱壓而將半導體元件埋入密封材層32中，該積層體具備包含支持板、積層於支持板上之黏著劑及暫時固定於黏著劑上之半導體元件之晶片暫時固定體，及配置於晶片暫時固定體上之密封片材10。支持板之材料並無特別限定，例如，為SUS等金屬材料、聚醯亞胺、聚醯胺醯亞胺、聚醚醚酮、聚醚碸等塑膠材料等。黏著劑並無特別限定，就可容易地剝離之理由而言，通常使用熱發泡性黏著劑等熱剝離性黏著劑等。
又，關於將半導體元件埋入密封材層32中之方法，例如，亦可藉由利用平行平板方式對積層結構體進行熱壓而將半導體元件埋入密封材層32中，該積層結構體具備基板、配置於基板上之半導體元件及配置於半導體元件上之密封片材10。基板並無特別限定，例如，可列舉玻璃布基材環氧樹脂銅箔積層板、鐵鎳合金板、半導體晶圓等。
密封材層32可作為用以保護半導體元件及其附帶之要素免受外部環境干擾之密封樹脂而發揮功能。
[半導體裝置之製造方法之主旨]
實施形態1之半導體裝置之製造方法例如包括：利用密封片材10密封半導體元件，形成具備半導體元件及覆蓋半導體元件之密封材層32之密封體的步驟(I)；將脫模膜31自密封體剝離而使密封材層32露出之步驟(II)；對密封材層32之露出部分進行標記之步驟(III)。
再者，作為步驟(I)~(III)之順序，存在步驟(I)、(II)、(III)之順序，步驟(II)、(I)、(III)之順序等。其中，較佳為步驟(I)、(II)、(III)之順序。
如圖2~圖8所示，具體而言，例如，可藉由包括如下步驟之方法等製造半導體封裝37：利用平行平板方式對具備晶片暫時固定體23及配置於晶片暫時固定體23上之密封片材10之積層體進行熱壓而形成密封體34之步驟(A)；將脫模膜31自密封體34剝離，使密封材層32露出之步驟(B)；切割密封體34而獲得半導體封裝37之步驟(C)；對密封材層32之露出部分進行標記之步驟(D)。
再者，作為步驟(A)~(D)之順序，例如，可列舉步驟(A)、(B)、(C)、(D)之順序，步驟(B)、(A)、(C)、(D)之順序。該等順序中，步驟(D)亦可先於步驟(C)進行。其中，較佳為步驟(A)、(B)、(C)、(D)之順序。
[半導體裝置之製造方法之具體例]
以下，對半導體裝置之製造方法之一例進行詳細說明。
如圖2所示，準備具備晶片暫時固定體23及配置於晶片暫時固定體23上之密封片材10之積層體。
晶片暫時固定體23具備暫時固定材20及配置於暫時固定材20上之半導體晶片33。作為暫時固定材20，可列舉不鏽鋼板、金屬板、半導體晶圓等。暫時固定材20通常具備不鏽鋼板、金屬板或半導體晶圓等支持板及積層於支持板上之黏著劑。於該情形時，半導體晶片33係藉由黏著劑而被暫時固定於支持板上。
繼而如圖3所示，以平行平板方式對積層體進行熱壓而形成密封體34。密封體34具備半導體晶片33及覆蓋半導體晶片33之密封材層32。密封體34與暫時固定材20及脫模膜31相接觸。
密封條件(熱壓之溫度、時間等)可適當設定。
熱壓之溫度較佳為70℃以上，更佳為80℃以上，進而較佳為90℃以上。若為70℃以上，則可使密封材層32熔融。熱壓之溫度較佳為120℃以下，更佳為110℃以下。若為120℃以下，則可抑制成形物之 翹曲。
熱壓之壓力較佳為0.5MPa以上，更佳為1MPa以上。若為0.5MPa以上，則可無孔隙地密封。又，對積層體進行熱壓之壓力較佳為10MPa以下，更佳為8MPa以下。若為10MPa以下，則可於不對半導體晶片33造成較大損傷之情況下進行密封。
熱壓之時間較佳為0.3分鐘以上，更佳為0.5分鐘以上。又，熱壓之時間較佳為10分鐘以下，更佳為5分鐘以下。
熱壓較佳為於減壓氛圍下進行。藉由於減壓氛圍下進行熱壓，可減少孔隙。作為減壓條件，壓力例如為0.1kPa~5kPa，較佳為0.1kPa~1kPa。
如圖4所示，將脫模膜31自密封體34剝離，使密封材層32露出。
繼而，對密封體34進行加熱，使密封材層32硬化。
加熱溫度較佳為100℃以上，更佳為110℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下，進而較佳為140℃以下。加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為720分鐘以下，更佳為480分鐘以下。
繼而，如圖5所示，將暫時固定材20自密封體34剝離。較佳為剝離暫時固定材20後，於半導體晶片33露出之狀態下，藉由電漿處理等清潔密封體34之表面。
如圖6所示，於密封體34上形成與藉由剝離暫時固定材20而露出之半導體晶片33連接之再配線35。
具體而言，利用真空成膜法等公知之方法於露出之半導體晶片33上形成金屬籽晶層，藉由半加成法等形成再配線35。其後，較佳為於再配線35及密封體34上形成聚醯亞胺或PBO(polybenzoxazole，聚苯并唑)等絕緣層。
如圖7所示，較佳為進行於再配線35上形成凸塊36之凸塊製作加 工。凸塊製作加工係利用焊錫球或鍍錫鉛等公知之方法進行。凸塊36之材質並無特別限定，例如，為錫-鉛系金屬材、錫-銀系金屬材、錫-銀-銅系金屬材、錫-鋅系金屬材、錫-鋅-鉍系金屬材等焊錫類(合金)，或金系金屬材、銅系金屬材等。
如圖8所示，切割密封體34而獲得半導體封裝37。切割可利用先前公知之方法進行。半導體封裝37具備半導體晶片33、及覆蓋半導體晶片33之密封材層32。
對半導體封裝37之密封材層32進行標記。
標記方法並無特別限定，可利用印刷方法或雷射標記方法等各種標記方法。其中，就可對密封材層之露出部分進行良好地標記之理由而言，較佳為雷射標記。藉此，可附加鮮明之標記，而可防止品名、批號等之誤認。
於進行雷射標記時，可利用公知之雷射標記裝置。又，作為雷射，可利用氣體雷射、固體雷射、液體雷射等各種雷射。具體而言，作為氣體雷射，並無特別限制，可利用公知之氣體雷射，較佳為二氧化碳氣體雷射(CO2雷射)、準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射等)。又，作為固體雷射，並無特別限制，可利用公知之固體雷射，較佳為YAG雷射(Nd：YAG雷射等)、YVO4雷射。其中，就可對具有上述表面狀態之膜進行良好地標記之理由而言，較佳為YAG雷射。
藉由以上方法獲得之半導體封裝37可用於電子設備。
(變形例1)
實施形態1中，對半導體封裝37之密封材層32進行標記，但變形例1中，對密封體34之密封材層32進行標記。具體而言，使密封材層32硬化，繼而將暫時固定材20自密封體34剝離後，對密封體34之密封材層32進行標記。又，亦可使密封材層32硬化，對密封體34之密封材 層32進行標記後，將暫時固定材20自密封體34剝離。
[實施形態2]
實施形態2中，使用具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之模具，對半導體元件進行樹脂密封，從而獲得半導體裝置。
再者，實施形態1所說明之內容，省略其說明。
首先，對模具51進行說明。
模具51之表面平滑性(Ra)為0.1μm以上，較佳為0.2μm以上。由於為0.1μm以上，因此可形成耐劃傷性優異之樹脂表面(可使細小之擦痕等變得不明顯)，結果可提高半導體裝置之外觀品質。並且由於樹脂表面容易賦予對比度，因此可形成標記部之視認性優異之樹脂表面狀態。又，模具51之表面平滑性(Ra)為0.5μm以下，較佳為0.4μm以下。由於為0.5μm以下，因此膜強度之降低較少，製造及使用時無破裂或破損之虞。並且由於樹脂表面容易賦予對比度，因此可形成標記部之視認性優異之樹脂表面狀態。
模具51之表面平滑性(Ra)可根據模具材質、模具製造時之潤飾等之製造步驟而於上述範圍進行調整。
再者，表面平滑性(Ra)可利用實施例所記載之方法進行測定。
模具51之凹凸平均間隔(RSm)為90μm以上，較佳為95μm以上。由於為90μm以上，因此可防止於利用雷射照射等進行標記時文字暈染等。又，可抑制非標記部之亮度上升。模具51之凹凸平均間隔(RSm)為125μm以下，較佳為120μm以下。由於為125μm以下，因此可防止於利用雷射照射等進行標記時文字模糊等。又，可抑制非標記部之亮度上升。
模具51之凹凸平均間隔(RSm)可根據模具材質、模具製造時之潤飾等之製造步驟而於上述範圍進行調整。
再者，凹凸平均間隔(RSm)可利用實施例所記載之方法進行測定。
為了將表面平滑性(Ra)及凹凸平均間隔(RSm)調整為上述範圍，較佳為對模具51進行潤飾加工。潤飾加工之方法並無特別限定，例如，可列舉微噴砂加工等。再者，所謂微噴砂加工，係如下方法：自噴嘴噴出經壓縮空氣等載流氣體加速之數μm至數十μm之微細研磨粒，使微細研磨粒高速且高密度地與加工物表面碰撞，藉此進行微細加工。
模具51之材料並無特別限定，可使用先前公知者。其中，就易於將表面平滑性(Ra)及凹凸平均間隔(RSm)調整為上述範圍之方面而言，例如較佳為SKD等合金工具鋼。
如圖9所示，模具51具備相互對向配置之上模52與下模53。該等接近則鎖模，隔開則開模。
於上模52之分模面上設置有爪狀之握持構件54。藉由該握持構件54握持工件61之邊緣部。工件61具備暫時固定材20、及配置於暫時固定材20上之複數個半導體晶片33。
又，於上模52之分模面上設置有密封材料55。被鎖模之模具51中，藉由密封材料55而形成包含空腔凹部56之封閉空間。
於下模53上形成有空腔凹部56。向空腔凹部56中供給樹脂組合物。
空腔凹部56具有滿足上述之表面平滑性(Ra)及上述之凹凸平均間隔(RSm)之表面狀態。具有此種表面狀態之空腔凹部56中，由於藉由樹脂組合物密封半導體晶片33，因此所得之密封體之表面具有特有之緞光加工面狀態，標記部之視認性優異。
如上所述，模具51具備形成有空腔凹部56之下模53、以及包含分模面及分模面上用以握持工件61之握持構件51之上模52。
半導體裝置例如可藉由包括如下步驟之方法較佳地製造：使用模具51，對半導體元件進行樹脂密封之步驟(i)；對由步驟(i)獲得之密封體進行標記之步驟(ii)。
更具體而言，可藉由包括如下步驟之方法製造半導體裝置：向模具51供給樹脂組合物57，對配置於暫時固定材20上之複數個半導體晶片33進行樹脂密封之步驟(a)；對由步驟(a)獲得之密封體進行標記之步驟(b)；切割密封體而製作半導體封裝之步驟(c)。
再者，作為步驟(a)~(c)之順序，只要步驟(a)最先進行即可。具體而言，有步驟(a)、(b)、(c)之順序，步驟(a)、(c)、(b)之順序。該等係考慮生產性而適當區別使用，其中，較佳為步驟(a)、(b)、(c)之順序。
步驟(a)
首先，如圖9所示，藉由上模52之握持構件54握持工件61。具體而言，以暫時固定半導體晶片33之面成為下模53側之方式握持工件61。
接著，如圖10所示，向空腔凹部56供給樹脂組合物57。樹脂組合物57之形狀並無特別限定，例如，可列舉顆粒狀、片狀。作為樹脂組合物57，例如可使用實施形態1所說明之樹脂組合物。
繼而，將樹脂組合物57加熱而使其熔融。通常係藉由加熱器(未圖示)預先加熱模具51。加熱溫度較佳為100℃以上，更佳為110℃以上，進而較佳為130℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下，進而較佳為160℃以下。
繼而，如圖11所示，使上模52與下模53接近，進行模具51之鎖模。此時，對包含空腔凹部56之封閉空間進行減壓。封閉空間之內部之真空度例如為0.01kPa~10kPa。藉此，可減少孔隙。
繼而，於鎖模之狀態下，加熱樹脂組合物57使其硬化(固化)。加 熱溫度較佳為100℃以上，更佳為110℃以上，進而較佳為130℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下，進而較佳為160℃以下。加熱時間較佳為1分鐘以上，更佳為5分鐘以上。另一方面，加熱時間之上限較佳為120分鐘以下，更佳為60分鐘以下。
以上述方式，可藉由樹脂組合物57密封半導體晶片33。以上述方式獲得之密封體具備半導體晶片33及覆蓋半導體晶片33之樹脂組合物57。
步驟(b)~(c)
步驟(b)中，對密封體進行標記。
步驟(c)中，切割密封體而製作半導體封裝37。
藉由以上方法獲得之半導體封裝37可用於電子設備。
(變形例1)
變形例1中，模具51具備包含分模面及分模面上用以握持工件61之握持構件之下模53、及形成有空腔凹部之上模52(未圖示)。
[實施例]
以下，利用實施例對本發明進行詳細說明，但本發明只要不超出其主旨，則並不限定於以下實施例。
[膜A~J(亦稱為密封片材A~J)之概要]
對實施例所使用之密封片材A~J進行說明。
密封片材A~J具備透明聚酯系之脫模膜及配置於脫模膜上之密封材層。再者，脫模膜係藉由壓紋加工而形成凹凸者。
[脫模膜a~j之製作]
對厚度50μm之聚矽氧處理PET(三菱化學製造：MRF50)進行壓紋加工，獲得脫模膜a~j。
[塗佈用清漆之製作]
對塗佈用清漆之製作所使用之成分進行說明。
環氧樹脂：新日鐵化學公司製造之YSLV-80XY(雙酚F型環氧樹脂：環氧當量191，軟化點80℃)
酚系樹脂：明和化成公司製造之MEH7851SS(苯酚芳烷基樹脂：羥基當量203，軟化點67℃)
觸媒：四國化成工業公司製造之2PHZ-PW(咪唑系觸媒)
球狀熔融二氧化矽：電氣化學工業公司製造之FB-9454(熔融球狀二氧化矽，平均粒徑20μm)
碳黑：三菱化學公司製造之#20
矽烷偶合劑：信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷)
彈性體(熱塑性樹脂)：Kaneka公司製造之SIBSTER 072T(苯乙烯-異丁烯-苯乙烯嵌段共聚物)
阻燃劑：伏見製藥所製造之FP-100(磷腈系阻燃劑：式(1)所表示之化合物)
(式中，m表示3~4之整數)
根據表1所記載之調配比，將各成分與以5：5含有甲基乙基酮與甲苯之混合液加以混合，製作成分濃度90重量%之混合物。使用自轉公轉式攪拌機(Thinky公司製造，去泡攪拌太郎)，以2000rpm將混合物攪拌10分鐘，藉此獲得塗佈用清漆。再者，使用含有甲基乙基酮與甲苯之混合液之原因在於，作為彈性體之SIBSTAR 072T不易溶解於甲基乙基酮。
[密封片材A之製作]
將塗佈用清漆塗佈於脫模膜a上，繼而利用熱風乾燥機於110℃下使其乾燥10分鐘，藉此獲得具備脫模膜a與配置於脫模膜a上之厚度100μm之樹脂層的片材。利用真空貼合機，於輥溫度90℃、速度0.4m/min下，於片材上積層7層樹脂層，藉此獲得具備脫模膜a與配置於脫模膜a上之厚度0.8mm之密封材層的密封片材A。
[密封片材B~J之製作]
依據表2使用脫模膜b~j代替脫模膜a，除此以外，以與密封片材A相同之方法，獲得密封片材B~J。
[表面狀態之評價]
將密封片材A~J之脫模膜a~j自密封材層剝離後，對於曾與脫模膜a~j之密封材層接觸之面進行以下評價。將結果示於表2。
[表面平滑性(Ra)]
基於JIS B 0601：2001，使用Veeco公司製造之表面形狀測定裝置(Dektak8M)測定表面粗糙度(Ra)。測定條件為室溫、測定速度設為5μm/s。
[凹凸平均間隔(RSm)]
基於JIS B 0601：2001，使用Veeco公司製造之表面形狀測定裝置(Dektak8M)測定凹凸平均間隔(RSm)。測定條件為室溫、測定速度設為5μm/s。
[實施例1~3及比較例1~7]
依據表3，使用密封片材A~J，利用實施形態1之方法獲得半導體封裝。具體之順序如以下所述。
於直徑300mm之圓形之玻璃板上配置熱剝離性片材(日東電工股份有限公司製造之REVALPHA No3195V)，獲得具備玻璃板與配置於玻璃板上之熱剝離性片材之台座。使用黏晶機SPA-300(新川股份有限公司製造)，於台座上等間隔地配置100個半導體晶片(半導體晶片尺 寸：5mm□(厚度300μm))。於配置於台座上之半導體晶片上配置密封片材A~J，獲得積層體。再者，積層體具備台座、配置於台座上之半導體晶片、配置於半導體晶片上之密封片材A~J。繼而，使用平行平板壓製機，於100℃、1MPa、加壓2分鐘、真空度5torr之成型條件下壓製積層體，藉此獲得密封體。再者，密封體具備半導體晶片與覆蓋半導體晶片之密封材層。繼而，將密封體於120℃下加熱3小時而使其硬化。於175℃下加熱30秒後，於常溫下將台座自密封體剝離除去。其後，於密封體下表面形成再配線層及凸塊。最後利用切割進行單片化藉此獲得半導體封裝。
以表4所示之條件對半導體封裝進行標記。測定非標記部之亮度，將亮度70以下之情形判定為○，將超過70之情形判定為×。
使用密封片材D~J獲得之半導體封裝之非標記部之亮度較高。另一方面，使用密封片材A~C獲得之半導體封裝與使用密封片材D~ J獲得之半導體封裝相比，非標記部之亮度較低，可容易地讀取以標記附加之資訊。
[密封片材K之製作]
依據表5所記載之調配比，利用雙軸混練機，於120℃下將各成分混練10分鐘，製備混練物。自T模擠壓所得之混練物，獲得用以形成密封材層之形成用片材。於80℃、0.3MPa之條件下將形成用片材層壓於脫模膜a上，藉此獲得具備脫模膜a與配置於脫模膜a上之厚度0.8mm之密封材層的密封片材K。
[密封片材L~M之製作]
依據表6，使用脫模膜b~c代替脫模膜a，除此以外，以與密封片材K相同之方法，獲得密封片材L~M。
[表面狀態之評價]
將密封片材K~M之脫模膜a~c自密封材層剝離後，對脫模膜a~c之表面平滑性(Ra)、凹凸平均間隔(RSm)進行評價。將結果示於表6。
[實施例4~6]
依據表7，使用密封片材K~M，利用實施形態1之方法獲得半導體封裝。以表4所示之條件對半導體封裝進行標記。測定非標記部之亮度，將亮度70以下之情形判定為○，將超過70之情形判定為×。
使用密封片材K~M獲得之半導體封裝可容易地讀取以標記附加之資訊。
[實施例7~9及比較例8~11]
準備如圖9所示之結構之模具，對空腔凹部實施微噴砂加工，獲得如表8所示之表面狀態之模具51。使用模具51，利用實施形態2之方 法獲得半導體封裝。具體之順序如以下所述。
準備具備暫時固定材20、配置於暫時固定材20上之複數個半導體晶片33的工件61。將工件61配置於上模52之分模面上。繼而，於空腔凹部56上配置樹脂片材。繼而，加熱樹脂片材，於150℃下使其熔融。繼而，於以加壓壓力5MPa鎖模之狀態下，於真空度5Torr之條件下，於150℃下將樹脂片材加熱10分鐘而使其硬化(固化)，獲得半導體封裝。
以表4所示之條件對所得之半導體封裝進行標記。測定非標記部之亮度，將亮度70以下之情形判定為○，將超過70之情形判定為×。
再者，用以供給至模具之樹脂片材係以如下之方式製作而成。
依據表5所記載之調配比，利用雙軸混練機，於120℃下將各成分混練10分鐘，繼而自間隙800μm之T模擠壓成片狀，藉此獲得厚度800μm之樹脂片材。
10‧‧‧密封片材
31‧‧‧脫模膜
32‧‧‧密封材層

Claims (11)

  1. 一種半導體元件用密封片材，其具備具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之脫模膜、及配置於上述脫模膜上之密封材層。
  2. 一種半導體裝置，其係藉由利用密封片材密封半導體元件而獲得，該密封片材具備具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之脫模膜、及配置於上述脫模膜上之密封材層。
  3. 如請求項2之半導體裝置，其中形成上述密封材層之樹脂組合物含有0.01~1重量%之碳黑。
  4. 如請求項3之半導體裝置，其中上述樹脂組合物含有70~95重量%之填充材。
  5. 如請求項2至4中任一項之半導體裝置，其係藉由包括如下步驟之方法而獲得：利用上述密封片材密封上述半導體元件，形成具備上述半導體元件及覆蓋上述半導體元件之上述密封材層之密封體的步驟(I)；及將上述脫模膜自上述密封體剝離之步驟(II)。
  6. 一種半導體裝置之製造方法，其包括如下步驟：利用密封片材密封半導體元件，形成具備上述半導體元件及覆蓋上述半導體元件之上述密封材層之密封體的步驟(I)，該密封片材具備具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之脫模膜、及配置於上述脫模膜上之密封材層；將上述脫模膜自上述密封體剝離之步驟(II)。
  7. 一種半導體裝置，其係藉由使用具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之模具，對半 導體元件進行樹脂密封而獲得。
  8. 如請求項7之半導體裝置，其係使用含有0.01~1重量%之碳黑之樹脂組合物進行樹脂密封。
  9. 如請求項8之半導體裝置，其中上述樹脂組合物含有70~95重量%之填充材。
  10. 如請求項7之半導體裝置，其係藉由包括如下步驟之方法而獲得：使用上述模具，對上述半導體元件進行樹脂密封，形成具備上述半導體元件及覆蓋上述半導體元件之樹脂組合物之密封體的步驟(i)。
  11. 一種半導體裝置之製造方法，其包括使用具有表面平滑性(Ra)0.1~0.5μm及凹凸平均間隔(RSm)90~125μm之表面狀態之模具，對半導體元件進行樹脂密封，形成具備上述半導體元件及覆蓋上述半導體元件之樹脂組合物之密封體的步驟(i)。
TW103104996A 2013-02-15 2014-02-14 半導體元件用密封片材、半導體裝置及半導體裝置之製造方法 TWI618200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013027942 2013-02-15
JP2014022331A JP2014179593A (ja) 2013-02-15 2014-02-07 半導体素子用封止シート、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201442164A true TW201442164A (zh) 2014-11-01
TWI618200B TWI618200B (zh) 2018-03-11

Family

ID=51354149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104996A TWI618200B (zh) 2013-02-15 2014-02-14 半導體元件用密封片材、半導體裝置及半導體裝置之製造方法

Country Status (5)

Country Link
JP (1) JP2014179593A (zh)
KR (1) KR20150117653A (zh)
SG (1) SG11201505894RA (zh)
TW (1) TWI618200B (zh)
WO (1) WO2014126150A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814411B (zh) * 2015-08-28 2023-09-01 日商力森諾科股份有限公司 半導體裝置及半導體封裝

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6302801B2 (ja) 2014-09-03 2018-03-28 日東電工株式会社 封止用シート
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
JP5976073B2 (ja) * 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
JP6379051B2 (ja) * 2015-01-23 2018-08-22 日東電工株式会社 中空型電子デバイス封止用シート
JP6443155B2 (ja) * 2015-03-19 2018-12-26 東レ株式会社 離型用二軸配向ポリエステルフィルム
US20210276316A1 (en) * 2016-09-30 2021-09-09 Unitika Ltd. Polyester film
JP7173740B2 (ja) * 2018-03-08 2022-11-16 日東電工株式会社 封止用シート
JP6795673B2 (ja) * 2019-12-19 2020-12-02 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188537B2 (ja) * 1992-10-30 2001-07-16 トーワ株式会社 電子部品の樹脂封止成形用金型と成形方法及び樹脂成形品
JPH0853604A (ja) * 1994-08-10 1996-02-27 Sumitomo Bakelite Co Ltd 半導体封止用樹脂組成物
JP3958864B2 (ja) * 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4682796B2 (ja) * 2005-04-19 2011-05-11 日立化成工業株式会社 封止用シート
JP5110440B2 (ja) * 2006-08-18 2012-12-26 旭硝子株式会社 半導体樹脂モールド用の離型フィルム
JP5401819B2 (ja) * 2007-04-18 2014-01-29 日立化成株式会社 封止用フィルム及びそれを用いた半導体装置
JP2011014606A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5827864B2 (ja) * 2011-06-14 2015-12-02 日東電工株式会社 封止用シートおよび光半導体素子装置
JP5634467B2 (ja) * 2012-09-21 2014-12-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814411B (zh) * 2015-08-28 2023-09-01 日商力森諾科股份有限公司 半導體裝置及半導體封裝

Also Published As

Publication number Publication date
JP2014179593A (ja) 2014-09-25
KR20150117653A (ko) 2015-10-20
WO2014126150A1 (ja) 2014-08-21
SG11201505894RA (en) 2015-09-29
TWI618200B (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
TW201442164A (zh) 半導體元件用密封片材、半導體裝置及半導體裝置之製造方法
TWI605082B (zh) Sealing resin sheet, manufacturing method of electronic part package and electronic part package
US9382455B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
KR101023844B1 (ko) 접착수지 조성물, 접착필름, 다이싱 다이 본딩 필름 및반도체 장치
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
TW201729309A (zh) 半導體封裝之製造方法
TW201445648A (zh) 半導體裝置之製造方法及熱硬化性樹脂片材
TWI619180B (zh) 半導體裝置之製造方法及密封用片材
JP2008103700A (ja) 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法
TW201619341A (zh) 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法
TW201532151A (zh) 半導體封裝之製造方法
TW201629147A (zh) 環氧樹脂組成物、薄膜狀環氧樹脂組成物、硬化物及電子裝置
TW201535543A (zh) 半導體封裝件之製造方法
TW201509659A (zh) 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法
TW201532211A (zh) 半導體封裝之製造方法
WO2014162951A1 (ja) 半導体装置の製造方法
CN105324836A (zh) 电子器件的密封方法、电子器件封装件的制造方法及密封片
TW201626517A (zh) 密封用片材、及半導體裝置
TW201624578A (zh) 半導體裝置之製造方法
TW201635446A (zh) 密封用片材
JP5767478B2 (ja) 半導体ウエハ加工用テープの製造方法及び半導体ウエハ加工用テープ
WO2016035577A1 (ja) 封止用シート
JP6677966B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP7354666B2 (ja) 封止用フィルム、封止構造体、及び封止構造体の製造方法
JP6834265B2 (ja) 封止構造体の製造方法、封止材及び硬化物