TW201532211A - 半導體封裝之製造方法 - Google Patents

半導體封裝之製造方法 Download PDF

Info

Publication number
TW201532211A
TW201532211A TW103145327A TW103145327A TW201532211A TW 201532211 A TW201532211 A TW 201532211A TW 103145327 A TW103145327 A TW 103145327A TW 103145327 A TW103145327 A TW 103145327A TW 201532211 A TW201532211 A TW 201532211A
Authority
TW
Taiwan
Prior art keywords
temporary fixing
resin
resin sheet
fixing material
rewiring
Prior art date
Application number
TW103145327A
Other languages
English (en)
Inventor
Kosuke Morita
Tsuyoshi Ishizaka
Jun Ishii
Goji Shiga
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201532211A publication Critical patent/TW201532211A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0387—Polyamides or polyimides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明提供一種可防止緩衝塗膜之感光預定部之周邊發生感光的半導體封裝之製造方法。 本發明係關於一種半導體封裝之製造方法，其中硬化體之膜形成預定面之表面粗糙度為特定值以下。

Description

半導體封裝之製造方法
本發明係關於一種半導體封裝之製造方法。
於密封半導體晶片時，有時使用熱硬化性樹脂片材(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-7028號公報
於製造半導體封裝之情形時，有時藉由利用密封樹脂覆蓋暫時固定於暫時固定材料上之半導體晶片而形成密封樹脂體，藉由使密封樹脂體之樹脂部分硬化而形成硬化樹脂體，並於硬化樹脂體上形成再配線層。於形成再配線層時，於硬化樹脂體上形成感光性緩衝塗膜，繼而，藉由光微影法於緩衝塗膜上形成開口部。
於使緩衝塗膜之感光預定部感光時，有時不僅感光預定部感光，其周邊亦感光，而形成精度較低之開口部。
本發明之目的在於解決上述問題，提供一種可防止緩衝塗膜之感光預定部之周邊發生感光的半導體封裝之製造方法。
本發明係關於一種半導體封裝之製造方法，其包括：對具備支 持板、積層於上述支持板上之暫時固定材料及暫時固定於上述暫時固定材料上之半導體晶片的晶片暫時固定體、以及配置於上述晶片暫時固定體上之熱硬化性樹脂片材進行加壓，而形成具備上述半導體晶片及覆蓋上述半導體晶片之上述熱硬化性樹脂片材之密封體的步驟；藉由將上述密封體加熱而使上述熱硬化性樹脂片材硬化，從而形成具備上述半導體晶片及覆蓋上述半導體晶片之硬化樹脂之硬化體的步驟；自上述硬化體剝離上述暫時固定材料的步驟；及於上述硬化體之與上述暫時固定材料相接之面上形成再配線層，而形成再配線體的步驟。
上述形成再配線體之步驟包括：於上述硬化體之與上述暫時固定材料相接之面上形成感光性緩衝塗膜之步驟；及藉由曝光及顯影而於上述緩衝塗膜形成開口部之步驟。於上述硬化體之與上述暫時固定材料相接之面，上述硬化樹脂之表面粗糙度為3000nm以下。
於本發明中，由於硬化體之與暫時固定材料相接之面(以下亦稱為膜形成預定面)之表面粗糙度較小，故而緩衝塗膜被照射曝光之光時膜形成預定面上之曝光之光之漫反射受到抑制。因此，可防止緩衝塗膜之感光預定部之周邊發生感光，可形成高精度之開口部。
於上述形成密封體之步驟中，較佳為以1.0MPa以上進行加壓。藉此，可減小硬化體之膜形成預定面之表面粗糙度。
本發明之半導體封裝之製造方法例如進而包括：將上述再配線體單片化而獲得半導體封裝之步驟。
上述形成再配線體之步驟例如進而包括：經由開口部對硬化樹脂照射雷射，而形成於厚度方向上貫通硬化體之貫通孔之步驟。
根據本發明之半導體封裝之製造方法，可防止緩衝塗膜之感光預定部之周邊發生感光。
1‧‧‧積層體
11‧‧‧晶片暫時固定體
11a‧‧‧支持板
11b‧‧‧暫時固定材料
12‧‧‧熱硬化性樹脂片材
13‧‧‧隔離件
14‧‧‧半導體晶片
14a‧‧‧電極墊
21‧‧‧硬化樹脂
41‧‧‧下側加熱板
42‧‧‧上側加熱板
51‧‧‧密封體
52‧‧‧硬化體
52A‧‧‧膜形成預定面
53‧‧‧再配線體
54‧‧‧半導體封裝
61‧‧‧緩衝塗膜
61A‧‧‧開口部
61B‧‧‧開口部
62‧‧‧掩膜
63‧‧‧光阻
64‧‧‧鍍敷圖案
65‧‧‧再配線
66‧‧‧保護膜
67‧‧‧電極
68‧‧‧凸塊
69‧‧‧再配線層
71‧‧‧貫通孔
72‧‧‧貫通電極
75‧‧‧再配線
77‧‧‧電極
78‧‧‧凸塊
91‧‧‧光源
圖1係用以說明實施方式1之方法之主旨之步驟剖視圖。
圖2係用以說明實施方式1之方法之主旨之步驟剖視圖。
圖3係用以說明實施方式1之方法之主旨之步驟剖視圖。
圖4係用以說明實施方式1之方法之主旨之步驟剖視圖。
圖5係用以說明實施方式1之方法之主旨之步驟剖視圖。
圖6係用以說明實施方式1之方法之主旨之步驟剖視圖。
圖7係表示將積層體配置於下側加熱板與上側加熱板之間之狀態之概略的剖視圖。
圖8係表示以平行平板方式對積層體進行熱壓之情況之概略的剖視圖。
圖9係表示自藉由熱壓所獲得之密封體剝離了隔離件之情況之概略的剖視圖。
圖10係將密封體加熱而獲得之硬化體等之概略剖視圖。
圖11係將暫時固定材料剝離後之硬化體之概略剖視圖。
圖12係表示對硬化體之一部分進行過磨削之情況之概略的剖視圖。
圖13係表示於硬化體上形成有緩衝塗膜之情況之概略的剖視圖。
圖14係表示對緩衝塗膜照射曝光之光之情況之概略的剖視圖。
圖15係表示顯影後之情況之概略的剖視圖。
圖16係表示形成有貫通孔之情況之概略的剖視圖。
圖17係表示形成有貫通電極之情況之概略的剖視圖。
圖18係表示於晶種層上形成有光阻之情況之概略的剖視圖。
圖19係表示於晶種層上形成有鍍敷圖案之情況之概略的剖視圖。
圖20係表示完成了再配線之情況之概略的剖視圖。
圖21係表示於再配線上形成有保護膜之情況之概略的剖視圖。
圖22係表示於保護膜上形成有開口之情況之概略的剖視圖。
圖23係表示於再配線上形成有電極之情況之概略的剖視圖。
圖24係表示於電極上形成有凸塊之情況之概略的剖視圖
圖25係將再配線體單片化而獲得之半導體封裝之概略剖視圖。
以下，揭示實施方式對本發明進行詳細說明，但本發明並不僅限於該等實施方式。
[實施方式1]
於實施方式1之方法中，可製造Fan-out(扇出)型晶圓級封裝(WLP)。
首先，參照圖1~圖6，對實施方式1之半導體封裝之製造方法之主旨進行說明。
如圖1~4所示，實施方式1之半導體封裝之製造方法包括：對具備支持板11a、積層於支持板11a上之暫時固定材料11b及暫時固定於暫時固定材料11b上之半導體晶片14的晶片暫時固定體11、以及配置於晶片暫時固定體11上之熱硬化性樹脂片材12進行加壓，而形成具備半導體晶片14及覆蓋半導體晶片14之熱硬化性樹脂片材12之密封體51的步驟；藉由將密封體51加熱而使熱硬化性樹脂片材12硬化，從而形成具備半導體晶片14及覆蓋半導體晶片14之硬化樹脂21之硬化體52的步驟；自硬化體52剝離暫時固定材料11b的步驟；及於硬化體52之與暫時固定材料11b相接之面上形成再配線層69，而形成再配線體53的步驟。
如圖5~圖6所示，形成再配線體53之步驟包括：於硬化體52之與暫時固定材料11b相接之面上形成感光性緩衝塗膜61之步驟；及藉由曝光及顯影於緩衝塗膜61上形成開口部61B之步驟。
於硬化體52之與暫時固定材料11b相接之面(以下亦稱為膜形成預定面)52A，硬化樹脂21之表面粗糙度為3000nm以下，較佳為2500nm以下，更佳為2000nm以下。表面粗糙度之下限並無特別限定，例如為1nm。
再者，硬化樹脂21之表面粗糙度可藉由實施例中記載之方法而測定。
於實施方式1之方法中，由於硬化體52之膜形成預定面52A之表面粗糙度較小，故而緩衝塗膜61被照射曝光之光時膜形成預定面52A上之曝光之光之漫反射受到抑制。因此，可防止緩衝塗膜61之感光預定部之周邊發生感光，而可形成高精度之開口部61B。
硬化樹脂21之表面粗糙度可藉由對晶片暫時固定體11及熱硬化性樹脂片材12進行加壓時之壓力、使熱硬化性樹脂片材12硬化時之加熱溫度、熱硬化性樹脂片材12中之無機填充材料之形狀、熱硬化性樹脂片材12中之無機填充材料量等而控制。其中，對晶片暫時固定體11及熱硬化性樹脂片材12進行加壓時之壓力、使熱硬化性樹脂片材12硬化時之加熱溫度較為重要。例如，可藉由以1.0MPa以上對晶片暫時固定體11及熱硬化性樹脂片材12進行加壓、降低使熱硬化性樹脂片材12硬化時之加熱溫度、減小無機填充材料之平均粒徑、使用球狀無機填充材料，而減小硬化樹脂21之表面粗糙度。
其次，參照圖7~圖25，對實施方式1之半導體封裝之製造方法進行詳細說明。
如圖7所示，積層體1具備晶片暫時固定體11、配置於晶片暫時固定體11上之熱硬化性樹脂片材12及配置於熱硬化性樹脂片材12上之隔離件13。積層體1係配置於下側加熱板41與上側加熱板42之間。
晶片暫時固定體11具備支持板11a、積層於支持板11a上之暫時固定材料11b、暫時固定於暫時固定材料11b上之半導體晶片14。
作為支持板11a之材料並無特別限定，例如為SUS等金屬材料、聚醯亞胺、聚醯胺醯亞胺、聚醚醚酮、聚醚碸等塑膠材料等。
作為暫時固定材料11b並無特別限定，就可容易地剝離之理由而言，使用熱發泡性黏著劑。作為熱發泡性黏著劑可使用先前公知者。
半導體晶片14具備形成有電極墊14a之電路形成面。於晶片暫時固定體11中，為半導體晶片14之電路形成面與暫時固定材料11b相接之狀態。
關於熱硬化性樹脂片材12於下文進行詳細說明。
作為隔離件13，可較佳地使用聚對苯二甲酸乙二酯(PET)膜等。為了容易地進行熱硬化性樹脂片材12之剝離，較佳為對隔離件13實施脫模處理。
如圖8所示，使用下側加熱板41及上側加熱板42以平行平板方式對積層體1進行熱壓，而形成密封體51。
熱壓之溫度較佳為70℃以上，更佳為80℃以上。藉此，可容易地形成密封體51。熱壓之溫度較佳為170℃以下，更佳為150℃以下，進而較佳為110℃以下，進而更佳為100℃以下，尤佳為95℃以下。若為170℃以下，則可抑制成形物之翹曲。
對積層體1進行熱壓之壓力較佳為1.0MPa以上，更佳為1.5MPa以上。若為1.0MPa以上，則可減小密封體51之與暫時固定材料11b相接之面之表面粗糙度。其結果，可減小硬化體52之膜形成預定面52A之表面粗糙度。
對積層體1進行熱壓之壓力較佳為10MPa以下，更佳為8MPa以下。
熱壓之時間較佳為0.3分鐘以上，更佳為0.5分鐘以上，進而較佳為2分鐘以上。又，熱壓之時間較佳為60分鐘以下，更佳為40分鐘以下，進而更佳為10分鐘以下，尤佳為5分鐘以下。
熱壓較佳為於減壓環境下進行。藉由於減壓環境下進行熱壓，可降低空隙，可將凹凸良好地掩埋。作為減壓條件，壓力例如為0.1~5kPa，較佳為0.1~100Pa。
藉由對積層體1進行熱壓而獲得之密封體51具備半導體晶片14及覆蓋半導體晶片14之熱硬化性樹脂片材12。密封體51與暫時固定材料11b及隔離件13相接。
如圖9所示，自密封體51剝離隔離件13。
繼而，以低於暫時固定材料11b之發泡起始溫度的溫度加熱密封體51，使熱硬化性樹脂片材12硬化，而形成硬化體52。例如，以較暫時固定材料11b之發泡起始溫度低20℃以上之溫度進行加熱，而使熱硬化性樹脂片材12硬化。藉此，可防止暫時固定材料11b於熱硬化性樹脂片材12硬化前發泡，可減小膜形成預定面52A之表面粗糙度。
加熱溫度較佳為100℃以上，更佳為120℃以上，進而較佳為130℃以上，尤佳為140℃以上。另一方面，加熱溫度較佳為200℃以下，更佳為180℃以下，進而較佳為170℃以下。
加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為180分鐘以下，更佳為120分鐘以下，進而較佳為90分鐘以下。
亦可於將密封體51加熱時進行加壓。壓力較佳為0.1MPa以上，更佳為0.5MPa以上。另一方面，上限較佳為10MPa以下，更佳為5MPa以下。
如圖10所示，硬化體52具備半導體晶片14及覆蓋半導體晶片14之硬化樹脂21。
如圖11所示，將暫時固定材料11b加熱而使暫時固定材料11b發泡後，自硬化體52剝離暫時固定材料11b。藉此，硬化體52之膜形成預定面52A露出。作為加熱暫時固定材料11b之溫度，較佳為175℃以 上，更佳為180℃以上。若為175℃以上，則可使暫時固定材料11b良好地發泡，可降低暫時固定材料11b之黏著力。加熱暫時固定材料11b之溫度之上限例如為200℃。
如圖12所示，可對硬化體52之膜形成預定面52A之相反側之面進行磨削。藉由進行磨削，可降低硬化體52之翹曲，又，可提高厚度精度。磨削厚度為任意，例如藉由進行磨削而使半導體晶片14之背面露出，可顯著降低硬化體52之翹曲。作為磨削方法，例如可列舉使用高速旋轉之磨石之磨削法等。
如圖13所示，於硬化體52之膜形成預定面52A上形成緩衝塗膜61。作為緩衝塗膜61，可使用感光性聚醯亞胺、感光性聚苯并唑(PBO)等。作為形成緩衝塗膜61之方法，可列舉旋轉塗佈法、狹縫塗佈法、將乾膜積層之方法等。
如圖14所示，於緩衝塗膜61上配置掩膜62。繼而，自配置於緩衝塗膜61之上方之光源91照射曝光之光，而使緩衝塗膜61感光。
繼而，如圖15所示，藉由顯影而於緩衝塗膜61上形成開口部61A及開口部61B，使硬化樹脂21之特定部分及電極墊14a露出。
如圖16所示，自硬化體52之上方經由開口部61B對硬化樹脂21照射雷射，而形成貫通孔71。貫通孔71於厚度方向上貫通硬化體52。
如圖17所示，於貫通孔71中填充金屬，而形成貫通電極72。貫通電極72於厚度方向上貫通硬化體52。作為填充之金屬，例如可列舉Cu、Ag、Au、Sn、共晶焊料等。作為共晶焊料，例如可使用Sn-Ag共晶焊料、Sn-Ag-Cu共晶焊料等。
繼而，於緩衝塗膜61、電極墊14a及貫通電極72上形成晶種層。
如圖18所示，於晶種層上形成光阻63。
如圖19所示，藉由電解鍍銅等鍍敷法於晶種層上形成鍍敷圖案64。
如圖20所示，於去除光阻63後，對晶種層進行蝕刻，而完成再配線65及再配線75。
如圖21所示，於再配線65及再配線75上形成保護膜66。作為保護膜66，可使用感光性聚醯亞胺、感光性聚苯并唑(PBO)等。
如圖22所示，於保護膜66上形成開口，使位於保護膜66下方之再配線65及再配線75露出。藉此，於硬化體52上完成包含再配線65及再配線75之再配線層69，而獲得具備硬化體52、及形成於硬化體52上之再配線層69之再配線體53。
如圖23所示，於露出之再配線65上形成電極(UBM：Under Bump Metal，凸塊下金屬)67。又，於再配線75上形成電極77。
如圖24所示，於電極67上形成凸塊68。凸塊68經由電極67及再配線65而與電極墊14a電性連接。又，於電極77上形成凸塊78。凸塊78經由電極77及再配線75而與貫通電極72電性連接。
如圖25所示，將再配線體53單片化(切晶)而獲得半導體封裝54。
藉由以上，可獲得於晶片區域之外側引出有配線之半導體封裝54。
(熱硬化性樹脂片材12)
對熱硬化性樹脂片材12進行說明。
作為熱硬化性樹脂片材12，使用於低於暫時固定材料11b之發泡起始溫度的溫度下發生硬化者。
熱硬化性樹脂片材12較佳為包含環氧樹脂、酚系樹脂等熱硬化性樹脂。
作為環氧樹脂並無特別限定。例如可使用三苯基甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、改性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、苯酚酚醛清漆型環氧樹脂、苯氧基樹脂 等各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
就確保環氧樹脂之反應性之觀點而言，較佳為環氧當量為150~250且軟化點或熔點為50~130℃之於常溫下為固形者。其中，就可靠性之觀點而言，更佳為三苯基甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂。又，較佳為雙酚F型環氧樹脂。
酚系樹脂只要為與環氧樹脂之間產生硬化反應者，則無特別限定。例如可使用苯酚酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚系樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚系樹脂可單獨使用，亦可併用2種以上。
作為酚系樹脂，就與環氧樹脂之反應性之觀點而言，較佳為使用羥基當量為70~250且軟化點為50~110℃者。就硬化反應性較高之觀點而言，可較佳地使用苯酚酚醛清漆樹脂。又，就可靠性之觀點而言，亦可較佳地使用如苯酚芳烷基樹脂或聯苯芳烷基樹脂之低吸濕性者。
熱硬化性樹脂片材12中之環氧樹脂及酚系樹脂之合計含量較佳為5重量%以上。若為5重量%以上，則可良好地獲得對半導體晶片14等之接著力。熱硬化性樹脂片材12中之環氧樹脂及酚系樹脂之合計含量較佳為40重量%以下，更佳為20重量%以下。若為40重量%以下，則將吸濕性抑制得較低。
關於環氧樹脂與酚系樹脂之調配比率，就硬化反應性之觀點而言，較佳為以相對於環氧樹脂中之環氧基1當量而酚系樹脂中之羥基之合計成為0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
熱硬化性樹脂片材12較佳為包含硬化促進劑。
作為硬化促進劑，只要為使環氧樹脂與酚系樹脂進行硬化者，則無特別限定，例如可列舉：2-甲基咪唑(商品名：2MZ)、2-十一烷基咪唑(商品名：C11-Z)、2-十七烷基咪唑(商品名：C17Z)、1,2-二甲 基咪唑(商品名：1.2DMZ)、2-乙基-4-甲基咪唑(商品名：2E4MZ)、2-苯基咪唑(商品名：2PZ)、2-苯基-4-甲基咪唑(商品名：2P4MZ)、1-苄基-2-甲基咪唑(商品名：1B2MZ)、1-苄基-2-苯基咪唑(商品名：1B2PZ)、1-氰乙基-2-甲基咪唑(商品名：2MZ-CN)、1-氰乙基-2-十一烷基咪唑(商品名：C11Z-CN)、1-氰乙基-2-苯基咪唑鎓偏苯三酸酯(商品名：2PZCNS-PW)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-對稱三(商品名：2MZ-A)、2,4-二胺基-6-[2'-十一烷基咪唑基-(1')]-乙基-對稱三(商品名：C11Z-A)、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-對稱三(商品名：2E4MZ-A)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-對稱三異三聚氰酸加成物(商品名：2MA-OK)、2-苯基-4,5-二羥基甲基咪唑(商品名：2PHZ-PW)、2-苯基-4-甲基-5-羥基甲基咪唑(商品名：2P4MHZ-PW)等咪唑系硬化促進劑(均為四國化成工業(股)製造)。
其中，就抑制混練溫度下之硬化反應之理由而言，較佳為咪唑系硬化促進劑，更佳為2-苯基-4,5-二羥基甲基咪唑、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-對稱三，進而較佳為2-苯基-4,5-二羥基甲基咪唑。
硬化促進劑之含量相對於環氧樹脂及酚系樹脂之合計100重量份較佳為0.2重量份以上，更佳為0.5重量份以上，進而較佳為0.8重量份以上。硬化促進劑之含量相對於環氧樹脂及酚系樹脂之合計100重量份較佳為5重量份以下，更佳為2重量份以下。
熱硬化性樹脂片材12亦可包含熱塑性樹脂(彈性體)。
作為熱塑性樹脂，可列舉：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸系 樹脂、PET或PBT等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯三嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS樹脂)等。該等熱塑性樹脂可單獨使用，或併用2種以上。
熱硬化性樹脂片材12中之熱塑性樹脂之含量較佳為1重量%以上。若為1重量%以上，則可賦予柔軟性、可撓性。熱硬化性樹脂片材12中之熱塑性樹脂之含量較佳為30重量%以下，更佳為10重量%以下，進而較佳為5重量%以下。若為30重量%以下，則可良好地獲得對半導體晶片14等之接著力。
熱硬化性樹脂片材12較佳為包含無機填充材料。藉由調配無機填充材料，可減小熱膨脹係數α。
作為無機填充材料，例如可列舉：石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼等。其中，就可良好地降低熱膨脹係數之理由而言，較佳為二氧化矽、氧化鋁，更佳為二氧化矽。作為二氧化矽，就流動性優異之理由而言，較佳為熔融二氧化矽，更佳為球狀熔融二氧化矽。
無機填充材料之平均粒徑較佳為1μm以上，更佳為5μm以上。若為1μm以上，則容易獲得熱硬化性樹脂片材12之可撓性、柔軟性。無機填充材料之平均粒徑較佳為50μm以下，更佳為30μm以下。若為50μm以下，則容易將無機填充材料進行高填充率化。
再者，平均粒徑例如可藉由使用自母集團任意抽選之試樣並使用雷射繞射散射式粒度分佈測定裝置進行測定而導出。
無機填充材料較佳為經矽烷偶合劑處理(預處理)者。藉此，可提高與樹脂之濡濕性，可提高無機填充材料之分散性。
矽烷偶合劑為分子中具有水解性基及有機官能基之化合物。
作為水解性基，例如可列舉：甲氧基、乙氧基等碳數1~6之烷 氧基、乙醯氧基、2-甲氧基乙氧基等。其中，就容易去除因水解而產生之醇等揮發成分之理由而言，較佳為甲氧基。
作為有機官能基，可列舉：乙烯基、環氧基、苯乙烯基、甲基丙烯醯基、丙烯醯基、胺基、醯脲基、巰基、硫醚基、異氰酸酯基等。其中，就容易與環氧樹脂、酚系樹脂反應之理由而言，較佳為環氧基。
作為矽烷偶合劑，例如可列舉：乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷等含乙烯基之矽烷偶合劑；2-(3,4-環氧環己基)乙基三甲氧基矽烷、3-縮水甘油氧基丙基甲基二甲氧基矽烷、3-縮水甘油氧基丙基三甲氧基矽烷、3-縮水甘油氧基丙基甲基二乙氧基矽烷、3-縮水甘油氧基丙基三乙氧基矽烷等含環氧基之矽烷偶合劑；對苯乙烯基三甲氧基矽烷等含苯乙烯基之矽烷偶合劑；3-甲基丙烯醯氧基丙基甲基二甲氧基矽烷、3-甲基丙烯醯氧基丙基三甲氧基矽烷、3-甲基丙烯醯氧基丙基甲基二乙氧基矽烷、3-甲基丙烯醯氧基丙基三乙氧基矽烷等含甲基丙烯醯基之矽烷偶合劑；3-丙烯醯氧基丙基三甲氧基矽烷等含丙烯醯基之矽烷偶合劑；N-2-(胺基乙基)-3-胺基丙基甲基二甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷、3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-三乙氧基矽烷基-N-(1,3-二甲基-亞丁基)丙基胺、N-苯基-3-胺基丙基三甲氧基矽烷、N-(乙烯基苄基)-2-胺基乙基-3-胺基丙基三甲氧基矽烷等含胺基之矽烷偶合劑；3-醯脲基丙基三乙氧基矽烷等含醯脲基之矽烷偶合劑；3-巰基丙基甲基二甲氧基矽烷、3-巰基丙基三甲氧基矽烷等含巰基之矽烷偶合劑；雙(三乙氧基矽烷基丙基)四硫醚等含硫醚基之矽烷偶合劑；3-異氰酸酯基丙基三乙氧基矽烷等含異氰酸酯基之矽烷偶合劑等。
作為利用矽烷偶合劑對無機填充材料進行處理之方法，並無特別限定，可列舉：於溶劑中將無機填充材料與矽烷偶合劑混合之濕式 法、於氣相中對無機填充材料與矽烷偶合劑進行處理之乾式法等。
矽烷偶合劑之處理量並無特別限定，較佳為相對於未處理之無機填充材料100重量份，使用0.1~1重量份之矽烷偶合劑進行處理。
熱硬化性樹脂片材12中之無機填充材料之含量較佳為20體積%以上，更佳為70體積%以上，進而較佳為74體積%以上。另一方面，無機填充材料之含量較佳為90體積%以下，更佳為85體積%以下。若為90體積%以下，則可獲得良好之凹凸追隨性。
無機填充材料之含量亦可以「重量%」為單位進行說明。代表性地，對於二氧化矽之含量以「重量%」為單位進行說明。
二氧化矽通常比重為2.2g/cm3，故而二氧化矽之含量(重量%)之較佳範圍例如如下所述。
即，熱硬化性樹脂片材12中之二氧化矽之含量較佳為81重量%以上，更佳為84重量%以上。熱硬化性樹脂片材12中之二氧化矽之含量較佳為94重量%以下，更佳為91重量%以下。
氧化鋁通常比重為3.9g/cm3，故而氧化鋁之含量(重量%)之較佳範圍例如如下所述。
即，熱硬化性樹脂片材12中之氧化鋁之含量較佳為88重量%以上，更佳為90重量%以上。熱硬化性樹脂片材12中之氧化鋁之含量較佳為97重量%以下，更佳為95重量%以下。
熱硬化性樹脂片材12除上述成分以外，亦可適當含有一般用於密封樹脂之製造之調配劑，例如阻燃劑成分、顏料、矽烷偶合劑等。
作為阻燃劑成分，例如可使用氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物；磷腈化合物等。其中，就阻燃性、硬化後之強度優異之理由而言，較佳為磷腈化合物。
作為顏料並無特別限定，可列舉碳黑等。
熱硬化性樹脂片材12之製造方法並無特別限定，較佳為將對上述各成分(例如環氧樹脂、酚系樹脂、無機填充材料及硬化促進劑等)進行混練而獲得之混練物塑性加工成片狀的方法。藉此，可將無機填充材料高填充，可將熱膨脹係數設計得較低。
具體而言，藉由利用混合輥、加壓式捏合機、擠出機等公知之混練機將環氧樹脂、酚系樹脂、無機填充材料及硬化促進劑等進行熔融混練而製備混練物，並將所獲得之混練物塑性加工成片狀。作為混練條件，溫度之上限較佳為140℃以下，更佳為130℃以下。溫度之下限較佳為上述各成分之軟化點以上，例如為30℃以上，較佳為50℃以上。混練之時間較佳為1~30分鐘。又，混練較佳為於減壓條件下(減壓環境下)進行，減壓條件下之壓力例如為1×10-4~0.1kg/cm2。
熔融混練後之混練物較佳為不冷卻而直接於高溫狀態下進行塑性加工。作為塑性加工方法並無特別限制，可列舉：平板壓製法、T型模頭擠出法、螺桿模具擠出法、輥壓延法、輥混練法、吹脹擠出法、共擠壓法、軋光成形法等。作為塑性加工溫度，較佳為上述各成分之軟化點以上，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，較佳為50~140℃，進而較佳為70~120℃。
亦較佳為以塗佈方式製造熱硬化性樹脂片材12。例如，製作含有上述各成分之接著劑組合物溶液，並將接著劑組合物溶液以成為特定厚度之方式塗佈於基材隔離件上而形成塗膜，此後使塗膜乾燥，藉此可製造熱硬化性樹脂片材12。
作為接著劑組合物溶液所使用之溶劑並無特別限定，較佳為可使上述各成分均勻地溶解、混練或分散之有機溶劑。例如可列舉：二甲基甲醯胺、二甲基乙醯胺、N-甲基吡咯啶酮、丙酮、甲基乙基酮、環己酮等酮系溶劑、甲苯、二甲苯等。
作為基材隔離件，可使用聚對苯二甲酸乙二酯(PET)、聚乙烯、 聚丙烯、或利用氟系剝離劑、丙烯酸長鏈烷基酯系剝離劑等剝離劑進行過表面塗佈之塑膠膜或紙等。作為接著劑組合物溶液之塗佈方法，例如可列舉：輥式塗佈、網版塗佈、凹版塗佈等。又，塗膜之乾燥條件並無特別限定，例如可於乾燥溫度70~160℃、乾燥時間1~5分鐘之條件下進行。
熱硬化性樹脂片材12之厚度並無特別限定，較佳為100μm以上，更佳為150μm以上。又，熱硬化性樹脂片材12之厚度較佳為2000μm以下，更佳為1000μm以下。若為上述範圍內，則可將半導體晶片14良好地密封。
[實施方式2]
於實施方式1中，以平行平板方式對積層體1進行熱壓而形成密封體51，繼而將密封體51加熱而形成硬化體52。於實施方式2中，藉由使用模具之加壓成型(壓縮成型)而形成硬化體52。
具體而言，藉由使用成型裝置於加熱下對積層體1進行加壓，而形成硬化體52。當然，於形成硬化體52前，形成密封體51。
藉由壓縮成型而對積層體1進行加壓時之較佳壓力、即較佳之鎖模壓力與實施方式1之熱壓壓力之較佳範圍相同。
對積層體1進行加壓時之溫度只要為使熱硬化性樹脂片材12硬化之溫度，則無特別限定。對積層體1進行加壓時之溫度較佳為100℃以上，更佳為130℃以上，進而較佳為140℃以上。藉由提高對積層體1進行加壓時之溫度，可形成硬化體52。對積層體1進行加壓時之溫度較佳為170℃以下，更佳為160℃以下，更佳為150℃以下。若為170℃以下，則可抑制成形物之翹曲。
對積層體1進行加壓時之較佳之加壓時間與實施方式1之熱壓時間之較佳範圍相同。
繼而，為了使硬化體52之硬化樹脂21進一步硬化，亦可將硬化 體52進一步加熱。即，亦可進行一般稱為PMC之後硬化步驟。
加熱硬化體52之溫度較佳為100℃以上，更佳為120℃以上，進而較佳為130℃以上，尤佳為140℃以上。另一方面，加熱硬化體52之溫度較佳為200℃以下，更佳為180℃以下，進而較佳為170℃以下。
加熱硬化體52之加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為180分鐘以下，更佳為120分鐘以下，進而較佳為90分鐘以下。
如圖11所示，將暫時固定材料11b加熱而使暫時固定材料11b發泡後，自硬化體52剝離暫時固定材料11b。藉此，露出硬化體52之膜形成預定面52A。作為加熱暫時固定材料11b之溫度，較佳為175℃以上，更佳為180℃以上。若為175℃以上，則可使暫時固定材料11b良好地發泡，可降低暫時固定材料11b之黏著力。加熱暫時固定材料11b之溫度之上限例如為200℃。
自硬化體52剝離暫時固定材料11b之步驟亦可於後硬化步驟前進行。
以後之步驟可以與實施方式1同樣之方式進行。
[實施例]
以下，例示性地詳細說明本發明之較佳實施例。但是，該實施例中所記載之材料或調配量等只要無特別之限定性記載，則並非旨在將本發明之範圍僅限定於該等。
[樹脂片材]
對樹脂片材A~C進行說明。
(用於製作樹脂片材A之成分)
對用於製作樹脂片材A之成分進行說明。
環氧樹脂：新日鐵化學(股)製造之YSLV-80XY(雙酚F型環氧樹脂，環氧當量200g/eq.，軟化點80℃)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之苯酚酚醛清漆樹脂，羥基當量203g/eq.，軟化點67℃)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥基甲基咪唑)
彈性體：Kaneka公司製造之SIBSTAR 072T(苯乙烯-異丁烯-苯乙烯三嵌段共聚物)
無機填充材料：電氣化學工業公司製造之FB-9454(球狀熔融二氧化矽粉末，平均粒徑20μm)
矽烷偶合劑：信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷)
碳黑：三菱化學公司製造之#20
(樹脂片材A之製作)
按照表1中記載之調配比，將各成分利用攪拌器混合，並藉由雙軸混練機於120℃下熔融混練2分鐘，繼而自T型模頭擠出，藉此製作厚度500μm之樹脂片材A。
(用於製作樹脂片材B之成分)
對用於製作樹脂片材B之成分進行說明。
環氧樹脂：新日鐵化學(股)製造之YSLV-80XY(雙酚F型環氧樹脂，環氧當量200g/eq.，軟化點80℃)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之苯酚酚醛清漆樹脂，羥基當量203g/eq.，軟化點67℃)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥基甲基咪唑)
彈性體：Kaneka公司製造之SIBSTAR 072T(苯乙烯-異丁烯-苯乙烯三嵌段共聚物)
無機填充材料：電氣化學工業公司製造之CRYSTALITE 3K-S(破 碎二氧化矽粉末，平均粒徑35μm)
矽烷偶合劑：信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷)
碳黑：三菱化學公司製造之#20
(樹脂片材B之製作)
按照表1中記載之調配比，將各成分利用攪拌器混合，並藉由雙軸混練機於120℃下熔融混練2分鐘，繼而自T型模頭擠出，藉此製作厚度500μm之樹脂片材B。
(用於製作樹脂片材C之成分)
對用於製作樹脂片材C之成分進行說明。
環氧樹脂：東都化成(股)製造之KI-3000(鄰甲酚酚醛清漆型環氧樹脂，環氧當量200g/eq.)
環氧樹脂：三菱化學(股)製造之Epikote 828(雙酚A型環氧樹脂，環氧當量200g/eq.)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之苯酚酚醛清漆樹脂，羥基當量203g/eq.，軟化點67℃)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥基甲基咪唑)
無機填充材料：龍森股份有限公司之MUF-3V(球狀熔融二氧化矽粉末，平均粒徑3.5μm)
碳黑：三菱化學公司製造之#20
(樹脂片材C之製作)
按照表1中記載之調配比，以固形物成分濃度成為95%之方式將環氧樹脂、酚系樹脂、甲基乙基酮(MEK)及無機填充材料調配於容器中，並使用自轉公轉攪拌器(Thinky股份有限公司製造)以800rpm攪拌5分鐘。其後，添加硬化促進劑及碳黑，繼而以固形物成分濃度成為 90%之方式添加MEK，並以800rpm攪拌3分鐘，而獲得塗佈液。將塗佈液塗佈於經矽脫模處理後之聚對苯二甲酸乙二酯膜(厚度50μm)上，並於120℃下使塗佈液乾燥3分鐘，藉此製作厚度100μm之片材。藉由利用輥貼合機於90℃下貼合片材，而獲得厚度500μm之樹脂片材C。
[硬化體之製作方法]
對各實施例及各比較例中之硬化體之製作方法進行說明。
(實施例1~3及比較例1~2)
於300mm×400mm×厚度1.4mm之玻璃板(Tempax玻璃)上積層暫時固定黏著片材(日東電工公司製造之No.3195V)。繼而，於暫時固定黏著片材上以間隔成為9mm之方式配置複數個6mm×6mm×厚度200μm之半導體元件。繼而，按照表2選擇樹脂片材，並於半導體元件上配置樹脂片材。繼而，於樹脂片材上配置隔離件，而獲得積層體。使用高精度真空加壓裝置(Mikado Technos公司製造)，於表2所示之條件下以平行平板方式對積層體進行壓製，而形成附有暫時固定黏著片材且附有隔離件之密封體。其後，將隔離件自密封體剝離。
將附有暫時固定黏著片材之密封體於表2所示之條件下加熱，使密封體之樹脂部分硬化而獲得附有暫時固定黏著片材之硬化體。為了使暫時固定黏著片材發泡而將附有暫時固定黏著片材之硬化體於185℃下加熱5分鐘後，將暫時固定黏著片材自硬化體剝離。
(實施例4~5)
於300mm×300mm×厚度1.1mm之玻璃板(Tempax玻璃)上積層暫時固定黏著片材(日東電工公司製造之No.3195V)。繼而，於暫時固定黏著片材上以間隔成為9mm之方式配置複數個6mm×6mm×厚度200μm之半導體元件。繼而，按照表2選擇樹脂片材，並於半導體元件上配置樹脂片材。繼而，於樹脂片材上配置隔離件，而獲得積層體。使用成型裝置(APIC YAMADA公司製造之WCM-300)，於表2所示之條件下對積層體進行加壓加熱成型，而形成附有暫時固定黏著片材且附有隔離件之密封體。其後，將隔離件自密封體剝離。
將附有暫時固定黏著片材之密封體於表2所示之條件下加熱，使密封體之樹脂部分硬化而獲得附有暫時固定黏著片材之硬化體。為了使暫時固定黏著片材發泡而將附有暫時固定黏著片材之硬化體於185 ℃下加熱5分鐘後，將暫時固定黏著片材自硬化體剝離。
[評價]
對硬化體進行下述評價。將結果示於表2。
(表面粗糙度(Ra))
對硬化體之與暫時固定黏著片材相接之面測定硬化樹脂部分之表面粗糙度。
表面粗糙度係根據JIS B 0601使用Veeco公司製造之非接觸三維粗糙度測定裝置(NT3300)進行測定。測定條件設為50倍，測定值係對測定資料使用中值濾波算法而求出。測定係變更測定部位而進行5次，將其等之平均值設為表面粗糙度。
(曝光顯影)
將正型感光性聚醯亞胺溶液(旭化成E-MATERIALS公司製造PIMEL I-700)旋轉塗佈於硬化體上，繼而於100℃下預烘烤3分鐘，藉此於硬化體之與暫時固定黏著片材相接之面上形成厚度10μm之聚醯亞胺膜。介隔直徑50μm之附有曝光圖案之玻璃掩膜，利用超高壓水銀燈以350mJ/cm2對聚醯亞胺膜照射波長436nm之光。於照射後，於25℃之2.38重量%之氫氧化四甲基銨水溶液中顯影5分鐘。利用離子交換水進行清洗後，於80℃下乾燥1小時，其後，測定10處開口部之直徑，將所有開口部之直徑均處於45~55μm之範圍內者判定為○，將即便1處偏離45~55μm之範圍者亦判定為×。
11‧‧‧晶片暫時固定體
11a‧‧‧支持板
11b‧‧‧暫時固定材料
12‧‧‧熱硬化性樹脂片材
14‧‧‧半導體晶片

Claims (3)

  1. 一種半導體封裝之製造方法，其包括：對具備支持板、積層於上述支持板上之暫時固定材料及暫時固定於上述暫時固定材料上之半導體晶片的晶片暫時固定體、以及配置於上述晶片暫時固定體上之熱硬化性樹脂片材進行加壓，而形成具備上述半導體晶片及覆蓋上述半導體晶片之上述熱硬化性樹脂片材之密封體的步驟；藉由將上述密封體加熱而使上述熱硬化性樹脂片材硬化，從而形成具備上述半導體晶片及覆蓋上述半導體晶片之硬化樹脂之硬化體的步驟；自上述硬化體剝離上述暫時固定材料的步驟；及於上述硬化體之與上述暫時固定材料相接之面上形成再配線層，而形成再配線體的步驟；且上述形成再配線體之步驟包括：於上述硬化體之與上述暫時固定材料相接之面上形成感光性緩衝塗膜之步驟；及藉由曝光及顯影而於上述緩衝塗膜上形成開口部之步驟；且於上述硬化體之與上述暫時固定材料相接之面，上述硬化樹脂之表面粗糙度為3000nm以下。
  2. 如請求項1之半導體封裝之製造方法，其中於上述形成密封體之步驟中，以1.0MPa以上進行加壓。
  3. 如請求項1或2之半導體封裝之製造方法，其進而包括：將上述再配線體單片化而獲得半導體封裝之步驟。
TW103145327A 2013-12-26 2014-12-24 半導體封裝之製造方法 TW201532211A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270073A JP2015126121A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
TW201532211A true TW201532211A (zh) 2015-08-16

Family

ID=53478689

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145327A TW201532211A (zh) 2013-12-26 2014-12-24 半導體封裝之製造方法

Country Status (4)

Country Link
US (1) US20170125373A1 (zh)
JP (1) JP2015126121A (zh)
TW (1) TW201532211A (zh)
WO (1) WO2015098835A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
CN113228257A (zh) * 2018-11-15 2021-08-06 山荣化学株式会社 通孔布线形成用基板及其制造方法和半导体装置安装部件
EP3940764A4 (en) * 2019-03-14 2022-12-14 Mitsui Chemicals Tohcello, Inc. ELECTRONIC DEVICE MANUFACTURING METHOD
CN113574660A (zh) * 2019-03-14 2021-10-29 三井化学东赛璐株式会社 电子装置的制造方法
US11139179B2 (en) * 2019-09-09 2021-10-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US20210287953A1 (en) * 2020-03-12 2021-09-16 Didrew Technology (Bvi) Limited Embedded molding fan-out (emfo) packaging and method of manufacturing thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
US9881894B2 (en) * 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
JP2013251369A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置

Also Published As

Publication number Publication date
WO2015098835A1 (ja) 2015-07-02
US20170125373A1 (en) 2017-05-04
JP2015126121A (ja) 2015-07-06

Similar Documents

Publication Publication Date Title
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
TW201532211A (zh) 半導體封裝之製造方法
TW201532151A (zh) 半導體封裝之製造方法
WO2015019769A1 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP6274784B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2014188825A1 (ja) 電子部品装置の製造方法、積層シート、及び、電子部品装置
JP5976073B2 (ja) 半導体装置の製造方法
WO2014162951A1 (ja) 半導体装置の製造方法
TW201513277A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
TW201626517A (zh) 密封用片材、及半導體裝置
WO2015041076A1 (ja) 電子デバイス封止用シート及び電子デバイスパッケージの製造方法
WO2014156777A1 (ja) 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
KR102370954B1 (ko) 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법
JP6834265B2 (ja) 封止構造体の製造方法、封止材及び硬化物
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TWI625832B (zh) Resin sheet for electronic component sealing and method of manufacturing electronic component package
WO2016080164A1 (ja) 封止用シート、及び、半導体装置
JP2015126130A (ja) 電子部品パッケージの製造方法