JP5634467B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP5634467B2 JP5634467B2 JP2012207763A JP2012207763A JP5634467B2 JP 5634467 B2 JP5634467 B2 JP 5634467B2 JP 2012207763 A JP2012207763 A JP 2012207763A JP 2012207763 A JP2012207763 A JP 2012207763A JP 5634467 B2 JP5634467 B2 JP 5634467B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- film
- cavity
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
1.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
少なくとも一方の面に微細な凹凸が形成された前記フィルムを準備する工程と、
前記モールド金型の前記金型面に相互の前記微細な凹凸が形成された面を対向させて前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記フィルムの前記微細な凹凸により、前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
2.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
イオン化されたエアーを前記モールド金型の前記金型面に供給して前記金型面で帯電する電荷を中和する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
前記金型面の電荷中和が行われた一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記モールド金型の前記金型面を除電してモールドし得ることを特徴とする半導体集積回路装置の製造方法。
3.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
イオン化されたエアーを前記チップ組み立て体に供給して前記チップ組み立て体で帯電する電荷を中和する工程とを有し、
モールド後の前記チップ組み立て体を除電し得ることを特徴とする半導体集積回路装置の製造方法。
4.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記一対のフィルムに供給して前記フィルムで帯電する電荷を中和する工程と、
前記モールド金型の前記金型面に前記電荷中和済みの一対のフィルムを配置する工程と、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記モールド金型の前記金型面に供給して前記金型面で帯電する電荷を中和する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
前記金型面の電荷中和が行われた一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記チップ組み立て体に供給して前記チップ組み立て体で帯電する電荷を中和する工程とを有し、
モールド後の前記チップ組み立て体を除電し得ることを特徴とする半導体集積回路装置の製造方法。
5.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を初期クランプした後、前記一対のフィルム間にモールド樹脂を供給して、前記モールド樹脂の注入圧により前記キャビティと前記フィルムとの間で一部隙間が形成される状態になるまで前記キャビティに前記モールド樹脂を注入する第1樹脂注入工程と、
前記第1樹脂注入工程後、前記初期クランプより大きな圧力で一対の前記モールド金型を本クランプし、この状態で前記モールド樹脂の注入圧により前記フィルムが前記キャビティに倣うように前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する第2樹脂注入工程とを有し、
前記モールド樹脂の注入時の前記モールド金型のクランプ状態を前記初期クランプと前
記本クランプとの2段階に分けて行うことを特徴とする半導体集積回路装置の製造方法。
6.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給する工程と、
前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った時点で、前記キャビティを真空引きして前記フィルムが前記キャビティに倣うように前記キャビティに前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記真空引き状態で前記キャビティに前記モールド樹脂を充填させて前記封止部へのボイドの形成を防止し得ることを特徴とする半導体集積回路装置の製造方法。
7.モールド金型のキャビティを含む金型面に第1金型側と第2金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
チップ支持面の反対側の面に外部端子として突起状電極が設けられるチップ支持基板を備えた前記チップ組み立て体を準備する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置して前記チップ支持基板の前記チップ支持面側とその反対の面側とに前記フィルムを配置する工程と、
一対の前記モールド金型を閉じた後、何れか一方の前記フィルムと前記チップ組み立て体の前記チップ支持基板の前記反対側の面とを密着させ、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
前記チップ支持基板の前記チップ支持面と反対側の面に前記フィルムを密着させてモールドすることにより、前記チップ支持基板の前記反対側の面に前記モールド樹脂を付着させずにモールドし得ることを特徴とする半導体集積回路装置の製造方法。
8.前記項7記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
9.前記項1記載の半導体集積回路装置の製造方法であって、前記フィルムとして、メチルペンテン樹脂によって形成されたフィルムを用いることを特徴とする半導体集積回路装置の製造方法。
10.前記項4記載の半導体集積回路装置の製造方法であって、前記エアーとして、ドライエアーを用いることを特徴とする半導体集積回路装置の製造方法。
11.前記項4記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
12.前記項5記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
13.前記項6記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
14.前記項5記載の半導体集積回路装置の製造方法であって、前記初期クランプの圧力を面圧1から5kg/mm2 とし、前記本クランプの圧力を面圧10kg/mm2 以上とすることを特徴とする半導体集積回路装置の製造方法。
15.主面に半導体集積回路が形成された半導体チップを準備する工程と、
前記半導体チップを搭載可能なチップ支持基板が取り付けられたフレーム部材を準備する工程と、
前記半導体チップと前記チップ支持基板とを接合する工程と、
前記半導体チップの表面電極と前記チップ支持基板の基板電極とをワイヤボンディングによって電気的に接続する工程と、
モールド金型の前記金型面に一対のフィルムを配置する工程と、
前記半導体チップが搭載された前記フレーム部材であるチップ組み立て体を前記一対のフィルム間に配置する工程と、
一対の前記モールド金型を閉じた後、何れか一方の前記フィルムと前記チップ組み立て体の前記チップ支持基板のチップ支持面の反対側の面とを密着させ、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記キャビティに前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
前記封止部形成後、前記チップ組み立て体の前記フレーム部材から前記チップ支持基板を分離し、その後、前記チップ支持基板の前記チップ支持面と反対側の面に外部端子として複数の突起状電極を形成する工程とを有し、
前記チップ組み立て体の前記チップ支持基板の前記チップ支持面と反対側の面に前記フィルムを密着させてモールドすることにより、前記チップ支持基板の前記反対側の面に前記モールド樹脂を付着させずにモールドし得ることを特徴とする半導体集積回路装置の製造方法。
16.前記項15記載の半導体集積回路装置の製造方法であって、前記モールド樹脂の注入の際に、前記チップ組み立て体の前記フレーム部材の基板支持フレームの表裏両面に前記モールド樹脂を周り込ませて前記チップ支持基板の前記チップ支持面側と側面とに前記封止部を形成することを特徴とする半導体集積回路装置の製造方法。
1.モールド金型のキャビティを含む金型面に第1のフィルム、および一方の主面に微細な凹凸が形成された第2のフィルムを前記第2のフィルムの前記一方の主面が前記第1のフィルムの一方の主面と対向するように配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
2.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化されたガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(b) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(c) 前記金型面の電荷中和が行われた前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2フィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
3.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) 前記各工程の後、イオン化されたガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
4.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化された第1のガスを前記第1および第2のフィルムに供給して前記フィルム上に帯電する電荷を中和する工程と、
(b) 前記モールド金型の前記金型面に前記電荷中和済みの第1および第2のフィルムを配置する工程と、
(c) イオン化された第2のガスまたは前記第1のガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(d) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(e) 前記金型面の電荷中和が行われた前記モールド金型の第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(f) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(g) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(h) イオン化された第3のガス、前記第2または前記第1のガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
5.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を1次クランプした後、前記第1および第2のフィルム間にモールド樹脂を供給して、前記モールド樹脂により前記キャビティ内の前記第1および第2フィルム間がほぼ充填される状態になるまで前記キャビティに前記モールド樹脂を注入する第1樹脂注入工程と、
(c) 前記第1樹脂注入工程後、前記1次クランプより大きな圧力で前記モールド金型を2次クランプし、この状態で前記モールド樹脂の注入圧により前記フィルムが前記キャビティ内面に沿うように前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する第2樹脂注入工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
6.モールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1および第2のフィルム間にモールド樹脂を供給する工程と、
(c) 前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った後に、前記キャビティを真空引きして前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
7.第1および第2の金型を有するモールド金型のキャビティを含む金型面に第1および第2のフィルムを配置し、前記第1および第2のフィルム間に複数のリードを有するチップ支持基板、その第1の主面上に固定された半導体チップ、および前記複数のリードと前記半導体チップ間を接続するボンディングワイヤとを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1および第2のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型の第1および第2の金型を閉じた後、前記第1のフィルムと前記チップ組み立て体の前記チップ支持基板の第2の主面とをモールド樹脂が入り込まない程度に密着させ、前記第1および第2のフィルム間に前記モールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
8.前記項7記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
9.前記項1記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、メチルペンテン樹脂によって形成されたフィルムを用いることを特徴とする半導体集積回路装置の製造方法。
10.前記項4記載の半導体集積回路装置の製造方法であって、前記ガスとして、ドライエアーを用いることを特徴とする半導体集積回路装置の製造方法。
11.前記項4記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
12.前記項5記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
13.前記項6記載の半導体集積回路装置の製造方法であって、前記第1および第2のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第1または第2のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
14.前記項5記載の半導体集積回路装置の製造方法であって、前記1次クランプの圧力を面圧1から5kg/mm2 とし、前記2次クランプの圧力を面圧10kg/mm2 以上とすることを特徴とする半導体集積回路装置の製造方法。
15.以下の工程からなる半導体集積回路装置の製造方法:
(a) 配線を備えたチップ支持基板とその第1の主面上に固定された半導体チップ、および前記半導体チップの複数の表面電極と前記チップ支持基板の複数のリードを電気的に接続する複数の接続部材とからなるチップ組み立て体を、第1および第2のフィルムが配置された第1および第2の金型間に供給する工程;
(b) 前記第1および第2の金型を閉じることによって、前記チップ組み立て体の一部を前記第1および第2の金型間のモールドキャビティ内に収容した状態で、溶融されたモールド樹脂が前記チップ支持基板の第2の主面上に浸入しないように前記モールド樹脂を前記キャビティ内の前記第1および第2のフィルム間に注入して、前記半導体チップ、前記接続部材、および前記チップ支持基板の側面周辺部を封止する工程;
(c) 前記第1および第2の金型を開いて、封止された前記チップ組み立て体を前記キャビティから離型させる工程。
16.前記項15記載の半導体集積回路装置の製造方法であって、前記モールド樹脂の注入は、トランスファーモールド方式を用いて行われることを特徴とする半導体集積回路装置の製造方法。
17.モールド金型のキャビティを含む金型面に一方の主面に微細な凹凸が形成された第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
18.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化されたガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(b) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(c) 前記金型面の電荷中和が行われた前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
19.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) 前記各工程の後、イオン化されたガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
20.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化された第1のガスを前記第1のフィルムに供給して前記フィルム上に帯電する電荷を中和する工程と、
(b) 前記モールド金型の前記金型面に前記電荷中和済みの第1のフィルムを配置する工程と、
(c) イオン化された第2のガスまたは前記第1のガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(d) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(e) 前記金型面の電荷中和が行われた前記モールド金型の第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(f) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(g) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(h) イオン化された第3のガス、前記第2または前記第1のガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
21.モールド金型のキャビティを含む金型面に第1のフィルムを配置し、前記第1のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第1のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型の第1および第2の金型を閉じた後、前記第1のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) イオン化されたガスを前記第1のフィルム上に供給して帯電した電荷を中和する工程と、
(f) 前記モールドに使用された部分の前記第1のフィルムをリールに巻き取る工程とを有することを特徴とする半導体集積回路装置の製造方法。
22.モールド金型のキャビティを含む金型面に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記金型面に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第1および第2の金型を閉じた後、前記キャビティにモールド樹脂を供給する工程と、
(c) 前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った後に、前記キャビティを真空引きして前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
(1).半導体集積回路装置の製造方法のモールド工程において梨地加工が行われたフィルムを用いてモールドを行うことにより、半導体集積回路装置の封止部の表面を粗面に形成できる。これにより、封止部に記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になり、その結果、半導体集積回路装置の封止部に記号や文字を容易に付すことができる。
(2).半導体集積回路装置がBGAである場合にはその製造方法において、BGA基板の裏面にモールド樹脂を付着させずにモールドすることができるため、BGA基板の裏面に薄いモールド樹脂の膜が形成されることを防止できる。これにより、信頼性の高いバンプ接続が可能なBGAを実現できるとともに、モールド後にモールド樹脂の前記薄い膜を除去する工程を省くことができ、その結果、BGA基板に対してのバンプ形成または転写をスムーズに行うことができる。
(3).半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、フィルム、チップ組み立て体およびモールド金型をイオンブローすることにより、各部材における静電気の発生を防ぐことができる。これにより、静電気による製品への静電破壊などの悪影響を防止できる。その結果、半導体集積回路装置の信頼性を向上できる。
(4).半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、樹脂注入時にキャビティを真空引き(減圧)しながらモールドを行うことにより、キャビティ内のガス抜きを行いながらモールド樹脂を充填することができる。これにより、封止部におけるボイドの形成を防ぐことができ、その結果、半導体集積回路装置の品質および信頼性を向上できる。
(5).半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、モールド金型のクランプ時に金型2段クランプを行うことにより、キャビティ内でのフィルムの弛みを取り除いてモールドすることができる。これにより、半導体集積回路装置の封止部の外観品質を向上できる。
充填が行えるため、図19の比較例に示すようなボイド35の発生を防ぐことができる。
させて、上側フィルム8および下側フィルム9のモールドに使用された部分を巻き取る。
1a 主面
1b パッド(表面電極)
2 BGA基板(チップ支持基板)
2a 基板電極(リード)
2b チップ支持面(第1の主面)
2c 裏面(第2の主面)
3 フレーム部材
3a 基板支持リード
3b 枠部
4 ボンディングワイヤ(接続部材)
5 バンプ電極(突起状電極)
6 封止部
7 チップ組み立て体
8 上側フィルム(第2のフィルム)
9 下側フィルム(第1のフィルム)
10 モールド金型
11 上型(第1の金型)
11a キャビティ
11b カル
11c ランナ
11d ゲート
11e エアベント
11f 吸引口
11g 上側フィルム第1吸引部
11h 上側フィルム第2吸引部
11i 上型第1排気通路
11j 上型第2排気通路
11k 減圧用吸引口
11l 減圧吸引部
11m 減圧用排気通路
11n 金型面
11p 減圧用吸引通路
12 下型(第2の金型)
12a キャビティ
12b プランジャ
12c ポット
12d 吸引口
12e 下側フィルム第1吸引部
12f 下側フィルム第2吸引部
12g 下型第1排気通路
12h 下型第2排気通路
12i 金型面
13 ローダ部
14 フレーム収納部
15 フレーム搬送体
16 フレーム整列部
17 フレーム取り出し部
18 ゲートブレーク部
19 上側フィルム供給ローラ
20 上側フィルム巻取りローラ(リール)
21 下側フィルム供給ローラ
22 下側フィルム巻取りローラ(リール)
23 ガイドローラ
24 ポットクリーナ部
25 フィルム除電部
25a 上側フィルム除電部
25b 下側フィルム除電部
26 金型除電部
26a 上型除電部
26b 下型除電部
27 製品除電部
28 ノズル
29 モールド樹脂
30 BGA(半導体集積回路装置)
31 ドライエアー(ガス)
32 除電用電極(電極)
33 電荷
34 Oリング
35 ボイド
36 隙間
37,38 真空引き
39 剥離用エアー
40 樹脂ランナ部
41a 使用済み上側フィルム除電部
41b 使用済み下側フィルム除電部
Claims (5)
- 以下の工程を含む、半導体集積回路装置の製造方法:
(a)モールド金型と、フィルム供給ローラと、フィルム巻取りローラと、を備えたモールド装置を準備する工程;
ここで、
前記モールド金型は、第1金型面および前記第1金型面に形成された第1キャビティを有する第1金型と、前記第1金型面と対向する第2金型面を有する第2金型と、備えており、
(b)前記フィルム供給ローラから、前記第1金型の前記第1キャビティと前記第2金型の間に、前記フィルム供給ローラにセットされた樹脂系のフィルムを送り出す工程;
ここで、
前記(b)工程では、前記フィルムを除電してから、前記フィルムを前記第1金型の前記第1キャビティと前記第2金型の間に送り出し、
(c)前記(b)工程の後、チップ支持部材および前記チップ支持部材上に搭載された半導体チップを有する組み立て体を、前記フィルムと前記第2金型の間に配置する工程;
(d)前記(c)工程の後、前記第1金型と前記第2金型を閉じ、前記フィルムと前記第2金型の間にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程;
(e)前記(d)工程の後、前記第1金型と前記第2金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程;
(f)前記(e)工程の後、前記(d)工程により前記チップ支持部材に付着した残留樹脂を、前記組み立て体から分離する工程;
(g)前記(f)工程の後、イオン化されたドライエアーを前記組み立て体に供給し、前記組み立て体を除電する工程。 - 前記(b)工程の前に前記モールド金型を除電する、請求項1に記載の半導体集積回路装置の製造方法。
- 前記(g)工程の後、除電した前記組み立て体を収納部に収納する、請求項1に記載の半導体集積回路装置の製造方法。
- 前記(e)工程の後、前記第1金型の前記第1キャビティと前記第2金型の間から、前記フィルム巻取りローラに、前記フィルムを送り出し、
前記フィルム巻取りローラに前記フィルムを送り出す工程では、前記フィルムを除電してから、前記フィルムを前記フィルム巻取りローラに巻き取る、請求項1に記載の半導体集積回路装置の製造方法。 - 除電する工程では、イオン化されたドライエアーを供給する、請求項1乃至4の何れかに記載の半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012207763A JP5634467B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012207763A JP5634467B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199137A Division JP5119221B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248905A JP2012248905A (ja) | 2012-12-13 |
JP5634467B2 true JP5634467B2 (ja) | 2014-12-03 |
Family
ID=47468990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207763A Expired - Lifetime JP5634467B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5634467B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179593A (ja) * | 2013-02-15 | 2014-09-25 | Nitto Denko Corp | 半導体素子用封止シート、半導体装置及び半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6244410A (ja) * | 1985-08-23 | 1987-02-26 | Hitachi Tokyo Electron Co Ltd | レジン屑除去方法および装置 |
JPH0494144A (ja) * | 1990-08-09 | 1992-03-26 | Hitachi Cable Ltd | Tabテープ用プレス設備 |
JP3545507B2 (ja) * | 1995-08-23 | 2004-07-21 | アピックヤマダ株式会社 | リリースフィルムを用いる自動モールド装置 |
JPH09246298A (ja) * | 1996-03-13 | 1997-09-19 | Toshiba Corp | 半導体モールド装置 |
JPH1034694A (ja) * | 1996-07-19 | 1998-02-10 | Hitachi Ltd | モールド金型清浄装置 |
JPH10256408A (ja) * | 1997-03-12 | 1998-09-25 | Hitachi Ltd | 半導体装置およびその製造方法並びにそれに使用されるバーニング層形成装置 |
-
2012
- 2012-09-21 JP JP2012207763A patent/JP5634467B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2012248905A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511260B (en) | Semiconductor device and its manufacture method | |
JP3970464B2 (ja) | 半導体集積回路装置の製造方法 | |
CN103101283B (zh) | 真空层叠系统及真空层叠成形方法 | |
JP4397942B2 (ja) | 半導体集積回路装置の製造方法 | |
TW200524062A (en) | Semiconductor device and manufacturing method thereof | |
JP2007251094A (ja) | 半導体チップの樹脂封止成形装置 | |
KR101718605B1 (ko) | 시트 수지의 공급 방법과 반도체 밀봉 방법 및 반도체 밀봉 장치 | |
JP2007287944A (ja) | Pop用の半導体装置の製造方法 | |
JP4012210B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2002036270A (ja) | 樹脂封止方法及び樹脂封止装置 | |
JP2007036273A (ja) | 半導体集積回路装置の製造方法 | |
JP5634467B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3658258B2 (ja) | 半導体装置の製造方法 | |
JP5119221B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2004193582A (ja) | 樹脂封止装置 | |
JP4778494B2 (ja) | 半導体装置の製造方法 | |
JP2005136440A (ja) | 半導体装置の製造方法 | |
WO2014006956A1 (ja) | フィルム状樹脂積層装置 | |
JP3139981B2 (ja) | チップサイズパッケージの樹脂封止方法及び樹脂封止装置 | |
JP3793679B2 (ja) | 電子部品の製造方法及び製造装置 | |
JP2005085832A (ja) | 樹脂モールド装置 | |
JP4326788B2 (ja) | 半導体製造装置 | |
JP5159595B2 (ja) | 半導体装置の製造装置 | |
JP4035240B2 (ja) | チップサイズパッケージの樹脂封止方法及び樹脂封止装置 | |
JP2023106682A (ja) | 樹脂封止装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140627 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141014 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |