JP4397942B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4397942B2
JP4397942B2 JP2007196840A JP2007196840A JP4397942B2 JP 4397942 B2 JP4397942 B2 JP 4397942B2 JP 2007196840 A JP2007196840 A JP 2007196840A JP 2007196840 A JP2007196840 A JP 2007196840A JP 4397942 B2 JP4397942 B2 JP 4397942B2
Authority
JP
Japan
Prior art keywords
mold
film
cavity
resin
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007196840A
Other languages
English (en)
Other versions
JP2007329493A (ja
JP2007329493A5 (ja
Inventor
文司 倉冨
洋一 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007196840A priority Critical patent/JP4397942B2/ja
Publication of JP2007329493A publication Critical patent/JP2007329493A/ja
Publication of JP2007329493A5 publication Critical patent/JP2007329493A5/ja
Application granted granted Critical
Publication of JP4397942B2 publication Critical patent/JP4397942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体製造技術に関し、特に、モールド金型の金型面に単一またはそれ以上の複数の離型フィルムを配置して行われるモールドに適用して有効な技術に関する。
フィルムを用いたモールド方法として、フィルムと被成形品との隙間部分から樹脂を充填することによってガスを巻き込まずにモールドする技術が記載されている（例えば、特許文献１参照）。
また、フィルムを介して被成形品をクランプすることにより、半導体チップの側面および外面ならびに電気的絶縁層の外面を挟圧してモールドを行う技術が記載されている（特許文献２参照）。
また、静電気を除去する除電技術として、電極の周囲を絶縁部材によって覆うとともに、この絶縁部材に気泡を含有させることにより、印加電圧を大きくして除電用のイオンの発生量を増加させる技術が記載されている（例えば、特許文献３参照）。
また、イオン化されたガスを熱収縮性合成樹脂の包装内に注入して静電気を中和した後に、包装袋を熱で収縮させて製品に密着させて封止する技術が記載されている（例えば、特許文献４参照）。
さらに、静電気を除去する除電技術が記載されている（例えば、特許文献５参照）。
また、ＴＡＢ（Tape Automated Bonding）設備においてテープ送り出し部と打ち抜き部との間および打ち抜き部とテープ巻き取り部との間にそれぞれ静電気除去部を設けたＴＡＢ技術が記載されている（例えば、特許文献３参照）。
また、モールド金型においてその上型および下型のクランプ面の間隔を調節する突き当てブロックを設置して金型のクランプ時のフィルムの圧縮量を調節する技術が記載されている（特許文献６参照）。
特開平８−１９７５６７号公報 特開平１０−９２８５６号公報 特開平８−７８１８４号公報 特開平４−３６７４２３号公報 特開平４−９４１４４号公報 特開平８−１５６０１４号公報
樹脂封止形の半導体集積回路装置において、その封止部は、半導体チップを樹脂封止することによって形成される。その際、モールド装置のモールド金型の金型面、主に樹脂接触面は、非常に汚れやすく、数百ショットまたは数千ショットごとに金型面の清掃を行わなければならない。
そこで、モールド装置の稼働率を向上させるための方法として、モールド金型の金型面にフィルムを配置してモールドを行い、モールド終了後に、フィルムごと成形品を金型面から離脱させる方法が考えられる。
ところが、前記した技術のフィルムを用いたモールドおいて、フィルムの表面は通常鏡面に近い状態に形成されており、したがって、これと密着して形成された半導体集積回路装置の封止部の表面も鏡面状態に形成される。
その結果、製品組み立て後に、封止部に製品番号などの記号や文字を付す際に、印刷などによるマーキング方法では、インクが載らないことがあり、封止部に前記記号や文字を付せないことが問題となる。
また、フィルムを用いたモールドでは、成形品やモールド金型が帯電する。これにより、静電破壊を引き起こす可能性があり、その結果、モールド装置に容易に組み込むことが可能な静電気除去手段を開発しなければならないことが問題となる。
さらに、フィルムを用いたモールドでは、樹脂注入時にキャビティ内のフィルムに弛みが形成されることがあり、その結果、封止部の表面に弛みの跡が形成されて外観不良に至ることが問題となる。
また、フィルムを用いたモールドでは、フィルムの圧縮量を調節するためのメカニカルな機構をモールド金型に設置するのが困難であることが問題となる。
また、フィルムを用いたモールドでは、フィルムによって静電気が発生し易い。さらに、接地を取っている金型自体にも相当の帯電が発生することが本発明者によって明らかにされた。
したがって、本発明の目的は、信頼性の高いバンプ接続を可能にすることができる技術を提供することにある。
また、本発明の他の目的は、モールドにおける静電破壊を防止することができる技術を提供することにある。
さらに、本発明の他の目的は、モールドによって形成される封止部の外観品質の向上を図ることができる技術を提供することにある。
また、本発明の他の目的は、製品としての信頼性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、（ａ）第１金型面、前記第１金型面に形成された第１キャビティ、および前記第１キャビティに開口する第１吸引口を有する第１金型と、前記第１金型面と対向する第２金型面を有する第２金型とで構成されるモールド金型を準備する工程、（ｂ）凹凸量が１μｍ以上からなる凹凸が形成された第１面、および前記第１面とは反対側の第２面を有する樹脂系のフィルムと、組み立て体とを、前記第１金型の前記第１キャビティと前記第２金型との間に配置する工程、（ｃ）前記第１金型および前記第２金型を閉じ、前記第１キャビティ内にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程、（ｄ）前記（ｃ）工程の後、前記第１金型と前記第２金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程、を含み、前記（ｂ）工程では、前記フィルムの前記第１面が前記第１キャビティと対向するように、前記第１キャビティと前記第２金型との間に前記フィルムを配置し、前記モールド樹脂を前記第１キャビティ内に充填する前に、前記第１吸引口を介して前記フィルムを吸引し、前記フィルムの前記第１面を前記第１キャビティに密着させてから、前記フィルムと前記第２金型との間に前記組み立て体を配置し、前記（ｃ）工程では、前記フィルムと前記組み立て体との間に前記モールド樹脂を供給するものである。
したがって、半導体集積回路装置の封止部の表面が粗面に形成されるため、封止部に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部に記号や文字を容易に付すことができる。
本願発明のその他の概要を箇条書きにして以下に示す。
１．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
少なくとも一方の面に微細な凹凸が形成された前記フィルムを準備する工程と、
前記モールド金型の前記金型面に相互の前記微細な凹凸が形成された面を対向させて前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記フィルムの前記微細な凹凸により、前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
２．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
イオン化されたエアーを前記モールド金型の前記金型面に供給して前記金型面で帯電する電荷を中和する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
前記金型面の電荷中和が行われた一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記モールド金型の前記金型面を除電してモールドし得ることを特徴とする半導体集積回路装置の製造方法。
３．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
イオン化されたエアーを前記チップ組み立て体に供給して前記チップ組み立て体で帯電する電荷を中和する工程とを有し、
モールド後の前記チップ組み立て体を除電し得ることを特徴とする半導体集積回路装置の製造方法。
４．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記一対のフィルムに供給して前記フィルムで帯電する電荷を中和する工程と、
前記モールド金型の前記金型面に前記電荷中和済みの一対のフィルムを配置する工程と、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記モールド金型の前記金型面に供給して前記金型面で帯電する電荷を中和する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
前記金型面の電荷中和が行われた一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
高電圧が印加された電極間にエアーを通してこのエアーをイオン化し、イオン化された前記エアーを前記チップ組み立て体に供給して前記チップ組み立て体で帯電する電荷を中和する工程とを有し、
モールド後の前記チップ組み立て体を除電し得ることを特徴とする半導体集積回路装置の製造方法。
５．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を初期クランプした後、前記一対のフィルム間にモールド樹脂を供給して、前記モールド樹脂の注入圧により前記キャビティと前記フィルムとの間で一部隙間が形成される状態になるまで前記キャビティに前記モールド樹脂を注入する第１樹脂注入工程と、
前記第１樹脂注入工程後、前記初期クランプより大きな圧力で一対の前記モールド金型を本クランプし、この状態で前記モールド樹脂の注入圧により前記フィルムが前記キャビティに倣うように前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する第２樹脂注入工程とを有し、
前記モールド樹脂の注入時の前記モールド金型のクランプ状態を前記初期クランプと前
記本クランプとの２段階に分けて行うことを特徴とする半導体集積回路装置の製造方法。
６．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置する工程と、
一対の前記モールド金型を閉じた後、前記一対のフィルム間にモールド樹脂を供給する工程と、
前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った時点で、前記キャビティを真空引きして前記フィルムが前記キャビティに倣うように前記キャビティに前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程とを有し、
前記真空引き状態で前記キャビティに前記モールド樹脂を充填させて前記封止部へのボイドの形成を防止し得ることを特徴とする半導体集積回路装置の製造方法。
７．モールド金型のキャビティを含む金型面に第１金型側と第２金型側とで一対を成すフィルムを配置し、前記一対のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
前記モールド金型の前記金型面に前記一対のフィルムを配置する工程と、
チップ支持面の反対側の面に外部端子として突起状電極が設けられるチップ支持基板を備えた前記チップ組み立て体を準備する工程と、
前記一対のフィルム間に前記チップ組み立て体を配置して前記チップ支持基板の前記チップ支持面側とその反対の面側とに前記フィルムを配置する工程と、
一対の前記モールド金型を閉じた後、何れか一方の前記フィルムと前記チップ組み立て体の前記チップ支持基板の前記反対側の面とを密着させ、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
前記チップ支持基板の前記チップ支持面と反対側の面に前記フィルムを密着させてモールドすることにより、前記チップ支持基板の前記反対側の面に前記モールド樹脂を付着させずにモールドし得ることを特徴とする半導体集積回路装置の製造方法。
８．前記項７記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
９．前記項１記載の半導体集積回路装置の製造方法であって、前記フィルムとして、メチルペンテン樹脂によって形成されたフィルムを用いることを特徴とする半導体集積回路装置の製造方法。
１０．前記項４記載の半導体集積回路装置の製造方法であって、前記エアーとして、ドライエアーを用いることを特徴とする半導体集積回路装置の製造方法。
１１．前記項４記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
１２．前記項５記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
１３．前記項６記載の半導体集積回路装置の製造方法であって、前記フィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記フィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
１４．前記項５記載の半導体集積回路装置の製造方法であって、前記初期クランプの圧力を面圧１から５ｋｇ／ｍｍ2 とし、前記本クランプの圧力を面圧１０ｋｇ／ｍｍ2 以上とすることを特徴とする半導体集積回路装置の製造方法。
１５．主面に半導体集積回路が形成された半導体チップを準備する工程と、
前記半導体チップを搭載可能なチップ支持基板が取り付けられたフレーム部材を準備する工程と、
前記半導体チップと前記チップ支持基板とを接合する工程と、
前記半導体チップの表面電極と前記チップ支持基板の基板電極とをワイヤボンディングによって電気的に接続する工程と、
モールド金型の前記金型面に一対のフィルムを配置する工程と、
前記半導体チップが搭載された前記フレーム部材であるチップ組み立て体を前記一対のフィルム間に配置する工程と、
一対の前記モールド金型を閉じた後、何れか一方の前記フィルムと前記チップ組み立て体の前記チップ支持基板のチップ支持面の反対側の面とを密着させ、前記一対のフィルム間にモールド樹脂を供給して、前記キャビティに前記フィルムが倣うように前記キャビティに前記モールド樹脂を充填させる工程と、
前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
前記封止部形成後、前記チップ組み立て体の前記フレーム部材から前記チップ支持基板を分離し、その後、前記チップ支持基板の前記チップ支持面と反対側の面に外部端子として複数の突起状電極を形成する工程とを有し、
前記チップ組み立て体の前記チップ支持基板の前記チップ支持面と反対側の面に前記フィルムを密着させてモールドすることにより、前記チップ支持基板の前記反対側の面に前記モールド樹脂を付着させずにモールドし得ることを特徴とする半導体集積回路装置の製造方法。
１６．前記項１５記載の半導体集積回路装置の製造方法であって、前記モールド樹脂の注入の際に、前記チップ組み立て体の前記フレーム部材の基板支持フレームの表裏両面に前記モールド樹脂を周り込ませて前記チップ支持基板の前記チップ支持面側と側面とに前記封止部を形成することを特徴とする半導体集積回路装置の製造方法。
本願発明の更にその他の概要を箇条書きにして以下に示す。
１．モールド金型のキャビティを含む金型面に第１のフィルム、および一方の主面に微細な凹凸が形成された第２のフィルムを前記第２のフィルムの前記一方の主面が前記第１のフィルムの一方の主面と対向するように配置し、前記第１および第２のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１および第２のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
２．モールド金型のキャビティを含む金型面に第１および第２のフィルムを配置し、前記第１および第２のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化されたガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(b) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(c) 前記金型面の電荷中和が行われた前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１および第２フィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
３．モールド金型のキャビティを含む金型面に第１および第２のフィルムを配置し、前記第１および第２のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１および第２のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) 前記各工程の後、イオン化されたガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
４．モールド金型のキャビティを含む金型面に第１および第２のフィルムを配置し、前記第１および第２のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化された第１のガスを前記第１および第２のフィルムに供給して前記フィルム上に帯電する電荷を中和する工程と、
(b) 前記モールド金型の前記金型面に前記電荷中和済みの第１および第２のフィルムを配置する工程と、
(c) イオン化された第２のガスまたは前記第１のガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(d) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(e) 前記金型面の電荷中和が行われた前記モールド金型の第１および第２の金型を閉じた後、前記第１および第２のフィルム間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(f) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(g) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(h) イオン化された第３のガス、前記第２または前記第１のガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
５．モールド金型のキャビティを含む金型面に第１および第２のフィルムを配置し、前記第１および第２のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を１次クランプした後、前記第１および第２のフィルム間にモールド樹脂を供給して、前記モールド樹脂により前記キャビティ内の前記第１および第２フィルム間がほぼ充填される状態になるまで前記キャビティに前記モールド樹脂を注入する第１樹脂注入工程と、
(c) 前記第１樹脂注入工程後、前記１次クランプより大きな圧力で前記モールド金型を２次クランプし、この状態で前記モールド樹脂の注入圧により前記フィルムが前記キャビティ内面に沿うように前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する第２樹脂注入工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
６．モールド金型のキャビティを含む金型面に第１および第２のフィルムを配置し、前記第１および第２のフィルム間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１および第２のフィルム間にモールド樹脂を供給する工程と、
(c) 前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った後に、前記キャビティを真空引きして前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
７．第１および第２の金型を有するモールド金型のキャビティを含む金型面に第１および第２のフィルムを配置し、前記第１および第２のフィルム間に複数のリードを有するチップ支持基板、その第１の主面上に固定された半導体チップ、および前記複数のリードと前記半導体チップ間を接続するボンディングワイヤとを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１および第２のフィルム間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型の第１および第２の金型を閉じた後、前記第１のフィルムと前記チップ組み立て体の前記チップ支持基板の第２の主面とをモールド樹脂が入り込まない程度に密着させ、前記第１および第２のフィルム間に前記モールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
８．前記項７記載の半導体集積回路装置の製造方法であって、前記第１および第２のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第１または第２のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
９．前記項１記載の半導体集積回路装置の製造方法であって、前記第１および第２のフィルムとして、メチルペンテン樹脂によって形成されたフィルムを用いることを特徴とする半導体集積回路装置の製造方法。
１０．前記項４記載の半導体集積回路装置の製造方法であって、前記ガスとして、ドライエアーを用いることを特徴とする半導体集積回路装置の製造方法。
１１．前記項４記載の半導体集積回路装置の製造方法であって、前記第１および第２のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第１または第２のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
１２．前記項５記載の半導体集積回路装置の製造方法であって、前記第１および第２のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第１または第２のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
１３．前記項６記載の半導体集積回路装置の製造方法であって、前記第１および第２のフィルムとして、少なくとも一方の面に微細な凹凸が形成されたフィルムを用い、前記モールドによって前記封止部を形成した際に、前記第１または第２のフィルムの前記微細な凹凸によって前記封止部の表面を粗面に形成することを特徴とする半導体集積回路装置の製造方法。
１４．前記項５記載の半導体集積回路装置の製造方法であって、前記１次クランプの圧力を面圧１から５ｋｇ／ｍｍ2 とし、前記２次クランプの圧力を面圧１０ｋｇ／ｍｍ2 以上とすることを特徴とする半導体集積回路装置の製造方法。
１５．以下の工程からなる半導体集積回路装置の製造方法：
(a) 配線を備えたチップ支持基板とその第１の主面上に固定された半導体チップ、および前記半導体チップの複数の表面電極と前記チップ支持基板の複数のリードを電気的に接続する複数の接続部材とからなるチップ組み立て体を、第１および第２のフィルムが配置された第１および第２の金型間に供給する工程；
(b) 前記第１および第２の金型を閉じることによって、前記チップ組み立て体の一部を前記第１および第２の金型間のモールドキャビティ内に収容した状態で、溶融されたモールド樹脂が前記チップ支持基板の第２の主面上に浸入しないように前記モールド樹脂を前記キャビティ内の前記第１および第２のフィルム間に注入して、前記半導体チップ、前記接続部材、および前記チップ支持基板の側面周辺部を封止する工程；
(c) 前記第１および第２の金型を開いて、封止された前記チップ組み立て体を前記キャビティから離型させる工程。
１６．前記項１５記載の半導体集積回路装置の製造方法であって、前記モールド樹脂の注入は、トランスファーモールド方式を用いて行われることを特徴とする半導体集積回路装置の製造方法。
１７．モールド金型のキャビティを含む金型面に一方の主面に微細な凹凸が形成された第１のフィルムを配置し、前記第１のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
１８．モールド金型のキャビティを含む金型面に第１のフィルムを配置し、前記第１のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化されたガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(b) 前記第１のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(c) 前記金型面の電荷中和が行われた前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記モールド金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
１９．モールド金型のキャビティを含む金型面に第１のフィルムを配置し、前記第１のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を閉じた後、前記第１のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) 前記各工程の後、イオン化されたガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
２０．モールド金型のキャビティを含む金型面に第１のフィルムを配置し、前記第１のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) イオン化された第１のガスを前記第１のフィルムに供給して前記フィルム上に帯電する電荷を中和する工程と、
(b) 前記モールド金型の前記金型面に前記電荷中和済みの第１のフィルムを配置する工程と、
(c) イオン化された第２のガスまたは前記第１のガスを前記モールド金型の前記金型面に供給して前記金型面領域に帯電する電荷を中和する工程と、
(d) 前記第１のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(e) 前記金型面の電荷中和が行われた前記モールド金型の第１および第２の金型を閉じた後、前記第１のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(f) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(g) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(h) イオン化された第３のガス、前記第２または前記第１のガスを前記チップ組み立て体に供給して前記チップ組み立て体上に帯電する電荷を中和する工程とを有することを特徴とする半導体集積回路装置の製造方法。
２１．モールド金型のキャビティを含む金型面に第１のフィルムを配置し、前記第１のフィルムと前記キャビティ内面間に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記第１のフィルムと前記キャビティ内面間に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型の第１および第２の金型を閉じた後、前記第１のフィルムと前記キャビティ内面間にモールド樹脂を供給して、前記キャビティに前記モールド樹脂を充填させる工程と、
(c) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(d) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程と、
(e) イオン化されたガスを前記第１のフィルム上に供給して帯電した電荷を中和する工程と、
(f) 前記モールドに使用された部分の前記第１のフィルムをリールに巻き取る工程とを有することを特徴とする半導体集積回路装置の製造方法。
２２．モールド金型のキャビティを含む金型面に半導体チップを備えたチップ組み立て体を配置した後、前記半導体チップをモールドすることにより組み立てられる半導体集積回路装置の製造方法であって、
(a) 前記金型面に前記チップ組み立て体を配置する工程と、
(b) 前記モールド金型を構成する第１および第２の金型を閉じた後、前記キャビティにモールド樹脂を供給する工程と、
(c) 前記キャビティ内で前記モールド樹脂が前記チップ組み立て体のボンディングワイヤを覆った後に、前記キャビティを真空引きして前記キャビティに前記モールド樹脂を充填させる工程と、
(d) 前記キャビティに前記モールド樹脂を充填させて前記チップ組み立て体に前記キャビティの形状に対応した前記半導体集積回路装置の封止部を形成する工程と、
(e) 前記各工程の後、前記金型を開いて封止された前記チップ組み立て体を前記キャビティから離型させる工程とを有することを特徴とする半導体集積回路装置の製造方法。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）．半導体集積回路装置の製造方法のモールド工程において梨地加工が行われたフィルムを用いてモールドを行うことにより、半導体集積回路装置の封止部の表面を粗面に形成できる。これにより、封止部に記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になり、その結果、半導体集積回路装置の封止部に記号や文字を容易に付すことができる。
（２）．半導体集積回路装置がＢＧＡである場合にはその製造方法において、ＢＧＡ基板の裏面にモールド樹脂を付着させずにモールドすることができるため、ＢＧＡ基板の裏面に薄いモールド樹脂の膜が形成されることを防止できる。これにより、信頼性の高いバンプ接続が可能なＢＧＡを実現できるとともに、モールド後にモールド樹脂の前記薄い膜を除去する工程を省くことができ、その結果、ＢＧＡ基板に対してのバンプ形成または転写をスムーズに行うことができる。
（３）．半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、フィルム、チップ組み立て体およびモールド金型をイオンブローすることにより、各部材における静電気の発生を防ぐことができる。これにより、静電気による製品への静電破壊などの悪影響を防止できる。その結果、半導体集積回路装置の信頼性を向上できる。
（４）．半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、樹脂注入時にキャビティを真空引き（減圧）しながらモールドを行うことにより、キャビティ内のガス抜きを行いながらモールド樹脂を充填することができる。これにより、封止部におけるボイドの形成を防ぐことができ、その結果、半導体集積回路装置の品質および信頼性を向上できる。
（５）．半導体集積回路装置の製造方法のモールド工程においてフィルムを用いてモールドを行う際に、モールド金型のクランプ時に金型２段クランプを行うことにより、キャビティ内でのフィルムの弛みを取り除いてモールドすることができる。これにより、半導体集積回路装置の封止部の外観品質を向上できる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、以下の実施の形態では便宜上、複数の発明を単一の一連の実施の形態の中で説明するが、特に明示した場合を除き、各ステップは全ての発明について必ずしも必須のものではないことは言うまでもない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなくなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
さらに、以下の実施の形態において「チップ組み立て体」と言うときは、半導体チップとこれが固定されるチップ支持基板、半導体チップとチップ支持基板とを電気的に接続する接続部材、およびチップ支持基板を支持するフレーム部材を含む組み立て体などを表し、モールドによって封止部が形成された組み立て体も含むものとする。
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
図１は本発明の半導体集積回路装置の製造方法で用いられるモールド装置の構造の実施の形態の一例を示す構成概略図、図２は図１に示すモールド装置におけるモールド金型の構造の一例を示す断面図、図３は図２に示すモールド金型における上型の構造を示す平面図、図４は図２に示すモールド金型における下型の構造を示す平面図、図５は図１に示すモールド装置における金型除電部の配置を示す構成図、図６は本発明の半導体集積回路装置の製造方法を用いて組み立てられる半導体集積回路装置の一例であるＢＧＡの構造を示す図であり、（ａ）は平面図、（ｂ）は断面図、図７は図６に示すＢＧＡの構造を示す底面図、図８（ａ),（ｂ) は本発明の半導体集積回路装置の製造方法におけるイオンブローの一例を示す概念図、図９（ａ),（ｂ),（ｃ),（ｄ）は本発明の半導体集積回路装置の製造方法におけるモールド金型の動作の一例を示す金型動作図、図１０（ａ),（ｂ) は本発明の半導体集積回路装置の製造方法のモールド金型の２段クランプにおける１次クランプの状態の一例を示す部分断面図、図１１（ａ),（ｂ),（ｃ) は本発明の半導体集積回路装置の製造方法のモールド金型の２段クランプにおける２次クランプの状態の一例を示す部分断面図、図１２（ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す概念図、図１３は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティの減圧状態の一例を示す拡大部分断面図であり、（ａ）は減圧前の状態、（ｂ）は減圧開始状態、図１４は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す部分断面図、図１５は図２に示すモールド金型における上型のキャビティに対する吸引通路の構造を示す拡大部分平面図、図１６は図１に示すモールド装置においてその下型にチップ組み立て体を配置した状態の一例を示す部分平面図、図１７は本発明の半導体集積回路装置の製造方法における製造プロセスの実施の形態の一例を示す製造プロセスフローである。
図１に示す本実施の形態の半導体集積回路装置の製造方法で用いられるモールド装置は、樹脂封止形の半導体集積回路装置の組み立て工程のモールド工程において、モールド金型１０の上型（第１の金型）１１側と下型（第２の金型）１２側とで一対を成すフィルムである上側（第１側）フィルム８（第２のフィルム）および下側（第２側）フィルム９（第１のフィルム）を用いて図６（ｂ）に示す半導体チップ１のモールドを行うものであり、トランスファータイプのモールド装置である。
なお、このモールド装置は、ラミネートモールド装置とも呼ばれ、本実施の形態では、このモールド装置によってモールドされる半導体集積回路装置の一例として図６に示すＢＧＡ（Ball Grid Array)３０を取り上げて説明する。
図１に示すモールド装置の構成について説明すると、モールドが行われ、かつ一対を成してモールド金型１０を構成する上型１１および下型１２と、ダイボンディングとワイヤボンディングとを終えて形成されたチップ組み立て体７（チップリード複合体ともいう）をフレーム整列部１６にセットするローダ部１３と、チップ組み立て体７の整列・位置決めを行うフレーム整列部１６と、タブレット（図１１に示すモールド樹脂２９を固めた材料）およびチップ組み立て体７を保持し、かつ両者をモールド金型１０まで搬送するフレーム搬送体１５と、モールド樹脂２９の充填後の型開き完了後、チップ組み立て体７を把持して下型１２上の下側フィルム９からチップ組み立て体７を剥離させるフレームチャックを備え、かつチップ組み立て体７をフレーム収納部１４まで搬送するフレーム取り出し部１７と、取り出されたチップ組み立て体７のカルブレークを行うゲートブレーク部１８と、図２に示すポット１２ｃ内のレジンバリを吸引してポット１２ｃ内の清掃を行う移動自在なポットクリーナ部２４（図５参照）と、モールドを終えたチップ組み立て体７を収納するフレーム収納部１４とからなる。
さらに、本実施の形態のモールド装置には、上側フィルム８および下側フィルム９の搬送系として、上側フィルム８を送り出す上側フィルム供給ローラ１９と、上側フィルム８を巻き取る上側フィルム巻取りローラ２０（リール）と、下側フィルム９を送り出す下側フィルム供給ローラ２１と、下側フィルム９を巻き取る下側フィルム巻取りローラ２２（リール）と、上側フィルム８および下側フィルム９の搬送を案内する複数のガイドローラ２３とが設けられている。
また、前記モールド装置には、静電気を除電する除電部が４箇所に設けられている。
すなわち、樹脂系のフィルムである上側フィルム８および下側フィルム９を搬送させるため、モールド金型１０やチップ組み立て体７などで静電気が発生し易く、これを除電しなければならないため、前記除電部が４箇所に設けられている。
まず、使用前すなわちモールド金型１０上に搬送される前に上側フィルム８および下側フィルム９に対して除電を行うフィルム除電部２５である上側フィルム除電部２５ａおよび下側フィルム除電部２５ｂが設けられ、さらに、図５に示すように、モールド金型１０の除電を行う金型除電部２６である上型除電部２６ａおよび下型除電部２６ｂが設けられている。
なお、図５に示すように、上型除電部２６ａと下型除電部２６ｂは、モールド装置の正面側に配置されている。
また、製品となるモールド後のチップ組み立て体７をフレーム収納部１４に収納する前に除電する製品除電部２７が、ゲートブレーク部１８とフレーム収納部１４との間に配置されて設けられている。
さらに、モールドによって使用された使用済み（モールド済み）の上側フィルム８および下側フィルム９を除電する使用済み上側フィルム除電部４１ａと使用済み下側フィルム除電部４１ｂとが、それぞれのフィルム巻き取り部である上側フィルム巻取りローラ２０（リール）および下側フィルム巻取りローラ２２（リール）の近傍に設けられており、それぞれのフィルムを巻き取る際に除電が行われる。
なお、前記フィルム巻き取り部では、非常に高い電位の静電気が発生するため、使用済み上側フィルム除電部４１ａと使用済み下側フィルム除電部４１ｂは、この静電気を除去するのに非常に有効である。
ここで、本実施の形態の半導体集積回路装置の製造方法で行われる前記除電方法について説明すると、前記除電方法は、図８に示すようなイオンブローであり、それぞれの除電部（上側フィルム除電部２５ａ、下側フィルム除電部２５ｂ、上型除電部２６ａ、下型除電部２６ｂ、製品除電部２７、使用済み上側フィルム除電部４１ａおよび使用済み下側フィルム除電部４１ｂ）には、イオンブロー用のガスを吐出するノズル２８と、高電圧が印加される除電用電極（電極）３２とが設置されている。
すなわち、図８（ａ）に示すように、除電用電極３２に高電圧を印加し、この状態の除電用電極３２間にノズル２８から吐出させた前記ガスを通して前記ガスをイオン化させ、さらに、このイオン化された前記ガス（図８では正のイオン）を対象物（図８では上側フィルム８を用いて説明しているが、下側フィルム９やモールド金型１０およびチップ組み立て体７、さらにはモールド済みの上側フィルム８や下側フィルム９についても同様）上に帯電した負の電荷３３に吹き付け、これにより、図８（ｂ）に示すように、負の電荷３３（静電気）を中和する（ただし、電荷３３の正負は反対であってもよい）。
その結果、静電気の発生を防ぐものである。
なお、本実施の形態では、イオンブロー用の前記ガスとして、ドライエアー３１を用いる場合を説明するが、ドライエアー３１を用いることにより、不活性ガスなどの場合とは異なり、ドライエアー３１の供給ユニットを簡易的なユニットとすることができるため、前記ドライエアー３１の供給ユニットを備えた前記各除電部を比較的簡単な構造のものとすることができる。
その結果、除電機能を兼ね備えたモールド装置のコストを抑えることができる。
また、図１に示すモールド装置のモールド金型１０における上型１１には、図６に示すＢＧＡ３０の基板支持リード３ａおよびＢＧＡ基板２の上側の封止部６の形状に対応したキャビティ１１ａが形成され、同様にして下型１２には、基板支持リード３ａの下側の封止部６（ＢＧＡ基板２の側面に形成された封止部６）の形状に対応したキャビティ１２ａが形成されており、これらキャビティ１１ａ，１２ａが合わさるとＢＧＡ基板２を含む封止部６の形状を成す。
なお、本実施の形態で説明するＢＧＡ３０は、図６に示すように、ＢＧＡ基板２の裏面（第１の主面であるチップ支持面２ｂと反対側の面すなわち第２の主面のこと）２ｃに外部端子である複数のバンプ電極５（突起状電極）が取り付けられるため、ＢＧＡ基板２の裏面２ｃをモールドすることはできない。
そこで、図１に示すモールド装置では、モールド樹脂２９の注入時に、ＢＧＡ基板２の裏面２ｃ（第２の主面）に下側フィルム９を密着させ、これにより、ＢＧＡ基板２の側面から裏面２ｃ側へのモールド樹脂２９の侵入を阻止することができる。
ただし、モールド樹脂２９の注入の際には、基板支持リード３ａのＢＧＡ基板２側にモールド樹脂２９を周り込ませて、ＢＧＡ基板２の側面周辺部をモールドすることができる。
つまり、ＢＧＡ３０では、基板支持リード３ａの表側だけでなく、基板支持リード３ａのＢＧＡ基板２側すなわち下側のＢＧＡ基板２の側面周辺部にも封止部６が形成されている。
したがって、前記モールド装置に設けられたモールド金型１０は、両面モールドタイプのものである。
また、図３に示すように、上型１１には、モールド樹脂２９がキャビティ１１ａに流れ込む際の流路の分岐点となるカル１１ｂや、これに連通するランナ１１ｃおよびゲート１１ｄ、さらにガス抜きとなるエアベント１１ｅが形成されている。
一方、図４に示すように、下型１２には、カル１１ｂにモールド樹脂２９を押し出すプランジャ１２ｂや、このプランジャ１２ｂと一対を成すモールド樹脂２９の供給口であるポット１２ｃが形成されている。
なお、図１に示すモールド装置は、マルチポット形のトランスファー方式のものであり、１台のモールド金型１０に対して２つのポット１２ｃが設けられ、かつそれぞれのポット１２ｃに対して４つのキャビティ１１ａ，１２ａが形成されている。
したがって、前記モールド装置は、１台のモールド金型１０で同時に８つのＢＧＡ３０の封止部６を形成することができる。
また、前記モールド装置は、マルチポット形のものであるため、下型１２には、２つのシリンダ状のポット１２ｃが貫通して形成され、モールド時には、このポット１２ｃに、溶融されてモールド樹脂２９となる円筒形のタブレットがセットされる。
つまり、前記モールド装置は、下型１２が稼動側であり、上型１１と下型１２のクランプおよびモールド金型１０を開く際には、この下型１２が上下動（昇降）する構造になっている。
また、図３に示す上型１１には、そのキャビティ１１ａに開口する吸引口１１ｆが設けられており、図２に示すように、モールドの際に上側フィルム８がキャビティ１１ａおよびカル１１ｂに密着するように吸引口１１ｆを介して上側フィルム８を吸引する上側フィルム第１吸引部１１ｇと、同じく、モールドの際に、上側フィルム８がキャビティ１１ａの周囲に密着するように吸引口１１ｆを介して上側フィルム８を吸引する上側フィルム第２吸引部１１ｈとが設置されている。
なお、キャビティ１１ａおよびカル１１ｂに設けられた吸引口１１ｆと上側フィルム第１吸引部１１ｇとは上型第１排気通路１１ｉによって連通し、キャビティ１１ａの周囲に設けられた吸引口１１ｆと上側フィルム第２吸引部１１ｈとは上型第２排気通路１１ｊによって連通している。
さらに、上側フィルム第１吸引部１１ｇおよび上側フィルム第２吸引部１１ｈは、モールド終了後、吸引口１１ｆからキャビティ１１ａ、カル１１ｂおよびキャビティ１１ａの周囲に対して剥離用エアー３９（図９（ｄ）参照）を吐出して上型１１から上側フィルム８を分離させる機能も兼ね備えている。
なお、上型１１において、それぞれのキャビティ１１ａには、図１５に示すように、その側面周囲に合計１２個の減圧用吸引通路１１ｐが形成されており、これらの減圧用吸引通路１１ｐが、減圧用吸引口１１ｋと連通している。
また、上型１１には、モールド時にキャビティ１１ａ内を真空引き（真空排気）して減圧する機構も設けられており、これにより、ボイド３５（図１９参照）が形成されることを防止できる。
すなわち、エアベント１１ｅと連通する減圧用吸引口１１ｋが形成され、モールドの際の樹脂注入時に、減圧吸引部１１ｌによりエアベント１１ｅと減圧用吸引口１１ｋとを介してキャビティ１１ａ内を真空引き（真空排気）し、これにより、封止部６に前記ボイド３５が形成されることを防ぐものである。
なお、減圧用吸引口１１ｋと減圧吸引部１１ｌとは減圧用排気通路１１ｍを介して連通しており、この減圧用排気通路１１ｍには、シールド部材としてＯリング３４（図１４参照）が設けられている。
一方、図４に示す下型１２においても、そのキャビティ１２ａに開口する吸引口１２ｄが設けられており、図２に示すように、モールドの際に下側フィルム９がキャビティ１２ａに密着するように吸引口１２ｄを介して下側フィルム９を吸引する下側フィルム第１吸引部１２ｅと、同じく、モールドの際に、下側フィルム９がキャビティ１２ａの周囲に密着するように吸引口１２ｄを介して下側フィルム９を吸引する下側フィルム第２吸引部１２ｆとが設置されている。
なお、キャビティ１２ａに設けられた吸引口１２ｄと下側フィルム第１吸引部１２ｅとは下型第１排気通路１２ｇによって連通し、キャビティ１２ａの周囲に設けられた吸引口１２ｄと下側フィルム第２吸引部１２ｆとは下型第２排気通路１２ｈによって連通している。
さらに、上型１１の場合と同様に、下側フィルム第１吸引部１２ｅおよび下側フィルム第２吸引部１２ｆは、モールド終了後、吸引口１２ｄからキャビティ１２ａおよびキャビティ１２ａの周囲に対して剥離用エアー３９を吐出して下型１２から下側フィルム９を分離させる機能も兼ね備えている。
また、本実施の形態の半導体集積回路装置の製造方法のモールド工程で用いる上側フィルム８および下側フィルム９は、表裏両面に微細な凹凸が形成されている（両フィルムの前記微細な凹凸は、モールド金型１０内でモールド樹脂２９と接触する少なくとも一方の面に形成されていればよいが、表裏両面に形成されている方が好ましいため、本実施の形態では、両面に形成されている場合を説明する）ものである。
前記微細な凹凸は、その凹凸における凹部の凹量または凸部の凸量が、モールドによって封止部６が形成された際に、その封止部６の表面に文字や記号などのインクを付すことが可能な程度の凹凸として形成されたものであり、梨地加工によって形成される。その凹凸量は、例えば、１μｍ以上であるが、実際のフィルムなどにおける梨地加工技術を考慮した場合、最大６から２０μｍ、好ましくは１０から１５μｍ、最適には１０μｍ程度である。
そこで、上側フィルム８と下側フィルム９とをモールド金型１０の上型１１と下型１２のそれぞれの金型面１１ｎ，１２ｉに配置する際には、相互のフィルムの前記微細な凹凸が形成された面を対向させて配置し（ただし、本実施の形態では、両フィルムの表裏両面に前記微細な凹凸が形成されている場合であるため、上側フィルム８および下側フィルム９において何れの面を対向させて配置してもよい）、この状態でモールドを行う。
さらに、上型１１と下型１２とで上側フィルム８および下側フィルム９を一対にしてモールド金型１０に配置するが、図１に示すモールド装置のモールド金型１０では、下型１２のほぼ中央にポット１２ｃとプランジャ１２ｂとが配置されているため、図５に示すように、下側フィルム９を、下型１２の金型面１２ｉにおけるポット１２ｃ上を避けた両側に２列で配置している。
すなわち、図１に示すモールド装置で用いる一対のフィルムのうち、図５に示すように、上側フィルム８は、上型１１の金型面１１ｎとほぼ同程度の幅を有する１枚のものであり、一方、下側フィルム９は、ＢＧＡ基板２より大きい幅を有する２枚のフィルムである。
なお、上側フィルム８および下側フィルム９を形成する材料としては、例えば、メチルペンテン樹脂を用いることが好ましく、このメチルペンテン樹脂を用いることにより、モールド工程で使用済みとなった上側フィルム８および下側フィルム９を焼却処分することが可能になる。
その結果、上側フィルム８および下側フィルム９を用いたモールドにおいても環境に悪影響を及ぼすことなくモールドすることがてきる。
次に、図６，図７を用いて、本実施の形態の半導体集積回路装置の製造方法によって組み立てられる半導体集積回路装置の一例であるＢＧＡ３０の構造を説明する。
前記ＢＧＡ３０は、図１に示すモールド装置を用いて樹脂封止（モールド）が行われて組み立てられた低コストタイプのものである。
ＢＧＡ３０の構成は、主面１ａに半導体集積回路が形成され、かつアルミニウムなどからなるパッド１ｂ（表面電極）が設けられた半導体チップ１（半導体集積回路チップともいう）と、半導体チップ１を支持し、かつこの半導体チップ１のパッド１ｂに応じて配置されて設けられた基板電極２ａ（リード）を備えたＢＧＡ基板２（チップ支持基板）と、ＢＧＡ３０の外部端子としてＢＧＡ基板２の裏面２ｃ（第２の主面）に取り付けられた複数のバンプ電極５（突起状電極）と、半導体チップ１のパッド１ｂとこれに対応する基板電極２ａとを電気的に接続する金線などのボンディングワイヤ４（接続部材）と、半導体チップ１およびボンディングワイヤ４を図１に示すモールド装置によってモールドして形成した封止部６とからなる。
ここで、ＢＧＡ３０の封止部６は、図１に示すモールド装置によってモールドされて形成されたものであるため、モールド金型１０に配置された上側フィルム８および下側フィルム９の梨地加工によって封止部６の表面が粗面に形成されている。
したがって、ＢＧＡ３０の組み立て完了後、封止部６に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部６に記号や文字を容易に付すことができる。
また、ＢＧＡ基板２は、例えば、３層配線構造のものである。
さらに、複数のバンプ電極５は、図７に示すように、ＢＧＡ基板２の裏面２ｃにおいてそのほぼ中央付近のチップエリアを除く周囲に格子状に配列され、例えば、半田によって形成されたものである。
なお、半導体チップ１は、ペースト材などによってＢＧＡ基板２にマウントされている。
さらに、封止部６を形成するモールド樹脂２９は、例えば、エポキシ系の熱硬化性樹脂などである。
なお、モールドの際にはＢＧＡ基板２の裏面２ｃに下側フィルム９を密着させてモールドを行うため、ＢＧＡ基板２の裏面２ｃにモールド樹脂２９が付着することを阻止できる。
これにより、ＢＧＡ基板２の裏面２ｃに薄いモールド樹脂２９の膜が形成されることを防止でき、その結果、信頼性の高いバンプ接続が可能なＢＧＡ３０を実現できる。
また、ＢＧＡ基板２の裏面２ｃに薄いモールド樹脂２９の膜が形成されることを防止できるため、モールド後にモールド樹脂２９の前記薄い膜を除去する工程を省くことができる。
その結果、ＢＧＡ基板２に対してのバンプ形成または転写をスムーズに行うことができる。
また、ＢＧＡ３０では、モールド時に、基板支持リード３ａのＢＧＡ基板２側にもモールド樹脂２９を周り込ませて、ＢＧＡ基板２の側面周辺部をモールドしているため、基板支持リード３ａの表側だけでなく、基板支持リード３ａのＢＧＡ基板２側すなわち下側のＢＧＡ基板２の側面周辺部にも封止部６が形成されている。
これにより、封止部６とＢＧＡ基板２との接触面積が増えるため、両者の接合力を向上できるとともに、下型１２のキャビティ１２ａの大きさを基準にした場合、ＢＧＡ基板２の大きさを小さくすることができ、その結果、ＢＧＡ３０の低コスト化を図ることができる。
なお、基板支持リード３ａは、例えば、銅などからなる薄板状のフレーム部材３に形成されているものである。
ここで、図１に示すモールド装置におけるモールド金型１０は、ＢＧＡ４個取りの１枚のフレーム部材３を用い、このフレーム部材３を２枚同時にモールドするものである。
したがって、前記モールド装置では、１回のモールド動作で８個のＢＧＡ３０の封止部６を形成できる。
つまり、複数個取りのために複数の半導体チップ１を搭載可能な多連のフレーム部材３を用いたものであり、基板支持リード３ａは、モールド後に、フレーム部材３を個々のＢＧＡ３０に切断された際にＢＧＡ３０側に残留した部材である。
これにより、１枚のフレーム部材３は、４つのＢＧＡ基板２を支持可能な基板支持リード３ａと、この基板支持リード３ａを支持する枠部３ｂ（図１４参照）とから構成される薄板状の部材である。
次に、本実施の形態の半導体集積回路装置の製造方法を図１７に示す製造プロセスフローにしたがって説明する。
なお、前記半導体集積回路装置の製造方法は、図６および図７に示すＢＧＡ３０の製造方法である。
まず、主面１ａに半導体集積回路が形成された半導体チップ１（半導体集積回路チップともいう）を準備する。
一方、半導体チップ１を搭載可能な配線基板であるＢＧＡ基板２（チップ支持基板）が取り付けられた図１０に示すフレーム部材３を準備する。
ここで、フレーム部材３は、例えば、銅などからなる薄板状の部材であり、１枚のフレーム部材３から４個のＢＧＡ３０が製造可能なように４枚のＢＧＡ基板２が各ＢＧＡ領域に一列にほぼ等間隔に並んで取り付けられたものである。
続いて、図１７に示すステップＳ１によるフレーム部材供給とステップＳ２による半導体チップ供給とを行った後、半導体チップ１とＢＧＡ基板２とを接合するチップマウント（ダイボンドともいう）を行う（ステップＳ３）。
すなわち、各ＢＧＡ基板２のチップ支持面２ｂ（第１の主面）上にペースト材を介して半導体チップ１をマウントする（固定する）。
その後、半導体チップ１の複数の端子であるパッド１ｂ（表面電極）とこれに対応するＢＧＡ基板２の複数の基板電極２ａ（リード）とをワイヤボンディングによって電気的に接続する（ステップＳ４）。
これによって、半導体チップ１の複数のパッド１ｂとそれぞれに対応するＢＧＡ基板２の複数の基板電極２ａとがボンディングワイヤ４（接続部材）によって電気的に接続される。
なお、チップマウントとワイヤボンディングとを終えたフレーム部材３がチップ組み立て体７（図９（ｂ）参照）となる。
その後、モールド工程を行う。まず、図１に示す前記モールド装置のローダ部１３にモールドが行われるチップ組み立て体７を搬入する。
続いて、ローダ部１３からフレーム整列部１６にチップ組み立て体７をセットし、フレーム整列部１６においてチップ組み立て体７の位置決めと整列とを行う。
さらに、フレーム搬送体１５に円筒形のタブレットをセットするとともに、フレーム搬送体１５によってフレーム整列部１６から所望のチップ組み立て体７を吸着支持する。
続いて、前記モールド装置のモールド金型１０におけるポット１２ｃ（図２参照）を図５に示すポットクリーナ部２４によってクリーニングする。
その後、表裏両面に微細な凹凸が形成された上側フィルム８すなわち表裏両面が梨地加工された上側フィルム８を上側フィルム供給ローラ１９にセットし、この上側フィルム８の先端側を上型１１と下型１２との間を通して上側フィルム巻取りローラ２０に巻き取り可能にセットする。
同様に、表裏両面に微細な凹凸が形成された下側フィルム９すなわち表裏両面が梨地加工された下側フィルム９を下側フィルム供給ローラ２１にセットし、上側フィルム８の場合と同様に下側フィルム９の先端側を上型１１と下型１２との間を通して、かつ上側フィルム８と対向させて下側フィルム巻取りローラ２２に巻き取り可能にセットする。
これにより、上型１１と下型１２との間に一対を成すフィルムである上側フィルム８と下側フィルム９とが対向した状態で配置される。
ここで、図１に示すモールド装置のモールド金型１０では、下型１２のほぼ中央にポット１２ｃとプランジャ１２ｂとが配置されているため、図５に示すように、下側フィルム９を、下型１２の金型面１２ｉにおけるポット１２ｃ上を避けた両側に２列で配置している。
すなわち、上側フィルム８は、上型１１の金型面１１ｎとほぼ同程度の幅を有する１枚のシートであり、一方、下側フィルム９は、ＢＧＡ基板２より大きい幅を有する２枚のシートである。
その後、ステップＳ５によるフィルム除電を行う。
ここでは、図１に示すフィルム除電部２５において、図８（ａ）に示すように、高電圧、例えば、１０ｋＶの高電圧が印加された除電用電極３２間に第１のガスであるドライエアー３１を通してこのドライエアー３１をイオン化する。
さらに、フィルム除電部２５において、イオン化されたドライエアー３１を一対のフィルムすなわち上側フィルム８と下側フィルム９とに供給して上側フィルム８および下側フィルム９上に帯電する電荷３３を図８（ｂ）に示すように中和する。
なお、図８は、一対のフィルムのうち、上側フィルム８のみの除電（イオンブロー）を説明した図であるが、下側フィルム９についても全く同様である。
これにより、モールド前の未使用の上側フィルム８および下側フィルム９をイオンブローすることができ、その結果、上側フィルム８および下側フィルム９での静電気の発生を防ぐことができる。
その後、図９（ａ）に示すように、上側フィルム巻取りローラ２０および下側フィルム巻取りローラ２２によって各フィルムを所定量巻き取り、これにより、図５に示すモールド金型１０の上型１１の金型面１１ｎと下型１２の金型面１２ｉとに前記電荷中和済み、すなわちイオンブロー済みの上側フィルム８および下側フィルム９を配置するフィルム送り（ステップＳ６）を行う。
続いて、モールド金型１０上で上側フィルム８および下側フィルム９を予備加熱するとともに、適正なテンションを両フィルムに付与する。
その後、ステップＳ７による金型除電を行う。
ここでは、図５に示す上型除電部２６ａおよび下型除電部２６ｂを備えた金型除電部２６において、図８（ａ）に示すように、高電圧、例えば、１０ｋＶの高電圧が印加された除電用電極３２間に第２のガスであるドライエアー３１を通してこのドライエアー３１をイオン化する。
さらに、金型除電部２６において、図５に示すように、イオン化されたドライエアー３１を上型１１と下型１２のそれぞれの金型面１１ｎ，１２ｉに供給してそれぞれの金型面領域に帯電する電荷３３（図８（ｂ）参照）を中和する。
これにより、モールド後のモールド金型１０をイオンブローすることができ、その結果、次ショットのモールドを行う際に、モールド金型１０に静電気が発生していない状態でモールドを行うことができる。
したがって、モールド金型１０上での静電気によるＢＧＡ３０への静電破壊などの悪影響を防止できる。
さらに、ステップＳ８によるフィルム吸引を行う。
ここでは、図３に示す上側フィルム第１吸引部１１ｇから、上型第１排気通路１１ｉおよび吸引口１１ｆを介して上側フィルム８を吸引し、上型１１のキャビティ１１ａ内面に沿うように上側フィルム８をキャビティ１１ａ内面に密着させる。
同様に、図４に示す下側フィルム第１吸引部１２ｅから、下型第１排気通路１２ｇおよび吸引口１２ｄを介して下側フィルム９を吸引し、下型１２のキャビティ１２ａ内面に沿うように下側フィルム９をキャビティ１２ａ内面に密着させる。
その後、タブレットがセットされ、かつチップ組み立て体７を吸着支持したフレーム搬送体１５をモールド金型１０上に移動させ、下型１２のポット１２ｃ内に前記タブレットをセットするとともに、図１０（ａ）に示すように、キャビティ１１ａ，１２ａ上に配置した一対のフィルムである上側フィルム８と下側フィルム９との間に２組のチップ組み立て体７を配置する。
なお、２組のチップ組み立て体７は、下型１２の金型面１２ｉにおいて、ポット１２ｃの両側にそれぞれ分けて２列に配置する。
したがって、１つのチップ組み立て体７のフレーム部材３上には４つの半導体チップ１が搭載されているため、このモールド金型１０においては、１回のモールド動作で８つの半導体チップ１のモールドを行うことができる。
なお、下型１２上にチップ組み立て体７を配置させた状態を図１６に示す。
図１６は、下型１２上における基板支持リード３ａ（基板支持治具）とＢＧＡ基板２とキャビティ１２ａの位置関係を示したものであり、ここでは、ＢＧＡ基板２上に固定された半導体チップ１とボンディングワイヤ４とを省略して示すとともに、ＢＧＡ基板２を透過してその下側に見えるキャビティ１２ａを示したものである。
図１６に示すように、チップ組み立て体７においてフレーム部材３の基板支持リード３ａによって支持されたＢＧＡ基板２は、下型１２のキャビティ１２ａ上に配置されている。
続いて、フレーム搬送体１５を待機位置に戻す。
その後、フレーム搬送体１５が待機位置に戻ったことを確認し、続いて、プレスによって下型１２を上昇させて一対のモールド金型１０である上型１１と下型１２とを図９（ｃ）に示すようにクランプする。
なお、この段階で行う上型１１と下型１２のクランプは、図１０（ｂ）に示すように、例えば、面圧１から５ｋｇ／ｍｍ2 程度の１次（初期）クランプである。
その後、この１次クランプの状態で、ステップＳ９により、モールドを行う。ここでは、上側フィルム８と下側フィルム９との間に図１１（ａ）に示すように溶融されたモールド樹脂２９（レジン）を供給して、モールド樹脂２９の注入圧によりキャビティ１１ａと上側フィルム８、かつキャビティ１２ａと下側フィルム９の間で一部隙間３６が形成される状態になるまで（キャビティ１１ａ，１２ａ内の上側フィルム８と下側フィルム９との間がモールド樹脂２９によってほぼ充填された状態になるまで）キャビティ１１ａ，１２ａにモールド樹脂２９を注入する第１樹脂注入工程を行う。
つまり、図１１（ａ）に示すように、キャビティ１１ａおよびキャビティ１２ａの隙間３６が、それぞれキャビティ１１ａ，１２ａの隅部のみに形成される程度になるまで樹脂注入を行う。
その際、図１３（ａ）に示すように、下側フィルム９とチップ組み立て体７のＢＧＡ基板２の裏面２ｃ（第２の主面）とをモールド樹脂２９が入り込まない程度に密着させ、図１４に示すように、上側フィルム８と下側フィルム９の間にモールド樹脂２９を供給して、キャビティ１１ａ，１２ａ内面に上側フィルム８および下側フィルム９がそれぞれ沿うようにキャビティ１１ａ，１２ａにモールド樹脂２９を充填する。
なお、モールド樹脂２９を注入する際には、図１２（ａ),（ｂ),（ｃ）に示すように、図１３（ａ）に示すゲート１１ｄから順次モールド樹脂２９を注入していき、図１３（ｂ）に示すように、図１３（ａ）に示すチップ組み立て体７におけるフレーム部材３の基板支持リード３ａの表裏両面側にモールド樹脂２９を周り込ませてＢＧＡ基板２のチップ支持面２ｂ（第１の主面）側と側面周辺部とに図６（ｂ）に示すように封止部６を形成する。
その際、図１３（ｂ）に示すように、キャビティ１１ａ，１２ａ内でモールド樹脂２９がチップ組み立て体７のボンディングワイヤ４を覆った後、キャビティ１１ａ，１２ａの真空引き３７を行って上側フィルム８がキャビティ１１ａ内面に沿うように、かつ下側フィルム９がキャビティ１２ａ内面に沿うようにキャビティ１１ａ，１２ａにモールド樹脂２９を充填させる。
すなわち、キャビティ１１ａ，１２ａ内を十分にモールド樹脂２９によって充填し、図１９に示すボイド３５が形成される直前に真空引き３７を行う。
これにより、図２０（ａ),（ｂ）に示す比較例の真空引き３８のように、上側フィルム８が減圧によって引っ張られてキャビティ１１ａから剥がれ、その結果、上側フィルム８の脱落によるワイヤ曲がりを防止できる。
なお、図１３（ｂ）に示す真空引き３７は、図３に示す上型１１の減圧吸引部１１ｌによって減圧用吸引口１１ｋ、エアベント１１ｅおよび減圧用排気通路１１ｍを介して行う。
続いて、キャビティ１１ａ，１２ａ内を真空引き３７の状態すなわち減圧状態にしつつ、図１４および図１２（ｄ),（ｅ),（ｆ）に示すように、順次キャビティ１１ａ，１２ａ内にモールド樹脂２９を充填させていく。
これにより、キャビティ１１ａ，１２ａ内のガス抜きを行いながらモールド樹脂２９の
充填が行えるため、図１９の比較例に示すようなボイド３５の発生を防ぐことができる。
その結果、ＢＧＡ３０の耐吸湿性を向上でき、これにより、ＢＧＡ３０の品質および信頼性を向上できる。
また、図１１（ａ）に示すように、モールド樹脂２９の注入過程において、キャビティ１１ａと上側フィルム８との隙間３６およびキャビティ１２ａと下側フィルム９との隙間３６が、それぞれキャビティ１１ａ，１２ａの隅部のみに形成される程度になるまで（キャビティ１１ａ，１２ａ内におけるモールド樹脂２９の充填割合が９０％程度に到達するまで）樹脂注入を行った後（第１樹脂注入工程後）、面圧１から５ｋｇ／ｍｍ2 程度の前記１次クランプより大きな圧力（例えば、面圧１０ｋｇ／ｍｍ2 以上）で上型１１と下型１２とを２次（本）クランプし、図１１（ｂ）に示すように、この状態でモールド樹脂２９の注入圧により上側フィルム８および下側フィルム９が、キャビティ１１ａ，１２ａ内面のそれぞれの隅部まで密着してキャビティ１１ａ，１２ａに沿うようにモールド樹脂２９を充填させる。
すなわち、前記２次クランプによってモールド金型１０を閉じた状態で、モールド樹脂２９の注入圧により、キャビティ１１ａ，１２ａの隅々まで上側フィルム８、下側フィルム９が密着するまで樹脂注入を行う第２樹脂注入工程を行う。
その結果、図１１（ｃ）に示すように、チップ組み立て体７にキャビティ１１ａ，１２ａのそれぞれの形状に対応したＢＧＡ３０の封止部６を形成できる。
したがって、モールド樹脂の注入時の前記モールド金型のクランプ状態を前記１次クランプと前記２次クランプとの２段階に分けて行うことにより、比較的クランプ力の弱い前記１次クランプ時にキャビティ１１ａ，１２ａ内面の形状にほぼ完全に沿うように上側フィルム８および下側フィルム９を微移動させることができ、その結果、キャビティ１１ａ，１２ａ内における上側フィルム８および下側フィルム９の弛みを取り除くことができる。
これにより、ＢＧＡ３０の封止部６の外観形状の品質を低下させることなくモールドでき、その結果、ＢＧＡ３０の封止部６の外観品質を向上できる。
モールド樹脂２９の充填完了後、図２に示す減圧吸引部１１ｌによるキャビティ１１ａ，１２ａ内の真空引き３７（図１３（ｂ）参照）すなわち減圧を停止し、モールド樹脂２９を硬化させる。
モールド完了後、プレスによって下型１２を下降させ、モールド金型１０を開き、これにより、チップ組み立て体７をキャビティ１１ａ，１２ａから離型させる。
ここでは、まず、上側フィルム８からチップ組み立て体７を剥離し、その後、チップ組み立て体７をフレーム取り出し部１７のフレームチャックによって把持し、上方に引き上げて下側フィルム９からチップ組み立て体７を剥離する。
続いて、上側フィルム第１吸引部１１ｇによる上側フィルム８の上型１１への吸引を停止し、その後、吸引から吐出に切り換えて、図９（ｄ）に示すように、図３に示す上側フィルム第１吸引部１１ｇによって吸引口１１ｆから剥離用エアー３９を突出させ、上型１１のキャビティ１１ａから上側フィルム８を剥離させる。
同様にして、下側フィルム第１吸引部１２ｅによる下側フィルム９の下型１２への吸引を停止し、その後、吸引から吐出に切り換えて、図４に示す下側フィルム第１吸引部１２ｅによって吸引口１２ｄから剥離用エアー３９を突出させ、下型１２のキャビティ１２ａから下側フィルム９を剥離させる。
続いて、ステップＳ１０により、フィルム巻き取りを行う。
ここでは、上側フィルム巻取りローラ２０および下側フィルム巻取りローラ２２を回転
させて、上側フィルム８および下側フィルム９のモールドに使用された部分を巻き取る。
これにより、上側フィルム８および下側フィルム９が順送りされ、その結果、図２に示すモールド金型１０の上型１１の金型面１１ｎおよび下型１２の金型面１２ｉには、未使用の上側フィルム８および下側フィルム９がそれぞれ配置される。
また、フィルム巻き取りの際には、使用済み上側フィルム除電部４１ａと使用済み下側フィルム除電部４１ｂとにより、それぞれ使用済みの上側フィルム８および下側フィルム９を除電する使用済みフィルム除電（ステップＳ１１）を行う。
すなわち、上側フィルム８および下側フィルム９のそれぞれのモールドに使用された部分にイオン化されたドライエアー３１（ガス）を供給してそれぞれのフィルム上に帯電する電荷３３（図８（ａ）参照）を中和する。
これにより、上側フィルム巻取りローラ２０や下側フィルム巻取りローラ２２などのフィルム巻き取り部では、非常に高い電位の静電気が発生するため、使用済み上側フィルム除電部４１ａと使用済み下側フィルム除電部４１ｂのイオンブローにより、それぞれのフィルム上の静電気を確実に除去することができる。
その後、ステップＳ１２により、製品取り出しを行う。
ここでは、フレーム取り出し部１７によってモールド済みのチップ組み立て体７を取り出し、図５に示すポットクリーナ部２４によってポット１２ｃ内のレジンバリを吸引する。
続いて、取り出したモールド済みのチップ組み立て体７を図１に示すゲートブレーク部１８によってカルブレークし、これにより、フレーム部材３に付着した残留樹脂とチップ組み立て体７とを分離する。
ブレーク完了後、フレーム取り出し部１７によってモールド済みのチップ組み立て体７をフレーム収納部１４まで搬送し、フレーム収納部１４にチップ組み立て体７を順次収容していく。
その際、チップ組み立て体７をフレーム収納部１４に収容する直前に、ステップＳ１３に示す製品除電を行う。
ここでは、図１に示す製品除電部２７において、図８（ａ）に示すように、高電圧、例えば、１０ｋＶの高電圧が印加された除電用電極３２間に第３のガスであるドライエアー３１を通してこのドライエアー３１をイオン化する。
さらに、製品除電部２７において、図１に示すように、イオン化されたドライエアー３１をチップ組み立て体７に供給してチップ組み立て体７上に帯電する前記電荷３３（図８（ａ）参照）を中和する。
これにより、モールド済みのチップ組み立て体７をイオンブローすることができ、その結果、チップ組み立て体７に静電気が発生していない状態でこれらを次工程に送ることができる。
したがって、次工程で組み立てるＢＧＡ３０への悪影響を防止できる。
モールドによる封止部６の形成後、チップ組み立て体７のフレーム部材３からＢＧＡ基板２を含む個々のＢＧＡ領域を切断して分離する。
すなわち、型切断によって、フレーム部材３の枠部３ｂから基板支持リード３ａを切断・分離（ステップＳ１４）し、これにより、モールド済みの個々のＢＧＡ基板２を取得する。
その後、ＢＧＡ基板２の裏面２ｃ（第２の主面）に外部端子として複数の突起状電極であるバンプ電極５を半田転写または半田印刷などによって形成するバンプ電極形成（ステップＳ１５）を行い、かつ溶融して取り付け、これにより、ＢＧＡ３０を組み立てることができる。
続いて、ＢＧＡ３０の所定の検査を行い、図６および図７に示すＢＧＡ３０の製造を完了する（ステップＳ１６）。
なお、ＢＧＡ３０においては、モールド時に、チップ組み立て体７のＢＧＡ基板２の裏面２ｃに下側フィルム９を密着させてモールドすることにより、ＢＧＡ基板２の裏面２ｃ（第２の主面つまりバンプ電極５を取り付ける側の面）にモールド樹脂２９を付着させずにモールドすることができる。
すなわち、モールド時のＢＧＡ基板２の側面から裏面２ｃへのモールド樹脂２９の侵入を阻止できるため、ＢＧＡ基板２の裏面２ｃに薄いモールド樹脂２９の膜が形成されることを防止できる。
その結果、信頼性の高いバンプ接続が可能なＢＧＡを実現できる。
さらに、ＢＧＡ基板２の裏面２ｃに薄いモールド樹脂２９の膜が形成されることを防止できるため、モールド後にモールド樹脂２９の前記薄い膜を除去する工程を省くことができる。
その結果、ＢＧＡ基板２に対してのバンプ形成または転写をスムーズに行うことができる。
なお、モールド樹脂２９をＢＧＡ基板２の裏面２ｃに付着させることなく、ＢＧＡ基板２の側面にも封止部６を形成することができるため、ＢＧＡ３０において封止部６とＢＧＡ基板２との接合力の向上を図ることができる。
また、ＢＧＡ３０においては、モールド金型１０に配置された上側フィルム８および下側フィルム９の梨地加工によって封止部６の表面が粗面に形成されている。
その結果、組み立て完了後のＢＧＡ基板２の封止部６に製品番号などの記号や文字を付す際に、印刷によるマーキングを行った場合でもインクを付すことが可能になるため、封止部６に記号や文字を容易に付すことができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態のＢＧＡ３０（半導体集積回路装置）の製造方法のモールド工程においては、円筒形のタブレットを用いる場合を説明したが、前記タブレットの変形例として棒状タブレットを用いてもよく、その際のモールド後の樹脂ランナ部４０の形状を図１８に示す。
つまり、前記棒状タブレットを用いることにより、図１８（ａ),（ｂ）に示すように、樹脂ランナ部４０の長さを短くできるとともに、隣接する封止部６の間隔も短くできるため、その結果、モールド樹脂２９の使用量を低減することができる。
また、前記実施の形態においては、上型１１を第１の金型とし、下型１２を第２の金型としたが、両者の関係は、その反対であってもよい。
つまり、上型１１を第２の金型とし、下型１２を第１の金型としてもよい。
同様に、フィルムについても、上側フィルム８を第１のフィルム、下側フィルム９を第２のフィルムとしてもよい。
また、前記実施の形態では、第１および第２のフィルムを用いる場合について説明したが、前記フィルムは、何れか一方のみを用いてもよい。
例えば、第１のフィルムのみを用いて、半導体集積回路装置の封止部を形成する金型の金型面領域にのみ前記第１のフィルムを配置し、これによってモールドを行うものである。
また、各除電部で用いられる第１のガス、第２のガスまたは第３のガスについても、何れのガスをどの除電部で用いてもよい。
なお、前記実施の形態においては、モールド金型１０において下型１２を稼動側としたが、これに限らず上型１１を稼動側としてもよい。
また、前記実施の形態のＢＧＡ３０の製造方法のモールド工程において、梨地加工フィルムを用いたモールド技術、モールド金型１０やチップ組み立て体７およびフィルムの除電（イオンブロー）技術、モールド時のキャビティ真空引き（減圧）技術およびモールド金型の金型２段クランプ技術の４つの技術については、個々に何れか１つの技術のみを用いてもよく、あるいは、任意の２つ、３つまたは４つの技術の組み合わせであってもよい。
また、前記実施の形態では、半導体集積回路装置の一例としてＢＧＡ３０を取り上げて説明したが、前記半導体集積回路装置は、ＢＧＡ３０に限定されるものではなく、樹脂封止が行われる半導体集積回路装置であれば、例えば、ＣＳＰ（Chip Scale Package) やＱＦＮ（Quad Flat Non-leaded package）などであってもよい。
本発明は、モールド工程を含む半導体集積回路装置の製造技術に好適である。
本発明の半導体集積回路装置の製造方法で用いられるモールド装置の構造の実施の形態の一例を示す構成概略図である。 図１に示すモールド装置におけるモールド金型の構造の一例を示す断面図である。 図２に示すモールド金型における上型の構造を示す平面図である。 図２に示すモールド金型における下型の構造を示す平面図である。 図１に示すモールド装置における金型除電部の配置を示す構成図である。 （ａ),（ｂ) は本発明の半導体集積回路装置の製造方法を用いて組み立てられる半導体集積回路装置の一例であるＢＧＡの構造を示す図であり、（ａ）は平面図、（ｂ）は断面図である。 図６に示すＢＧＡの構造を示す底面図である。 （ａ),（ｂ) は本発明の半導体集積回路装置の製造方法におけるイオンブローの一例を示す概念図である。 （ａ),（ｂ),（ｃ),（ｄ）は本発明の半導体集積回路装置の製造方法におけるモールド金型の動作の一例を示す金型動作図である。 （ａ),（ｂ) は本発明の半導体集積回路装置の製造方法のモールド金型の２段クランプにおける１次クランプの状態の一例を示す部分断面図である。 （ａ),（ｂ),（ｃ) は本発明の半導体集積回路装置の製造方法のモールド金型の２段クランプにおける２次クランプの状態の一例を示す部分断面図である。 （ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す概念図である。 （ａ),（ｂ) は本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティの減圧状態の一例を示す拡大部分断面図であり、（ａ）は減圧前の状態、（ｂ）は減圧開始状態である。 本発明の半導体集積回路装置の製造方法におけるモールド時のキャビティへの樹脂注入状態の一例を示す部分断面図である。 図２に示すモールド金型における上型のキャビティに対する吸引通路の構造を示す拡大部分平面図である。 図１に示すモールド装置においてその下型にチップ組み立て体を配置した状態の一例を示す部分平面図である。 本発明の半導体集積回路装置の製造方法における製造プロセスの実施の形態の一例を示す製造プロセスフローである。 （ａ),（ｂ) は本発明の半導体集積回路装置の製造方法のモールド時に用いられるタブレットの変形例である棒状タブレットを用いた際の樹脂ランナ部の構造の一例を示す図であり、（ａ）は平面図、（ｂ）は断面図である。 本発明の半導体集積回路装置の製造方法のモールドに対する比較例のモールドによって形成されたボイドを示すモールド概念図である。 （ａ),（ｂ) は本発明の半導体集積回路装置の製造方法のモールド時のキャビティの減圧に対する比較例のキャビティの減圧を行った際の状態を示す拡大部分断面図であり、（ａ）は減圧前の状態、（ｂ）は減圧後の状態である。
符号の説明
１ 半導体チップ
１ａ 主面
１ｂ パッド（表面電極）
２ ＢＧＡ基板（チップ支持基板）
２ａ 基板電極（リード）
２ｂ チップ支持面（第１の主面）
２ｃ 裏面（第２の主面）
３ フレーム部材
３ａ 基板支持リード
３ｂ 枠部
４ ボンディングワイヤ（接続部材）
５ バンプ電極（突起状電極）
６ 封止部
７ チップ組み立て体
８ 上側フィルム（第２のフィルム）
９ 下側フィルム（第１のフィルム）
１０ モールド金型
１１ 上型（第１の金型）
１１ａ キャビティ
１１ｂ カル
１１ｃ ランナ
１１ｄ ゲート
１１ｅ エアベント
１１ｆ 吸引口
１１ｇ 上側フィルム第１吸引部
１１ｈ 上側フィルム第２吸引部
１１ｉ 上型第１排気通路
１１ｊ 上型第２排気通路
１１ｋ 減圧用吸引口
１１ｌ 減圧吸引部
１１ｍ 減圧用排気通路
１１ｎ 金型面
１１ｐ 減圧用吸引通路
１２ 下型（第２の金型）
１２ａ キャビティ
１２ｂ プランジャ
１２ｃ ポット
１２ｄ 吸引口
１２ｅ 下側フィルム第１吸引部
１２ｆ 下側フィルム第２吸引部
１２ｇ 下型第１排気通路
１２ｈ 下型第２排気通路
１２ｉ 金型面
１３ ローダ部
１４ フレーム収納部
１５ フレーム搬送体
１６ フレーム整列部
１７ フレーム取り出し部
１８ ゲートブレーク部
１９ 上側フィルム供給ローラ
２０ 上側フィルム巻取りローラ（リール）
２１ 下側フィルム供給ローラ
２２ 下側フィルム巻取りローラ（リール）
２３ ガイドローラ
２４ ポットクリーナ部
２５ フィルム除電部
２５ａ 上側フィルム除電部
２５ｂ 下側フィルム除電部
２６ 金型除電部
２６ａ 上型除電部
２６ｂ 下型除電部
２７ 製品除電部
２８ ノズル
２９ モールド樹脂
３０ ＢＧＡ（半導体集積回路装置）
３１ ドライエアー（ガス）
３２ 除電用電極（電極）
３３ 電荷
３４ Ｏリング
３５ ボイド
３６ 隙間
３７，３８ 真空引き
３９ 剥離用エアー
４０ 樹脂ランナ部
４１ａ 使用済み上側フィルム除電部
４１ｂ 使用済み下側フィルム除電部

Claims (9)

  1. （ａ）第１金型面、前記第１金型面に形成された第１キャビティ、および前記第１キャビティに開口する第１吸引口を有する第１金型と、前記第１金型面と対向する第２金型面を有する第２金型とで構成されるモールド金型を準備する工程、
    （ｂ）凹凸量が１μｍ以上からなる凹凸が形成された第１面、および前記第１面とは反対側の第２面を有する樹脂系のフィルムと、組み立て体とを、前記第１金型の前記第１キャビティと前記第２金型との間に配置する工程、
    （ｃ）前記第１金型および前記第２金型を閉じ、前記第１キャビティ内にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記第１金型と前記第２金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程、
    を含み、
    前記（ｂ）工程では、前記フィルムの前記第１面が前記第１キャビティと対向するように、前記第１キャビティと前記第２金型との間に前記フィルムを配置し、前記モールド樹脂を前記第１キャビティ内に充填する前に、前記第１吸引口を介して前記フィルムを吸引し、前記フィルムの前記第１面を前記第１キャビティに密着させてから、前記フィルムと前記第２金型との間に前記組み立て体を配置し、
    前記（ｃ）工程では、前記フィルムと前記組み立て体との間に前記モールド樹脂を供給することを特徴とする半導体集積回路装置の製造方法。
  2. 請求項１において、
    前記（ａ）工程の後、かつ前記（ｂ）工程の前に、前記フィルムにイオン化されたドライエアーを供給することを特徴とする半導体集積回路装置の製造方法。
  3. 請求項２において、
    前記（ｂ）工程では、前記フィルムは、フィルム供給ローラにより前記第１金型の前記第１キャビティと前記第２金型との間に供給され、
    前記（ｄ）工程の後、フィルム巻取りローラにより前記第１金型の前記第１キャビティと前記第２金型との間から前記フィルムを巻き取ることを特徴とする半導体集積回路装置の製造方法。
  4. 請求項１、又は３の何れかにおいて、
    前記組み立て体は、チップ支持部材と、前記チップ支持部材上に搭載された半導体チップとで構成され、
    前記（ｂ）工程において、前記フィルムと前記第２金型との間に前記組み立て体を配置した後では、前記フィルムは前記第１キャビティと前記半導体チップとの間に配置されることを特徴とする半導体集積回路装置の製造方法。
  5. 請求項４において、
    前記チップ支持部材は、基板電極が形成されたチップ支持面、および前記チップ支持面とは反対側の裏面を有し、
    前記半導体チップは、パッドが形成された主面を有し、
    前記組み立て体は、前記チップ支持部材と、前記半導体チップと、前記チップ支持部材の前記基板電極と前記半導体チップの前記パッドとを電気的に接続するボンディングワイヤとで構成されることを特徴とする半導体集積回路装置の製造方法。
  6. 請求項４において、
    前記チップ支持部材は、基板電極がそれぞれに形成された複数のチップ支持面、および前記複数のチップ支持面とは反対側の裏面を有し、
    前記半導体チップは、パッドが形成された主面を有し、
    前記組み立て体は、前記チップ支持部材の前記複数のチップ支持面上のそれぞれに搭載された複数の前記半導体チップと、前記チップ支持部材の前記基板電極と複数の前記半導体チップのそれぞれの前記パッドとを電気的に接続するボンディングワイヤとで構成されることを特徴とする半導体集積回路装置の製造方法。
  7. 請求項１、５、又は６の何れかにおいて、
    前記（ｃ）工程では、トランスファー方式により前記モールド樹脂を充填することを特徴とする半導体集積回路装置の製造方法。
  8. （ａ）第１金型面、前記第１金型面に形成された第１キャビティ、および前記第１キャビティに開口する第１吸引口を有する第１金型と、前記第１金型面と対向する第２金型面を有する第２金型とで構成されるモールド金型を準備する工程、
    （ｂ）凹凸量が１μｍ以上、かつ２０μｍ以下からなる凹凸が形成された第１面、および前記第１面とは反対側の第２面を有する樹脂系のフィルムと、組み立て体とを、前記第１金型の前記第１キャビティと前記第２金型との間に配置する工程、
    （ｃ）前記第１金型および前記第２金型を閉じ、前記第１キャビティ内にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記第１金型と前記第２金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程、
    を含み、
    前記（ｂ）工程では、前記フィルムの前記第１面が前記第１キャビティと対向するように、前記第１キャビティと前記第２金型との間に前記フィルムを配置し、前記モールド樹脂を前記第１キャビティ内に充填する前に、前記第１吸引口を介して前記フィルムを吸引し、前記フィルムの前記第１面を前記第１キャビティに密着させてから、前記フィルムと前記第２金型との間に前記組み立て体を配置し、
    前記（ｃ）工程では、前記フィルムと前記組み立て体との間に前記モールド樹脂を供給することを特徴とする半導体集積回路装置の製造方法。
  9. （ａ）第１金型面、前記第１金型面に形成された第１キャビティ、および前記第１キャビティに開口する第１吸引口を有する第１金型と、前記第１金型面と対向する第２金型面を有する第２金型とで構成されるモールド金型を準備する工程、
    （ｂ）凹凸量が１μｍ以上、かつ１０μｍ以下からなる凹凸が形成された第１面、および前記第１面とは反対側の第２面を有する樹脂系のフィルムと、組み立て体とを、前記第１金型の前記第１キャビティと前記第２金型との間に配置する工程、
    （ｃ）前記第１金型および前記第２金型を閉じ、前記第１キャビティ内にモールド樹脂を充填し、前記組み立て体に封止部を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記第１金型と前記第２金型を開いて、前記封止部が形成された前記組み立て体を前記モールド金型から離型する工程、
    を含み、
    前記（ｂ）工程では、前記フィルムの前記第１面が前記第１キャビティと対向するように、前記第１キャビティと前記第２金型との間に前記フィルムを配置し、前記モールド樹脂を前記第１キャビティ内に充填する前に、前記第１吸引口を介して前記フィルムを吸引し、前記フィルムの前記第１面を前記第１キャビティに密着させてから、前記フィルムと前記第２金型との間に前記組み立て体を配置し、
    前記（ｃ）工程では、前記フィルムと前記組み立て体との間に前記モールド樹脂を供給することを特徴とする半導体集積回路装置の製造方法。
JP2007196840A 2007-07-30 2007-07-30 半導体集積回路装置の製造方法 Expired - Fee Related JP4397942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007196840A JP4397942B2 (ja) 2007-07-30 2007-07-30 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196840A JP4397942B2 (ja) 2007-07-30 2007-07-30 半導体集積回路装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005116766A Division JP4012210B2 (ja) 2005-04-14 2005-04-14 半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009199137A Division JP5119221B2 (ja) 2009-08-31 2009-08-31 半導体集積回路装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007329493A JP2007329493A (ja) 2007-12-20
JP2007329493A5 JP2007329493A5 (ja) 2009-03-19
JP4397942B2 true JP4397942B2 (ja) 2010-01-13

Family

ID=38929709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196840A Expired - Fee Related JP4397942B2 (ja) 2007-07-30 2007-07-30 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4397942B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283981A (ja) * 2009-08-31 2009-12-03 Renesas Technology Corp 半導体集積回路装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235506B2 (ja) * 2008-06-02 2013-07-10 キヤノン株式会社 パターン転写装置及びデバイス製造方法
JP5148376B2 (ja) * 2008-06-11 2013-02-20 日本写真印刷株式会社 射出成形用金型及びこれを用いた樹脂成形品の製造方法
WO2017145924A1 (ja) * 2016-02-26 2017-08-31 キヤノン株式会社 インプリント装置およびその動作方法ならびに物品製造方法
JP6603678B2 (ja) 2016-02-26 2019-11-06 キヤノン株式会社 インプリント装置およびその動作方法ならびに物品製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283981A (ja) * 2009-08-31 2009-12-03 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2007329493A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
JP3970464B2 (ja) 半導体集積回路装置の製造方法
TW511260B (en) Semiconductor device and its manufacture method
CN103101283B (zh) 真空层叠系统及真空层叠成形方法
JP4397942B2 (ja) 半導体集積回路装置の製造方法
TW200524062A (en) Semiconductor device and manufacturing method thereof
WO2005077633A1 (ja) 電子部品の樹脂封止方法およびそれに用いられる金型
JP2007251094A (ja) 半導体チップの樹脂封止成形装置
JP2005101407A (ja) 半導体装置の製造方法
KR101718605B1 (ko) 시트 수지의 공급 방법과 반도체 밀봉 방법 및 반도체 밀봉 장치
JP4408874B2 (ja) Ｐｏｐ用の半導体装置の製造方法
JP3450223B2 (ja) 半導体装置封入用金型、及び、半導体装置封入方法
JP4012210B2 (ja) 半導体集積回路装置の製造方法
JP2002036270A (ja) 樹脂封止方法及び樹脂封止装置
JP2007036273A (ja) 半導体集積回路装置の製造方法
JP3658258B2 (ja) 半導体装置の製造方法
JP5634467B2 (ja) 半導体集積回路装置の製造方法
JP5119221B2 (ja) 半導体集積回路装置の製造方法
JP2004193582A (ja) 樹脂封止装置
JP4778494B2 (ja) 半導体装置の製造方法
JP2005136440A (ja) 半導体装置の製造方法
WO2014006956A1 (ja) フィルム状樹脂積層装置
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2005085832A (ja) 樹脂モールド装置
JP3793679B2 (ja) 電子部品の製造方法及び製造装置
JP4326788B2 (ja) 半導体製造装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090130

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees