KR20170084015A - 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법 - Google Patents

세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170084015A
KR20170084015A KR1020177007630A KR20177007630A KR20170084015A KR 20170084015 A KR20170084015 A KR 20170084015A KR 1020177007630 A KR1020177007630 A KR 1020177007630A KR 20177007630 A KR20177007630 A KR 20177007630A KR 20170084015 A KR20170084015 A KR 20170084015A
Authority
KR
South Korea
Prior art keywords
sealing sheet
separator
semiconductor chip
sealing
semiconductor device
Prior art date
Application number
KR1020177007630A
Other languages
English (en)
Other versions
KR102370954B1 (ko
Inventor
고지 시가
지에 이이노
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170084015A publication Critical patent/KR20170084015A/ko
Application granted granted Critical
Publication of KR102370954B1 publication Critical patent/KR102370954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J7/02—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)

Abstract

세퍼레이터와, 세퍼레이터 상에 적층된 밀봉용 시트를 구비하고, 세퍼레이터는, 밀봉용 시트와 접하는 면이 아미노알키드계 이형제로 처리되는 세퍼레이터를 갖는 밀봉용 시트.

Description

세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법{SEPARATOR-EQUIPPED SEALING SHEET AND SEMICONDUCTOR DEVICE PRODUCTION METHOD}
본 발명은 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 장치의 제조 방법으로서는, 기판 등에 고정된 1 또는 복수의 반도체 칩을 밀봉 수지로 밀봉한 후, 밀봉체를 반도체 장치 단위의 패키지가 되도록 다이싱한다고 하는 방법이 알려져 있다. 이러한 밀봉 수지로서는, 예컨대, 열 경화성 수지로 구성되는 밀봉용 시트가 알려져 있다(예컨대, 특허문헌 1 참조). 이러한 밀봉용 시트는, 통상, 사용되기 전은 세퍼레이터로 덮어져 있다.
특허문헌 1: 일본 특허 공개 제2006-19714호 공보
종래, 전술한 방법에 따라 반도체 장치를 제조하는 경우, 밀봉용 시트의 반대측의 면에 세퍼레이터가 붙은 채의 상태로, 밀봉용 시트에 반도체 칩을 매립한다. 그 후, 세퍼레이터를 박리하고, 계속해서, 밀봉용 시트를 열 경화시키고 있다.
그러나, 이 순서에 따라 반도체 장치를 제조한 경우, 반도체 장치의 외관(특히, 밀봉용 시트의 표면)이 손상되는 경우가 있다.
본 발명은 전술한 과제를 감안하여 이루어진 것으로, 그 목적은 제조되는 반도체 장치의 외관을 양호하게 하는 것이 가능한 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법을 제공하는 데 있다.
본 발명자들은, 반도체 장치의 외관이 손상되는 원인에 대해서 예의 연구하였다. 그 결과, 세퍼레이터를 박리하고 나서 밀봉용 시트를 열 경화시키면, 열 경화 후의 밀봉 시트의 외관이 손상되는 것을 발견하였다. 그리고, 열 경화 후에, 세퍼레이터를 박리할 수 있으면, 반도체 장치의 외관이 양호해지는 것을 발견하였다. 또한, 본 발명자들은, 예의 연구한 결과, 세퍼레이터가 아미노알키드계 이형제로 처리되어 있으면, 열 경화 후에 밀봉용 시트로부터 세퍼레이터를 용이하게 박리할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 세퍼레이터를 갖는 밀봉용 시트로서,
세퍼레이터와,
상기 세퍼레이터 상에 적층된 밀봉용 시트를 구비하고,
상기 세퍼레이터는, 상기 밀봉용 시트와 접하는 면이 아미노알키드계 이형제로 처리되어 있는 것을 특징으로 한다.
상기 구성에 따르면, 세퍼레이터의, 밀봉용 시트와 접하는 면이 아미노알키드계 이형제로 처리되어 있다. 따라서, 밀봉용 시트를 열 경화시킨 후에, 밀봉용 시트로부터 세퍼레이터를 용이하게 박리할 수 있다. 그 결과, 예컨대, 반도체 칩 상에, 상기 세퍼레이터를 갖는 밀봉용 시트를 배치한 후, 반도체 칩을 밀봉용 시트에 매립하여, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성하고(하기 공정 C), 세퍼레이터가 붙은 채의 상태로 상기 밀봉체의 밀봉용 시트를 열 경화시킬 수 있다(하기 공정 D). 이에 의해, 밀봉용 시트의 열 경화 시의 표면 거칠음을 억제할 수 있다. 또한, 세퍼레이터의, 밀봉용 시트와 접하는 면이 아미노알키드계 이형제로 처리되어 있기 때문에, 열 경화 후에, 세퍼레이터를 밀봉용 시트로부터 용이하게 박리할 수 있다(하기 공정 E). 열 경화 후라도, 세퍼레이터를 밀봉용 시트로부터 용이하게 박리할 수 있기 때문에, 상기 세퍼레이터를 갖는 밀봉용 시트를 사용하면, 표면 거칠음이 억제되어, 외관이 양호한 반도체 장치를 얻을 수 있다.
상기 구성에 있어서는, 150℃에서 1시간 가열 후의 상기 밀봉용 시트와 상기 세퍼레이터의 박리 강도가 0.4 N/100 ㎜ 폭 미만인 것이 바람직하다.
150℃에서 1시간 가열 후의 상기 밀봉용 시트와 상기 세퍼레이터의 박리 강도가 0.4 N/100 ㎜ 폭 미만이면, 밀봉용 시트를 열 경화시킨 후에, 보다 용이하게 세퍼레이터를 밀봉용 시트로부터 박리할 수 있다.
상기 구성에 있어서, 상기 밀봉용 시트는, 에폭시 수지를 포함하는 것이 바람직하다.
본 발명자들은, 아미노알키드계 이형제로 처리된 세퍼레이터와, 에폭시 수지를 포함하는 밀봉용 시트 사이의 박리 강도가, 가열 후에 있어서도 낮은 것을 발견하였다. 즉, 밀봉용 시트가 에폭시 수지를 포함하면, 가열 후에서의, 상기 세퍼레이터와의 박리 강도를 보다 낮게 할 수 있다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은,
반도체 칩이 지지체 상에 고정된 적층체를 준비하는 공정 A와,
상기 세퍼레이터를 갖는 밀봉용 시트를 준비하는 공정 X와,
상기 적층체의 상기 반도체 칩 상에, 상기 세퍼레이터를 갖는 밀봉용 시트를 배치하는 공정 B와,
상기 반도체 칩을 상기 밀봉용 시트에 매립하여, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성하는 공정 C와,
상기 밀봉체의 상기 밀봉용 시트를 열 경화시키는 공정 D와,
상기 공정 D 후에, 상기 세퍼레이터를 박리하는 공정 E를 포함하는 것을 특징으로 한다.
상기 구성에 따르면, 반도체 칩 상에, 상기 세퍼레이터를 갖는 밀봉용 시트를 배치한 후, 반도체 칩을 밀봉용 시트에 매립하여, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성한다(공정 C). 그리고, 세퍼레이터가 붙은 채의 상태로 상기 밀봉체의 밀봉용 시트를 열 경화시킨다(공정 D). 세퍼레이터가 붙은 채의 상태로 밀봉용 시트를 열 경화시키기 때문에, 밀봉용 시트의 열 경화 시의 표면 거칠음을 억제할 수 있다. 그리고, 열 경화 후에, 세퍼레이터를 밀봉용 시트로부터 박리한다(공정 E). 세퍼레이터의, 밀봉용 시트와 접하는 면이 아미노알키드계 이형제로 처리되어 있기 때문에, 열 경화 후에, 세퍼레이터를 밀봉용 시트로부터 용이하게 박리할 수 있다. 열 경화 후라도, 세퍼레이터를 밀봉용 시트로부터 용이하게 박리할 수 있기 때문에, 표면 거칠음이 억제되어, 외관이 양호한 반도체 장치를 얻을 수 있다.
본 발명에 따르면, 제조되는 반도체 장치의 외관을 양호하게 하는 것이 가능한 세퍼레이터를 갖는 밀봉용 시트를 제공할 수 있다.
도 1은 본 실시형태에 따른 세퍼레이터를 갖는 밀봉용 시트의 단면 모식도이다.
도 2는 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 3은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 4는 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 5는 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 6은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 7은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 8은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 9는 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 10은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 11은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
이하, 본 발명의 실시형태에 대해서, 도면을 참조하면서 설명한다. 단, 본 발명은 이들 실시형태에만 한정되는 것은 아니다.
(세퍼레이터를 갖는 밀봉용 시트)
도 1에 나타내는 바와 같이, 세퍼레이터를 갖는 밀봉용 시트(10)는, 세퍼레이터(16)와 밀봉용 시트(11)가 적층된 구성을 갖는다.
(세퍼레이터)
세퍼레이터(16)로서는, 예컨대, 플라스틱 필름(예컨대, 폴리에틸렌테레프탈레이트(PET) 필름, 폴리에틸렌 필름, 폴리프로필렌 필름), 부직포, 종이 등을 들 수 있다. 상기 기재는 단층이어도 좋고 2종 이상의 복층이어도 좋다.
세퍼레이터(16)는, 밀봉용 시트(11)와 접하는 면이 아미노알키드계 이형제로 처리되어 있다. 따라서, 밀봉용 시트(11)를 열 경화시킨 후에, 밀봉용 시트(11)로부터 세퍼레이터(16)를 용이하게 박리할 수 있다.
세퍼레이터(16)의 두께로서는, 특별히 한정되지 않지만, 세퍼레이터 박리 시의 핸들링성의 관점에서 10 ㎛ 이상이 바람직하고, 25 ㎛ 이상인 것이 보다 바람직하다. 또한, 세퍼레이터의 박리 용이의 관점에서, 200 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이하인 것이 보다 바람직하다.
세퍼레이터(16)의 평면에서 본 크기 및 형상은, 특별히 한정되지 않지만, 본 실시형태와 같이, 밀봉용 시트(11)의 평면에서 본 크기 및 형상과 동일하게 할 수 있다(도 1 참조). 또한, 세퍼레이터(16)의 평면에서 본 크기 및 형상은, 밀봉용 시트(11)보다 큰 크기 및 형상으로 하여도 좋다.
세퍼레이터(16)는, 밀봉용 시트(11)와의 접촉면에 엠보스 가공이 실시되어 있어도 좋다. 엠보스 가공이 실시되어 있으면, 공정 D 후의 외관을 보다 향상시킬 수 있다.
(밀봉용 시트)
밀봉용 시트(11)의 구성 재료로서는, 열 경화성 수지를 포함하는 것이 바람직하고, 그 중에서도, 에폭시 수지 및 경화제로서의 페놀 수지를 포함하는 것이 바람직하다. 이에 의해, 양호한 열 경화성이 얻어진다. 또한, 밀봉용 시트(11)가 에폭시 수지를 포함하면, 가열 후에서의, 세퍼레이터(16)와의 박리 강도를 보다 낮게 할 수 있다.
상기 에폭시 수지로서는, 특별히 한정되는 것이 아니다. 예컨대, 트리페닐메탄형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 변성 비스페놀 A형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 변성 비스페놀 F형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀노볼락형 에폭시 수지, 페녹시 수지 등의 각종 에폭시 수지를 이용할 수 있다. 이들 에폭시 수지는 단독으로 이용하여도 좋고 2종 이상 병용하여도 좋다.
에폭시 수지의 경화 후의 인성 및 에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150∼250, 연화점 혹은 융점이 50℃∼130℃인 상온에서 고형인 것이 바람직하고, 그 중에서도, 신뢰성의 관점에서, 트리페닐메탄형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지가 보다 바람직하다.
상기 페놀 수지는, 에폭시 수지와의 사이에서 경화 반응을 생기하는 것이면 특별히 한정되는 것이 아니다. 예컨대, 페놀노볼락 수지, 페놀아랄킬 수지, 비페닐아랄킬 수지, 디시클로펜타디엔형 페놀 수지, 크레졸노볼락 수지, 레졸 수지 등이 이용된다. 이들 페놀 수지은 단독으로 이용하여도 좋고, 2종 이상 병용하여도 좋다.
상기 페놀 수지로서는, 에폭시 수지와의 반응성의 관점에서, 수산기 당량이 70∼250, 연화점이 50℃∼110℃인 것을 이용하는 것이 바람직하고, 그 중에서도 경화 반응성이 높다고 하는 관점에서, 페놀노볼락 수지를 적합하게 이용할 수 있다. 또한, 신뢰성의 관점에서, 페놀아랄킬 수지나 비페닐아랄킬 수지와 같은 저흡습성의 것도 적합하게 이용할 수 있다.
에폭시 수지와 페놀 수지의 배합 비율은, 경화 반응성이라고 하는 관점에서, 에폭시 수지 중의 에폭시기 1 당량에 대하여, 페놀 수지 중의 수산기의 합계가 0.7 당량∼1.5 당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9 당량∼1.2 당량이다.
밀봉용 시트(11) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 2.5 중량％ 이상이 바람직하고, 3.0 중량％ 이상이 보다 바람직하다. 2.5 중량％ 이상이면, 반도체 칩(23), 반도체 웨이퍼(22) 등에 대한 접착력이 양호하게 얻어진다. 밀봉용 시트(11) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 20 중량％ 이하가 바람직하고, 10 중량％ 이하가 보다 바람직하다. 20 중량％ 이하이면, 흡습성을 저감할 수 있다.
밀봉용 시트(11)는, 열 가소성 수지를 포함하여도 좋다. 이에 의해, 미경화 시의 핸들링성이나, 경화물의 저응력성이 얻어진다.
상기 열 가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-초산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열 가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 불소 수지, 스티렌-이소부틸렌-스티렌 블록 공중합체 등을 들 수 있다. 이들 열 가소성 수지는 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도, 저응력성, 저흡수성이라고 하는 관점에서, 스티렌-이소부틸렌-스티렌 블록 공중합체가 바람직하다.
밀봉용 시트(11) 중의 열 가소성 수지의 함유량은, 1.5 중량％ 이상, 2.0 중량％ 이상으로 할 수 있다. 1.5 중량％ 이상이면, 유연성, 가요성이 얻어진다. 밀봉용 시트(11) 중의 열 가소성 수지의 함유량은, 6 중량％ 이하가 바람직하고, 4 중량％ 이하가 보다 바람직하다. 4 중량％ 이하이면, 반도체 칩(23)이나 반도체 웨이퍼(22)와의 접착성이 양호하다.
밀봉용 시트(11)는, 무기 충전제를 포함하는 것이 바람직하다.
상기 무기 충전제는, 특별히 한정되는 것이 아니며, 종래 공지의 각종 충전제를 이용할 수 있고, 예컨대, 석영 유리, 탈크, 실리카(용융 실리카나 결정성 실리카 등), 알루미나, 질화알루미늄, 질화규소, 질화붕소의 분말을 들 수 있다. 이들은 단독으로 이용하여도 좋고, 2종 이상 병용하여도 좋다. 그 중에서도, 선팽창 계수를 양호하게 저감할 수 있다고 하는 이유에서, 실리카, 알루미나가 바람직하고, 실리카가 보다 바람직하다.
실리카로서는, 실리카 분말이 바람직하고, 용융 실리카 분말이 보다 바람직하다. 용융 실리카 분말로서는, 구형 용융 실리카 분말, 파쇄 용융 실리카 분말을 들 수 있지만, 유동성이라고 하는 관점에서, 구형 용융 실리카 분말이 바람직하다. 그 중에서도, 평균 입경이 10 ㎛∼30 ㎛의 범위인 것이 바람직하고, 15 ㎛∼25 ㎛의 범위인 것이 보다 바람직하다.
또한, 평균 입경은, 예컨대, 모집단으로부터 임의로 추출되는 시료를 이용하고, 레이저 회절 산란식 입도 분포 측정 장치를 이용하여 측정함으로써 도출할 수 있다.
밀봉용 시트(11) 중의 상기 무기 충전제의 함유량은, 밀봉용 시트(11) 전체에 대하여, 75 중량％∼95 중량％인 것이 바람직하고, 보다 바람직하게는, 78 중량％∼95 중량％이다. 상기 무기 충전제의 함유량이 밀봉용 시트(11) 전체에 대하여 75 중량％ 이상이면, 열 팽창율이 낮게 억제됨으로써, 열 충격에 의한 기계적인 파괴를 억제할 수 있다. 한편, 상기 무기 충전제의 함유량이 밀봉용 시트(11) 전체에 대하여 95 중량％ 이하이면, 유연성, 유동성, 접착성이 보다 양호해진다.
밀봉용 시트(11)는, 경화 촉진제를 포함하는 것이 바람직하다.
경화 촉진제로서는, 에폭시 수지와 페놀 수지의 경화를 진행시키는 것이면 특별히 한정되지 않고, 예컨대, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물; 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸계 화합물; 등을 들 수 있다. 그 중에서도, 혼련 시의 온도 상승에 의해서도 경화 반응이 급격하게 진행되지 않고, 밀봉용 시트(11)를 양호하게 제작할 수 있다고 하는 이유에서, 2-페닐-4,5-디히드록시메틸이미다졸이 바람직하다.
경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 100 중량부에 대하여 0.1 중량부∼5 중량부가 바람직하다.
밀봉용 시트(11)는, 난연제 성분을 포함하고 있어도 좋다. 이에 의해, 부품 쇼트나 발열 등에 의해 발화되었을 때의, 연소 확대를 저감할 수 있다. 난연제 조성분으로서는, 예컨대 수산화알루미늄, 수산화마그네슘, 수산화철, 수산화칼슘, 수산화주석, 복합화 금속 수산화물 등의 각종 금속 수산화물; 포스파젠계 난연제 등을 이용할 수 있다.
밀봉용 시트(11)는, 실란 커플링제를 포함하는 것이 바람직하다. 실란 커플링제로서는 특별히 한정되지 않고, 3-글리시독시프로필트리메톡시실란 등을 들 수 있다.
밀봉용 시트(11) 중의 실란 커플링제의 함유량은, 0.1 중량％∼3 중량％가 바람직하다. 0.1 중량％ 이상이면, 경화물의 강도가 충분히 얻어져서 흡수율을 낮게 할 수 있다. 3 중량％ 이하이면, 아웃 가스량을 낮게 할 수 있다.
밀봉용 시트(11)는, 안료 또는 염료를 포함하는 것이 바람직하다. 안료로서는 특별히 한정되지 않고, 카본 블랙 등을 들 수 있다.
밀봉용 시트(11) 중의 안료 또는 염료의 함유량은, 0.1 중량％∼2 중량％가 바람직하다. 0.1 중량％ 이상이면, 양호한 마킹성이 얻어진다. 2 중량％ 이하이면, 경화 후의 밀봉용 시트의 강도를 확보할 수 있다.
또한, 밀봉용 시트(11)에는, 상기 각 성분 이외에 필요에 따라, 다른 첨가제를 적절하게 배합할 수 있다.
밀봉용 시트(11)의 두께는, 특별히 한정되지 않지만, 밀봉용 시트로서 사용하는 관점 및 반도체 칩(23)을 적합하게 매립할 수 있는 관점에서, 예컨대, 50 ㎛∼2000 ㎛, 바람직하게는 70 ㎛∼1200 ㎛, 보다 바람직하게는 100 ㎛∼700 ㎛로 할 수 있다.
밀봉용 시트(11)의 크기 및 형상은, 특별히 한정되지 않지만, 평면에서 보았을 때에, 반도체 웨이퍼(22)(적층체) 상에, 비어져 나오지 않는 양태로 적층할 수 있는 형상인 것이 바람직하다. 예컨대, 밀봉용 시트(11)의 크기 및 형상은, 평면에서 보아 반도체 웨이퍼(22)(적층체)의 평면에서 본 크기 및 형상과 동일, 또는, 그보다 큰 형상으로 할 수 있다.
세퍼레이터를 갖는 밀봉용 시트(10)에 있어서, 150℃에서 1시간 가열 후의 밀봉용 시트(11)와 세퍼레이터(16)의 박리 강도(Z1)는, 박리 각도 180°, 박리 속도 300 ㎜/분의 조건에서, 0.4 N/100 ㎜ 폭 미만인 것이 바람직하고, 0.35 N/100 ㎜ 폭 미만인 것이 보다 바람직하며, 0.3 N/100 ㎜ 폭 미만인 것이 더욱 바람직하다. 상기 박리 강도(Z1)가, 0.4 N/100 ㎜ 미만이면, 밀봉용 시트(11)를 열 경화시킨 후에, 보다 용이하게 세퍼레이터(16)를 밀봉용 시트(11)로부터 박리할 수 있다. 또한, 상기 박리 강도(Z1)는, 작을수록 바람직하지만, 예컨대, 0.01 N/100 ㎜ 폭 이상이다.
밀봉용 시트(11)의 제조 방법은 특별히 한정되지 않지만, 밀봉용 시트(11)를 형성하기 위한 수지 조성물의 혼련물을 조제하고, 얻어진 혼련물을 코팅하는 방법이나, 얻어진 혼련물을 시트형으로 소성 가공하는 방법이 바람직하다. 이에 의해, 용제를 사용하지 않고 밀봉용 시트(11)를 제작할 수 있기 때문에, 반도체 칩(23)이 휘발한 용제에 의해 영향을 받는 것을 억제할 수 있다.
구체적으로는, 후술하는 각 성분을 믹싱 롤, 가압식 니이더, 압출기 등의 공지의 혼련기로 용융 혼련함으로써 혼련물을 조제하고, 얻어진 혼련물을 코팅 또는 소성 가공에 의해 시트형으로 한다. 혼련 조건으로서, 온도는, 전술한 각 성분의 연화점 이상인 것이 바람직하고, 예컨대 30℃∼150℃, 에폭시 수지의 열 경화성을 고려하면, 바람직하게는 40℃∼140℃, 더욱 바람직하게는 60℃∼120℃이다. 시간은, 예컨대 1분간∼30분간, 바람직하게는 5분간∼15분간이다.
혼련은, 감압 조건 하(감압 분위기 하)에서 행하는 것이 바람직하다. 이에 의해, 탈기할 수 있으며, 혼련물에의 기체의 침입을 방지할 수 있다. 감압 조건 하의 압력은, 바람직하게는 0.1 ㎏/㎠ 이하, 보다 바람직하게는 0.05 ㎏/㎠ 이하이다. 감압 하의 압력의 하한은 특별히 한정되지 않지만, 예컨대, 1×10-4 ㎏/㎠ 이상이다.
혼련물을 코팅하여 밀봉용 시트(11)를 형성하는 경우, 용융 혼련 후의 혼련물은, 냉각하지 않고 고온 상태인 채로 코팅하는 것이 바람직하다. 코팅 방법으로서는 특별히 제한되지 않고, 바 코트법, 나이프 코트법, 슬롯 다이법 등을 들 수 있다. 코팅 시의 온도로서는, 전술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열 경화성 및 성형성을 고려하면, 예컨대 40℃∼150℃, 바람직하게는 50℃∼140℃, 더욱 바람직하게는 70℃∼120℃이다.
혼련물을 소성 가공하여 밀봉용 시트(11)를 형성하는 경우, 용융 혼련 후의 혼련물은, 냉각하지 않고 고온 상태인 채로 소성 가공하는 것이 바람직하다. 소성 가공 방법으로서는 특별히 제한되지 않고, 평판 프레스법, T 다이 압출법, 스크류다이 압출법, 롤 압연법, 롤 혼련법, 인플레이션 압출법, 공압출법, 캘린더 성형법 등을 들 수 있다. 소성 가공 온도로서는 전술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열 경화성 및 성형성을 고려하면, 예컨대 40℃∼150℃, 바람직하게는 50℃∼140℃, 더욱 바람직하게는 70℃∼120℃이다.
또한, 밀봉용 시트(11)는, 적당한 용제에 밀봉용 시트(11)를 형성하기 위한 수지 등을 용해, 분산시켜 바니시를 조정하고, 이 바니시를 코팅하여 얻을 수도 있다.
이상, 세퍼레이터를 갖는 밀봉용 시트(10)에 대해서 설명하였다.
다음에, 세퍼레이터를 갖는 밀봉용 시트(10)를 이용한 반도체 장치의 제조 방법에 대해서 설명한다.
본 실시형태에 따른 반도체 장치의 제조 방법은,
반도체 칩이 반도체 웨이퍼의 회로 형성면에 플립 칩 본딩된 적층체를 준비하는 공정 A와,
상기 적층체의 상기 반도체 칩 상에, 밀봉용 시트와 보호 필름을 배치하는 공정 B와,
상기 반도체 칩을 상기 밀봉용 시트에 매립하여, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성하는 공정 C와,
상기 밀봉체의 상 기밀봉용 시트를 열 경화시키는 공정 D와,
상기 공정 D 후에, 상기 보호 필름을 박리하는 공정 E를 포함한다.
즉, 본 실시형태에서는, 본 발명에서의 「반도체 칩이 지지체 상에 고정된 적층체」가, 「반도체 칩이 반도체 웨이퍼의 회로 형성면에 플립 칩 본딩된 적층체」인 경우에 대해서 설명한다. 본 실시형태는, 소위, 칩 온 웨이퍼 방식의 반도체 장치의 제조 방법이다.
도 2∼도 11은 본 실시형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
[준비 공정]
본 실시형태에 따른 반도체 장치의 제조 방법에서는, 먼저, 반도체 칩(23)이 반도체 웨이퍼(22)의 회로 형성면(22a)에 플립 칩 본딩된 적층체(20)를 준비한다(공정 A). 제1 실시형태에 있어서, 반도체 웨이퍼(22)는, 본 발명의 「지지체」에 상당한다. 적층체(20)는, 예컨대, 이하와 같이 하여 얻어진다.
도 2에 나타내는 바와 같이, 먼저, 회로 형성면(23a)을 갖는 1 또는 복수의 반도체 칩(23)과, 회로 형성면(22a)을 갖는 반도체 웨이퍼(22)를 준비한다. 또한, 이하에서는, 복수의 반도체 칩을 반도체 웨이퍼에 플립 칩 본딩하는 경우에 대해서 설명한다. 반도체 웨이퍼(22)(지지체)의 평면에서 본 형상 및 사이즈로서는, 밀봉용 시트(11)의 평면에서 본 크기 및 형상과 동일하게 할 수 있고, 예컨대, 직경이 200 ㎜ 이상인 원형으로 할 수 있다.
다음에, 도 3에 나타내는 바와 같이, 반도체 칩(23)을 반도체 웨이퍼(22)의 회로 형성면(22a)에 플립 칩 본딩한다. 반도체 칩(23)의 반도체 웨이퍼(22)에의 탑재에는, 플립 칩 본더나 다이 본더 등의 공지의 장치를 이용할 수 있다. 구체적으로는, 반도체 칩(23)의 회로 형성면(23a)에 형성된 범프(23b)와, 반도체 웨이퍼(22)의 회로 형성면(22a)에 형성된 전극(22b)을 전기적으로 접속한다. 이에 의해, 복수의 반도체 칩(23)이 반도체 웨이퍼(22)에 실장된 적층체(20)가 얻어진다. 이때, 반도체 칩(23)의 회로 형성면(23a)에 언더 필용의 수지 시트(24)가 접착되어 있어도 좋다. 이 경우, 반도체 칩(23)을 반도체 웨이퍼(22)에 플립 칩 본딩하면, 반도체 칩(23)과 반도체 웨이퍼(22) 사이의 간극을 수지 밀봉할 수 있다. 또한, 언더 필용의 수지 시트(24)가 접착된 반도체 칩(23)을 반도체 웨이퍼(22)에 플립 칩 본딩하는 방법에 대해서는, 예컨대, 일본 특허 공개 제2013-115186호 공보 등에 개시되어 있기 때문에, 여기서의 상세한 설명은 생략한다.
[세퍼레이터를 갖는 밀봉용 시트를 준비하는 공정]
또한, 본 실시형태에 따른 반도체 장치의 제조 방법에서는, 밀봉용 시트(11)와 세퍼레이터(16)가 미리 적층된 세퍼레이터를 갖는 밀봉용 시트(10)(도 1 조)를 준비한다(공정 X).
[적층체 상에 세퍼레이터를 갖는 밀봉용 시트를 배치하는 공정]
공정 A 및 공정 X 후, 도 4에 나타내는 바와 같이, 하측 가열판(32) 상에 적층체(20)를 반도체 칩(23)이 실장된 면을 위로 하여 배치하며, 반도체 칩(23)과 밀봉용 시트(11)가 접하도록, 세퍼레이터를 갖는 밀봉용 시트(11)를, 적층체(20)의 반도체 칩(23) 상에 배치한다(공정 B). 이 공정에 있어서는, 하측 가열판(32) 상에 먼저 적층체(20)를 배치하고, 그 후, 적층체(20) 상에 세퍼레이터를 갖는 밀봉용 시트(11)를 배치하여도 좋고, 적층체(20) 상에 세퍼레이터를 갖는 밀봉용 시트(11)를 먼저 적층하고, 그 후, 적층체(20)와 세퍼레이터를 갖는 밀봉용 시트(11)가 적층된 적층물을 하측 가열판(32) 상에 배치하여도 좋다.
[밀봉체를 형성하는 공정]
다음에, 도 5에 나타내는 바와 같이, 하측 가열판(32)과 상측 가열판(34)에 의해 열 프레스하여, 반도체 칩(23)을 밀봉용 시트(11)에 매립하여, 반도체 칩(23)이 밀봉용 시트(11)에 매립된 밀봉체(28)를 형성한다(공정 C).
반도체 칩(23)을 밀봉용 시트(11)에 매립할 때의 열 프레스 조건으로서는, 온도가, 예컨대, 40℃∼100℃, 바람직하게는 50℃∼90℃이며, 압력이, 예컨대, 0.1 ㎫∼10 ㎫, 바람직하게는 0.5 ㎫∼8 ㎫이고, 시간이, 예컨대 0.3분간∼10분간, 바람직하게는 0.5분간∼5분간이다. 이에 의해, 반도체 칩(23)이 밀봉용 시트(11)에 매립된 반도체 장치를 얻을 수 있다. 또한, 밀봉용 시트(11)의 반도체 칩(23) 및 반도체 웨이퍼(22)에의 밀착성 및 추종성의 향상을 고려하면, 감압 조건 하에 있어서 프레스하는 것이 바람직하다.
상기 감압 조건으로서는, 압력이, 예컨대, 0.1 ㎪∼5 ㎪, 바람직하게는, 0.1 ㎩∼100 ㎩이며, 감압 유지 시간(감압 개시부터 프레스 개시까지의 시간)이, 예컨대, 5초∼600초이고, 바람직하게는 10∼300초이다.
[트리밍 공정]
공정 C 후, 필요에 따라, 도 6에 나타내는 바와 같이, 공정 C에 의해 면 방향으로 밀려간 수지[밀봉용 시트(11)]를 절단하고, 비어져 나온 부분을 제거한다.
[열 경화 공정]
다음에, 밀봉용 시트(11)를 열 경화시킨다(공정 D). 구체적으로는, 예컨대, 반도체 웨이퍼(22) 상에 실장되어 있는 반도체 칩(23)이 밀봉용 시트(11)에 매립된 밀봉체(28) 전체를 가열한다.
열 경화 처리의 조건으로서, 가열 온도가 바람직하게는 100℃ 이상, 보다 바람직하게는 120℃ 이상이다. 한편, 가열 온도의 상한이, 바람직하게는 200℃ 이하, 보다 바람직하게는 180℃ 이하이다. 가열 시간이, 바람직하게는 10분 이상, 보다 바람직하게는 30분 이상이다. 한편, 가열 시간의 상한이, 바람직하게는 180분 이하, 보다 바람직하게는 120분 이하이다. 이때, 가압하는 것이 바람직하며, 바람직하게는 0.1 ㎫ 이상, 보다 바람직하게는 0.5 ㎫ 이상이다. 한편, 상한은 바람직하게는 10 ㎫ 이하, 보다 바람직하게는 5 ㎫ 이하이다.
[박리 라이너 박리 공정]
다음에, 도 7에 나타내는 바와 같이, 세퍼레이터(16)를 박리한다(공정 E). 세퍼레이터(16)는, 밀봉용 시트(11)와 접하는 면이 아미노알키드계 이형제로 처리되어 있기 때문에, 열 경화 후에, 밀봉용 시트(11)로부터 용이하게 박리할 수 있다.
[밀봉용 시트를 연삭하는 공정]
다음에, 도 8에 나타내는 바와 같이, 밀봉체(28)의 밀봉용 시트(11)를 연삭하여 반도체 칩(23)의 이면(23c)을 표출시킨다. 밀봉용 시트(11)를 연삭하는 방법으로서는, 특별히 한정되지 않고, 예컨대, 고속 회전하는 지석을 이용하는 그라인딩법을 들 수 있다.
[배선층을 형성하는 공정]
다음에, 반도체 웨이퍼(22)에서의, 반도체 칩(23)이 탑재되어 있는 측과는 반대측의 면을 연삭하여, 비아(Via)(22c)를 형성한 후(도 9 참조), 배선(27a)을 갖는 배선층(27)을 형성한다(도 10 참조). 반도체 웨이퍼(22)를 연삭하는 방법으로서는, 특별히 한정되지 않고, 예컨대, 고속 회전하는 지석을 이용하는 그라인딩법을 들 수 있다. 배선층(27)에는, 배선(27a)으로부터 돌출한 범프(27b)를 형성하여도 좋다. 배선층(27)을 형성하는 방법에는, 세미 애더티브법이나, 서브트랙티브법 등, 종래 공지의 회로 기판이나 인터포저의 제조 기술을 적용할 수 있기 때문에, 여기서의 상세한 설명은 생략한다.
[다이싱 공정]
계속해서, 도 11에 나타내는 바와 같이, 반도체 칩(23)의 이면(23c)이 표출되어 있는 밀봉체(28)를 다이싱한다. 이에 의해, 반도체 칩(23) 단위에서의 반도체 장치(29)를 얻을 수 있다.
[기판 실장 공정]
필요에 따라, 반도체 장치(29)를 별도의 기판(도시하지 않음)에 실장하는 기판 실장 공정을 행할 수 있다. 반도체 장치(29)의 상기 별도의 기판에의 실장에는, 플립 칩 본더나 다이 본더 등의 공지의 장치를 이용할 수 있다.
이상, 본 실시형태에 따른 반도체 장치의 제조 방법에 따르면, 반도체 칩(23) 상에, 세퍼레이터를 갖는 밀봉용 시트(10)를 배치한 후, 반도체 칩(23)을 밀봉용 시트(11)에 매립하여, 반도체 칩(23)이 밀봉용 시트(11)에 매립된 밀봉체(28)를 형성한다(공정 C). 그리고, 세퍼레이터(16)가 붙은 채의 상태로 밀봉체(28)의 밀봉용 시트(11)를 열 경화시킨다(공정 D). 세퍼레이터(16)가 붙은 채의 상태로 밀봉용 시트(11)를 열 경화시키기 때문에, 밀봉용 시트(11)의 열 경화 시의 표면 거칠음을 억제할 수 있다. 그리고, 열 경화 후에, 세퍼레이터(16)를 밀봉용 시트(11)로부터 박리한다(공정 E). 세퍼레이터(16)의, 밀봉용 시트(11)와 접하는 면이 아미노알키드계 이형제로 처리되어 있기 때문에, 열 경화 후에, 세퍼레이터(16)를 밀봉용 시트(11)로부터 용이하게 박리할 수 있다. 열 경화 후라도, 세퍼레이터(16)를 밀봉용 시트(11)로부터 용이하게 박리할 수 있기 때문에, 표면 거칠음이 억제되어, 외관이 양호한 반도체 장치(29)를 얻을 수 있다.
전술한 실시형태에서는, 하측 가열판(32)과 상측 가열판(34)에 의해 열 프레스하여, 반도체 칩(23)을 밀봉용 시트(11)에 매립하여, 반도체 칩(23)이 밀봉용 시트(11)에 매립된 밀봉체(28)를 형성하는 경우에 대해서 설명하였다. 즉, 평판 프레스에 의해 반도체 칩을 밀봉용 시트에 매립하는 경우에 대해서 설명하였다. 그러나, 본 발명에 있어서, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성하는 공정 C는, 이 예에 한정되지 않는다. 예컨대, 금형을 이용한 컨프레션 성형이어도 좋다.
전술한 실시형태에서는, 세퍼레이터를 갖는 밀봉용 시트가 구비하는 밀봉용 시트가 1층 구성인 경우에 대해서 설명하였지만, 본 발명에서의 밀봉용 시트의 층구성은, 이 예에 한정되지 않고, 2층 이상이어도 좋다.
전술한 실시형태에서는, 본 발명에 따른 반도체 장치의 제조 방법이, 소위, 칩 온 웨이퍼 방식의 반도체 장치의 제조 방법인 경우에 대해서 설명하였다. 즉, 본 발명에서의 「반도체 칩이 지지체 상에 고정된 적층체」가, 「반도체 칩이 반도체 웨이퍼의 회로 형성면에 플립 칩 본딩된 적층체」인 경우에 대해서 설명하였다.
그러나, 본 발명에 따른 반도체 장치의 제조 방법은, 이 예에 한정되지 않는다. 본 발명의 지지체는, 가고정재이며, 공정 D(밀봉체의 밀봉용 시트를 열 경화시키는 공정) 후에 제거되는 것이어도 좋다.
즉, 다른 실시형태에 따른 반도체 장치의 제조 방법은,
반도체 칩이 가고정재 상에 가고정된 적층체를 준비하는 공정 A와,
상기 적층체의 상기 반도체 칩 상에, 밀봉용 시트와 보호 필름을 배치하는 공정 B와,
상기 반도체 칩을 상기 밀봉용 시트에 매립하여, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성하는 공정 C와,
상기 밀봉체의 상기 밀봉용 시트를 열 경화시키는 공정 D와,
상기 공정 D 후에, 상기 보호 필름을 박리하는 공정 E를 포함하는 반도체 장치의 제조 방법이다.
이 경우, 반도체 칩이 노출된 부분(회로 형성면)에 재배선을 형성하여도 좋다. 이에 의해, Fan-out(팬 아웃)형 웨이퍼 레벨 패키지(WLP)라고 호칭되는 반도체 장치를 제조할 수 있다. 상기 가고정재로서는, 예컨대, 종래 공지의 발포제를 함유하는 열 박리 시트를 들 수 있다. 상기 열 박리 시트에 관해서는, 예컨대, 열 팽창성 점착제층으로서 일본 특허 공개 제2009-040930호 공보 등에 상세하게 기재되어 있기 때문에, 여기서 설명은 생략한다.
그 외, 본 발명은, 전술한 실시형태에 한정되지 않고, 각 공정은, 본 발명의 취지에 반하지 않는 범위 내에서, 행하여도 좋고 행하지 않아도 좋다. 또한, 본 발명의 취지에 반하지 않는 범위 내에서, 어떠한 순서로 행해져도 좋다.
실시예
이하, 본 발명에 관하여 실시예를 이용하여 상세하게 설명하지만, 본 발명은 그 요지를 넘지 않는 한, 이하의 실시예에 한정되는 것이 아니다. 또한, 각 예 중, 부는 특기가 없는 한 모두 중량 기준이다.
<밀봉용 시트의 제작>
(실시예 1)
에폭시 수지 A(상품명 「YSLV-80 XY」, 신닛테츠카가쿠샤 제조) 100부, 에폭시 수지 B(상품명 「에피코트 828」, 미츠비시카가쿠(주) 제조, 비스페놀 A형 에폭시 수지, 에폭시 당량 185 g/eq) 97부, 페놀 수지(상품명 「MEH-7500-3S」, 메이와카세이샤 제조) 90부, 무기 충전제 A(상품명 「FB-9454FC」, 덴키카가쿠코교샤 제조) 2894부, 무기 충전제 B(상품명 「FB-5SDC」, 덴키카가쿠코교샤 제조, 용융 구형 실리카, 평균 입자경 5 ㎛) 99부, 실란 커플링제(상품명 「KBM-403」, 신에츠카가쿠샤 제조) 3부, 카본 블랙(상품명 「#20」, 미츠비시카가쿠샤 제조) 7부 및 경화 촉진제(상품명 「2PHZ-PW」, 시코쿠카세이코교샤 제조) 3부를 배합하여, 롤 혼련기에 의해 60℃에서 2분간, 80℃ 2분간, 120℃ 6분간, 이 순서로 가열해 가고, 합계 10분간, 감압 조건 하(0.01 ㎏/㎠)에서 용융 혼련하여, 혼련물을 조제하였다. 계속해서, 얻어진 혼련물을, 120℃의 조건 하, 슬롯 다이법에 따라 세퍼레이터 상에 코팅하여 시트형으로 형성하여, 두께 500 ㎛의 밀봉용 시트 A를 제작하였다. 상기 세퍼레이터로서는, 아미노알키드계 이형제로 표면을 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름(상품명 「PET-50-SHP-AO」, 가부시키가이샤 후지코샤 제조)을 이용하였다. 그 후, 밀봉용 시트 A의 노출되어 있는 면측에, 동일한 세퍼레이터를 접합시켜 양면 세퍼레이터를 갖는 밀봉용 시트 A로 하였다.
(실시예 2)
에폭시 수지 A(상품명 「YSLV-80XY」, 신닛테츠카가쿠샤 제조) 100부, 페놀 수지(상품명 「MEH-7851-SS」, 메이와카세이샤 제조) 85부, 열 가소성 수지(상품명 「SIBSTAR 072T」, 가네카샤 제조) 84부, 무기 충전제 A(상품명 「FB-9454FC」, 덴키카가쿠코교샤 제조) 2254부, 실란 커플링제(상품명 「KBM-403」, 신에츠카가쿠샤 제조) 2부, 카본 블랙(상품명 「#20」, 미츠비시카가쿠샤 제조) 8부 및 경화 촉진제(상품명 「2PHZ-PW」, 시코쿠카세이코교샤 제조) 3부를 배합하여, 롤 혼련기에 의해 60℃에서 2분간, 80℃ 2분간, 120℃ 6분간, 이 순서로 가열해 가고, 합계 10분간, 감압 조건 하(0.01 ㎏/㎠)에서 용융 혼련하여, 혼련물을 조제하였다. 계속해서, 얻어진 혼련물을, 120℃의 조건 하, 슬롯 다이법에 따라 세퍼레이터 상에 코팅하여 시트형으로 형성하여, 두께 500 ㎛의 밀봉용 시트 B를 제작하였다. 상기 세퍼레이터로서는, 아미노알키드계 이형제로 표면을 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름(상품명 「PET-50-SHP-AO」, 가부시키가이샤 후지코샤 제조)을 이용하였다. 그 후, 밀봉용 시트 B의 노출되어 있는 면측에, 동일한 세퍼레이터를 접합시켜 양면 세퍼레이터를 갖는 밀봉용 시트 B로 하였다.
(실시예 3)
에폭시 수지 A(상품명 「YSLV-80XY」, 신닛테츠카가쿠샤 제조) 100부, 에폭시 수지 B(상품명 「에피코트 828」, 미츠비시카가쿠(주) 제조, 비스페놀 A형 에폭시 수지, 에폭시 당량 185 g/eq) 169부, 페놀 수지(상품명 「MEH-7851-SS」, 메이와카세이샤 제조) 169부, 열 가소성 수지(상품명 「SIBSTAR 072T」, 가네카샤 제조) 96부, 무기 충전제 A(상품명 「FB-9454FC」, 덴키카가쿠코교샤 제조) 4685부, 무기 충전제 B(상품명 「FB-5SDC」, 덴키카가쿠코교샤 제조, 용융 구형 실리카, 평균 입자경 5 ㎛) 145부, 실란 커플링제(상품명 「KBM-403」, 신에츠카가쿠샤 제조) 9부, 카본 블랙(상품명 「#20」, 미츠비시카가쿠샤 제조) 11부 및 경화 촉진제(상품명 「2PHZ-PW」, 시코쿠카세이코교샤 제조) 5부를 배합하여, 롤 혼련기에 의해 60℃에서 2분간, 80℃ 2분간, 120℃ 6분간, 이 순서로 가열해 가고, 합계 10분간, 감압 조건 하(0.01 ㎏/㎠)에서 용융 혼련하여, 혼련물을 조제하였다. 계속해서, 얻어진 혼련물을, 120℃의 조건 하, 슬롯 다이법에 따라 세퍼레이터 상에 코팅하여 시트형으로 형성하여, 두께 500 ㎛의 밀봉용 시트 C를 제작하였다. 상기 세퍼레이터로서는, 아미노알키드계 이형제로 표면을 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름(상품명 「PET-50-SHP-AO」, 가부시키가이샤 후지코샤 제조)을 이용하였다. 그 후, 밀봉용 시트 C의 노출되어 있는 면측에, 동일한 세퍼레이터를 접합시켜 양면 세퍼레이터를 갖는 밀봉용 시트 C로 하였다.
(실시예 4)
에폭시 수지 A(상품명 「YSLV-80XY」, 신닛테츠카가쿠샤 제조) 100부, 페놀 수지(상품명 「H-4」, 메이와카세이샤 제조) 55부, 무기 충전제 A(상품명 「FB-5SDC」, 덴키카가쿠코교샤 제조) 473부, 실란 커플링제(상품명 「KBM-403」, 신에츠카가쿠샤 제조) 0.2부, 카본 블랙(상품명 「#20」, 미츠비시카가쿠샤 제조) 1부 및 경화 촉진제(상품명 「2E4MZ-A」, 시코쿠카세이코교샤 제조) 2부를 배합하여, 롤 혼련기에 의해 60℃에서 2분간, 80℃ 2분간, 120℃ 6분간, 이 순서로 가열해 가고, 합계 10분간, 감압 조건 하(0.01 ㎏/㎠)에서 용융 혼련하여, 혼련물을 조제하였다. 계속해서, 얻어진 혼련물을, 120℃의 조건 하, 슬롯 다이법에 따라 세퍼레이터상에 코팅하여 시트형으로 형성하여, 두께 500 ㎛의 밀봉용 시트(D)를 제작하였다. 상기 세퍼레이터로서는, 아미노알키드계 이형제로 표면을 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름(상품명 「PET-50-SHP-AO」, 가부시키가이샤 후지코샤 제조)을 이용하였다. 그 후, 밀봉용 시트(D)의 노출되어 있는 면측에, 동일한 세퍼레이터를 접합시켜 양면 세퍼레이터를 갖는 밀봉용 시트(D)로 하였다.
(비교예 1)
세퍼레이터로서, 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름을 이용한 것 이외에는, 실시예 1과 동일하게 하여 양면 세퍼레이터를 갖는 밀봉용 시트 E를 얻었다.
(비교예 2)
세퍼레이터로서, 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름을 이용한 것 이외에는, 실시예 2와 동일하게 하여 양면 세퍼레이터를 갖는 밀봉용 시트 F를 얻었다.
(비교예 3)
세퍼레이터로서, 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름을 이용한 것 이외에는, 실시예 3과 동일하게 하여 양면 세퍼레이터를 갖는 밀봉용 시트 G를 얻었다.
(비교예 4)
세퍼레이터로서, 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름을 이용한 것 이외에는, 실시예 4와 동일하게 하여 양면 세퍼레이터를 갖는 밀봉용 시트 H를 얻었다.
(박리 강도 측정용 샘플의 제작)
제작한 양면 세퍼레이터를 갖는 밀봉용 시트 A∼H의 편측의 세퍼레이터를 박리하여, 폭 100 ㎜, 길이 200 ㎜, 두께 780 ㎛의 실리콘 웨이퍼 상에 배치하였다. 이때, 실리콘 웨이퍼의 면과 밀봉용 시트의 면이 접촉하는 양태로 배치하였다. 다음에, 진공 프레스 장치(상품명 「VACUUM ACE」, 미카도테크노스샤 제조)를 이용하여, 이하의 조건에서 열 프레스하여, 실리콘 웨이퍼와 밀봉용 시트와의 적층물(실리콘 웨이퍼의 두께: 780 ㎛, 밀봉용 시트의 두께: 300 ㎛, 총두께: 1080 ㎛)을 얻었다. 그 후, 150℃의 열풍식 건조기로 1시간 가열하여, 박리 강도 측정용 샘플을 얻었다.
<열프레스 조건>
진공 압력: 10 ㎩
프레스 압력: 1.0 ㎫
프레스 온도: 밀봉용 시트가 최저 용융 점도가 되는 온도
프레스 시간: 60초
<밀봉용 시트가 최저 용융 점도가 되는 온도의 측정 방법>
동적 점탄성 측정 장치(TA 인스트루먼트샤 제조, ARES)를 이용하여 밀봉용 시트의 최저 용융 점도를 측정하였다(측정 조건: 직경 25 ㎜의 플레이트, 갭 1 ㎜, 승온 속도 10℃/min, 주파수 1 ㎐, 왜곡량 10％, 온도 범위 50℃부터 150℃까지 10℃/min으로 승온 측정). 이때의 최저의 값을 최저 용융 점도로 하였다.
(150℃에서 1시간 가열 후의 밀봉용 시트와 세퍼레이터의 박리 강도(Z1)의 측정)
박리 강도 측정용 샘플의 밀봉용 시트로부터 세퍼레이터를 떼어, 박리 강도(Z1)를 측정하였다. 구체적으로는, 하기 조건으로 떼기를 행하고, 그때의 하중의 최대 하중(측정 초기의 피크 톱을 제외한 하중의 최대값)을 측정하여, 이 최대 하중을 밀봉용 시트와 세퍼레이터의 박리 강도(N/100 ㎜ 폭)로서 구하였다. 또한, 150℃에서 1시간의 열 경화는, 밀봉용 시트를 열 경화시키는 공정 D를 상정한 것이다. 즉, 150℃에서 1시간 열 경화 후의 박리 강도 측정용 샘플은, 공정 D 후의 상태를 상정한 것이다. 결과를 표 1, 표 2에 나타낸다. 또한, 비교예 1∼4에서는, 세퍼레이터를 밀봉용 시트로부터 뗄 수 없기 때문에, 값을 나타내고 있지 않다.
(박리력의 측정 조건)
사용 장치: 오토그래프 AGS-K(시마즈세이사쿠쇼샤 제조)
온도: 23℃
박리 각도: 180°
인장 속도: 300 ㎜/min
(박리성 평가)
상기 박리 강도(Z1)의 측정에 있어서, 세퍼레이터가 박리된 경우를 ○, 박리되지 않은 경우를 ×로 하여 평가하였다. 결과를 표 1, 표 2에 나타낸다.
Figure pct00001
Figure pct00002
10: 세퍼레이터를 갖는 밀봉용 시트 11: 밀봉용 시트
16: 세퍼레이터 20: 적층체
22: 반도체 웨이퍼(지지체) 23: 반도체 칩
28: 밀봉체 29: 반도체 장치

Claims (4)

  1. 세퍼레이터와,
    상기 세퍼레이터 상에 적층된 밀봉용 시트를 구비하고,
    상기 세퍼레이터는, 상기 밀봉용 시트와 접하는 면이 아미노알키드계 이형제로 처리되는 것을 특징으로 하는 세퍼레이터를 갖는 밀봉용 시트.
  2. 제1항에 있어서, 150℃에서 1시간 가열 후의 상기 밀봉용 시트와 상기 세퍼레이터의 박리 강도가 0.4 N/100 ㎜ 폭 미만인 것을 특징으로 하는 세퍼레이터를 갖는 밀봉용 시트.
  3. 제1항 또는 제2항에 있어서, 상기 밀봉용 시트는, 에폭시 수지를 포함하는 것을 특징으로 하는 세퍼레이터를 갖는 밀봉용 시트.
  4. 반도체 칩이 지지체 상에 고정된 적층체를 준비하는 공정 A와,
    제1항 내지 제3항 중 어느 한 항에 기재된 세퍼레이터를 갖는 밀봉용 시트를 준비하는 공정 X와,
    상기 적층체의 상기 반도체 칩 상에, 상기 세퍼레이터를 갖는 밀봉용 시트를 배치하는 공정 B와,
    상기 반도체 칩을 상기 밀봉용 시트에 매립하여, 상기 반도체 칩이 상기 밀봉용 시트에 매립된 밀봉체를 형성하는 공정 C와,
    상기 밀봉체의 상기 밀봉용 시트를 열 경화시키는 공정 D와,
    상기 공정 D 후에, 상기 세퍼레이터를 박리하는 공정 E를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020177007630A 2014-11-17 2015-10-15 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법 KR102370954B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014232820A JP6677966B2 (ja) 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法
JPJP-P-2014-232820 2014-11-17
PCT/JP2015/079163 WO2016080117A1 (ja) 2014-11-17 2015-10-15 セパレータ付き封止用シート、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170084015A true KR20170084015A (ko) 2017-07-19
KR102370954B1 KR102370954B1 (ko) 2022-03-07

Family

ID=56013675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177007630A KR102370954B1 (ko) 2014-11-17 2015-10-15 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
JP (1) JP6677966B2 (ko)
KR (1) KR102370954B1 (ko)
CN (1) CN107004608A (ko)
SG (1) SG11201703904YA (ko)
TW (1) TWI715541B (ko)
WO (1) WO2016080117A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028272A (ko) * 2017-09-08 2019-03-18 린텍 가부시키가이샤 수지 시트 및 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019714A (ja) 2004-06-02 2006-01-19 Nagase Chemtex Corp 電子部品の製造方法
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003105279A (ja) * 2001-09-28 2003-04-09 Sliontec Corp 光感応性両面粘着テープ・シート及びその製造方法
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP5343502B2 (ja) * 2008-10-08 2013-11-13 ダイニック株式会社 自己粘着性フィルム及びその製造方法
JP2011068822A (ja) * 2009-09-28 2011-04-07 Hitachi Kasei Polymer Co Ltd セパレータ付き接着フィルム
JP5918943B2 (ja) * 2011-08-10 2016-05-18 味の素株式会社 半導体パッケージの製造方法
US9657201B2 (en) * 2011-09-29 2017-05-23 Mitsui Chemicals, Inc. Adhesive composition and image display device using same
CN103165544A (zh) * 2011-12-12 2013-06-19 日东电工株式会社 层叠片、及使用层叠片的半导体装置的制造方法
KR20160020587A (ko) * 2012-01-20 2016-02-23 아사히 가세이 이-매터리얼즈 가부시키가이샤 수지 조성물, 적층체, 다층 프린트 배선판 및 다층 플렉시블 배선판 및 그 제조 방법
JP2013157408A (ja) * 2012-01-27 2013-08-15 Nitto Denko Corp 発光ダイオード装置およびその製造方法
US20130237017A1 (en) * 2012-03-08 2013-09-12 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019714A (ja) 2004-06-02 2006-01-19 Nagase Chemtex Corp 電子部品の製造方法
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028272A (ko) * 2017-09-08 2019-03-18 린텍 가부시키가이샤 수지 시트 및 반도체 장치

Also Published As

Publication number Publication date
WO2016080117A1 (ja) 2016-05-26
CN107004608A (zh) 2017-08-01
JP2016094575A (ja) 2016-05-26
KR102370954B1 (ko) 2022-03-07
SG11201703904YA (en) 2017-06-29
JP6677966B2 (ja) 2020-04-08
TW201618959A (zh) 2016-06-01
TWI715541B (zh) 2021-01-11

Similar Documents

Publication Publication Date Title
KR101856557B1 (ko) 고열전도성 필름상 접착제용 조성물, 고열전도성 필름상 접착제, 및 그것을 사용한 반도체 패키지와 그 제조 방법
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
TW201521162A (zh) 中空型電子裝置密封用樹脂薄片及中空型電子裝置封裝體之製造方法
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
JP6484061B2 (ja) 電子部品パッケージの製造方法
CN107039360B (zh) 中空型电子器件密封用片、以及中空型电子器件封装体的制造方法
JP6313165B2 (ja) 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
TW201532151A (zh) 半導體封裝之製造方法
JP2014210909A (ja) 半導体装置の製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
WO2015079870A1 (ja) 中空封止用樹脂シート、及び、中空パッケージの製造方法
KR20170084015A (ko) 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법
KR20160013010A (ko) 전자 부품 장치의 제조 방법
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6302801B2 (ja) 封止用シート
JP2015126129A (ja) 電子部品パッケージの製造方法
JP7257731B2 (ja) 樹脂シート
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW201523797A (zh) 中空封閉用樹脂薄片、及中空封裝的製造方法
JP2014229768A (ja) 電子部品装置の製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法
JP2015126131A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant