KR100828647B1 - 전자부품용 패키지의 제조방법 - Google Patents

전자부품용 패키지의 제조방법 Download PDF

Info

Publication number
KR100828647B1
KR100828647B1 KR1020010067906A KR20010067906A KR100828647B1 KR 100828647 B1 KR100828647 B1 KR 100828647B1 KR 1020010067906 A KR1020010067906 A KR 1020010067906A KR 20010067906 A KR20010067906 A KR 20010067906A KR 100828647 B1 KR100828647 B1 KR 100828647B1
Authority
KR
South Korea
Prior art keywords
substrate
pattern
printing
firing
completed
Prior art date
Application number
KR1020010067906A
Other languages
English (en)
Other versions
KR20030036956A (ko
Inventor
이재춘
박병훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010067906A priority Critical patent/KR100828647B1/ko
Publication of KR20030036956A publication Critical patent/KR20030036956A/ko
Application granted granted Critical
Publication of KR100828647B1 publication Critical patent/KR100828647B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 전자부품용 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 상, 하면에 패턴 및 상, 하면을 관통하는 홀을 구비하는 기판과, 상기 기판에 부착되고, 와이어를 통해 상기 기판과 전기적으로 접속되는 베어칩과, 상기 기판의 상면에 부착되는 리드로 이루어지는 전자부품용 패키지의 제조방법에 있어서, 홀을 구비하는 기판을 가공하는 단계와, 기판의 홀에 인쇄 공법을 통해 컨덕티브 머트리얼을 프린팅하고, 소정의 온도 이상으로 컨덕티브 머트리얼을 건조, 소성시키는 단계와, 소성이 완료되면 기판의 상면에 패턴을 인쇄, 건조, 소성시키는 단계와, 기판의 상면에 패턴의 소성이 완료되면 기판의 하면에 패턴을 인쇄, 건조, 소성시키는 단계와, 기판의 제작이 완료되면 베어칩을 기판의 상면에 부착시킨 다음 와이어를 본딩시키는 단계와, 상기 와이어 본딩이 완료되면 리드를 부착시키고, 기판의 저면에 접착제를 이용하여 실링하는 단계로 이루어지는 것을 특징으로 한다. 따라서 상기와 같이 구성된 본 발명에 따르면 기판의 홀을 전기적 접속이 가능한 컨덕티브 머트리얼을 이용하여 채운 다음 기판의 상, 하면 및 홀 부위에 패턴을 인쇄함으로써 홀을 통해 외기가 유입되는 것을 차단할 수 있다.
패키지, 기판, 홀, 컨덕티브 머트리얼, 인쇄, 소성

Description

전자부품용 패키지의 제조방법{MANUFACTURE METHOD OF PACKAGE FOR ELECTRON PARTS}
도 1은 종래의 전자부품용 패키지의 구성을 나타낸 단면도
도 2는 본 발명에 따른 전자부품용 패키지의 구성을 나타낸 단면도
도 3은 본 발명에 따른 전자부품용 패키지의 제조방법을 나타낸 공정 순서도
<도면중 주요부분에 대한 부호의 설명>
110 : 기판 111 : 홀
120 : 베어칩 130 : 리드
140 : 컨덕티브 머트리얼
본 발명은 전자부품용 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 전자부품용 패키지가 부착되는 기판의 홀에 도전성 재료, 즉 컨덕티브 머트리얼(conductive material)을 인쇄, 건조, 소성함으로써 홀을 통해 외기의 유입을 차단하면서도 전기적 신호를 전달하도록 하는 전자부품용 패키지 및 이의 제조방법에 관한 것이다.
일반적으로 도 1에 도시된 바와 같이 종래의 전자부품용 패키지(10)는, 기판(20)과, 베어칩(30)과, 리드(40)로 구성된다.
기판(20)은 세라믹 재질로 형성되고, 상, 하면을 전기적으로 연결하는 홀(21)이 구비되며, 상, 하면에 각각 패턴(23)이 인쇄된다.
베어칩(30)은 기판(20)의 상면에 부착된 후 와이어(31)를 통해 기판(20)의 상면에 형성된 패턴(23)과 전기적으로 접속된다.
리드(40)는 베어칩(30)을 보호하며, 외기의 유입을 차단하도록 기판(20)에 상면에 접착제에 의해 부착된다.
이러한 전자부품용 패키지(10)는 기판(20)에 홀(21)을 가공 후, 기판(20)의 상, 하면에 패턴(23)을 각각 인쇄, 건조, 소성시킨다. 이때 홀(21)을 통해 상, 하면의 패턴(23)이 전기적으로 접속이 가능하도록 패턴(23)이 인쇄된다. 즉, 홀(21) 내부에도 패턴(23)에 형성된다.
이렇게 완성된 기판(20)의 상면 중앙부에 베어칩(30)을 접착제를 이용하여 부착시킨 다음 와이어 본딩기(도시 생략)를 통해 베어칩(30)의 패드 부분과 기판(20)의 정면에 형성된 패턴(23)에 와이어(31)를 본딩시키고, 리드(40)를 기판(20)의 정면에 부착시킨다. 그런 다음 기판(20)의 저면을 접착제(50)를 이용하여 실링한다.
그러나 이러한 종래의 전자부품용 패키지는 제조 과정에서 기판의 홀을 통해 외기가 유입되고, 외기에 포함된 수분이 베어칩의 표면과 접촉되어 베어칩이 오동 작을 하는 문제점이 있었다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 기판의 홀을 전기적 접속이 가능한 컨덕티브 머트리얼을 이용하여 채운 다음 기판의 상,하면 및 홀 부위에 패턴을 인쇄함으로써 홀을 통해 외기가 유입되는 것을 차단하도록 하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은,
상, 하면에 패턴 및 상, 하면을 관통하는 홀을 구비하는 기판과, 상기 기판에 부착되고, 와이어를 통해 상기 기판과 전기적으로 접속되는 베어칩과, 상기 기판의 상면에 부착되는 리드로 이루어지는 전자부품용 패키지의 제조방법에 있어서,
상기 홀을 구비하는 상기 기판을 가공하는 단계와,
상기 기판의 홀에 인쇄 공법을 통해 컨덕티브 머트리얼을 프린팅하고, 소정 의 온도 이상으로 상기 컨덕티브 머트리얼을 건조, 소성시키는 단계와,
소성이 완료되면 상기 기판의 상면에 패턴을 인쇄, 건조, 소성시키는 단계와,
상기 기판의 상면에 패턴의 소성이 완료되면 상기 기판의 하면에 패턴을 인쇄, 건조, 소성시키는 단계와,
상기 기판의 제작이 완료되면 상기 베어칩을 상기 기판의 상면에 부착시킨 다음 상기 와이어를 본딩시키는 단계와,
상기 와이어 본딩이 완료되면 상기 리드를 부착시키고, 상기 기판의 저면에 접착제를 이용하여 실링하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명에 의한 전자부품용 패키지의 구성을 도 2를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 전자부품용 패키지의 구성을 나타낸 단면도이다.
도 2를 참조하면 본 발명에 따른 전자부품용 패키지(100)는, 기판(110)과, 베어칩(120)과, 리드(130) 및 컨덕티브 머트리얼(140)로 구성된다.
기판(110)은 세라믹 재질로 형성되어 있고, 상, 하면을 전기적으로 연결하는 홀(111)이 구비되며, 상, 하면에 각각 패턴(113)이 인쇄된다.
베어칩(120)은 기판(110)의 상면에 부착된 후 와이어(121)를 통해 기판(110)의 상면에 형성된 패턴(113)과 전기적으로 접속된다.
리드(130)는 베어칩(120)을 보호하며, 외기의 유입을 차단하도록 기판(110)에 상면에 접착제에 의해 부착된다.
컨덕티브 머트리얼(conductive material)(140)은 기판(110)의 홀(111) 내부에 인쇄된 다음, 소정의 온도(850℃)로 건조, 소성 된다. 여기에서 컨덕티브 머트리얼(140)은 비금속계열의 도전성 물질로 반도체 제조공정에서 사용되는 페이스트와 유사하다. 여기에서 사용되는 컨덕티브 머트리얼(140)은 1㎛ 이하의 은가루를 주재료로 하여 기타 물질과 혼합된다.
이하, 본 발명에 의한 전자부품용 패키지의 제조방법을 도 3을 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명에 따른 전자부품용 패키지의 제조방법을 나타낸 공정 순서도 이다.
도 3을 참조하면, 먼저 세라믹 재질의 기판(110)을 판형상으로 성형한 다음 기판(110)을 관통하는 홀(111)을 가공한다(S1).
그런 다음 기판(110)의 홀(111) 내부에 인쇄 공법을 통해 컨덕티브 머트리얼(140)을 프린팅하고, 소정의 온도(850℃)로 컨덕티브 머트리얼(140)을 건조, 소성시킨다(S2). 이때 소성이 완료되면 별도의 컨덕티브 머트리얼(140)을 연마하는 공정이 필요하다.
컨덕티브 머트리얼(140)의 소성이 완료되면 기판(110)의 상면에 패턴(113)을 인쇄, 건조, 소성시키고(S3), 기판(110)의 상면에 패턴(113)의 소성이 완료되면 기판(110)의 하면에 패턴(113)을 인쇄, 건조, 소성시킨다(S4). 이때 기판(110)의 홀(111)의 부위에도 패턴(113)이 인쇄되어 기판(110)의 상면에 형성된 패턴(113)과 기판(110)의 하면에 형성된 패턴(113)이 전기적으로 접속되도록 한다.
그리고 기판(110)의 제작이 완료되면 베어칩(120)을 기판의 상면에 부착시킨 다음 와이어 본딩기(도시 생략)를 이용하여 와이어(121)를 본딩시키고(S5), 와이어 본딩이 완료되면 리드(130)를 접착제를 이용하여 부착시킨 다음, 최종적으로 기판(110)의 저면에 접착제(150)를 이용하여 실링하여 전자부품용 패키지(100)를 완성시킨다(S6).
따라서 기판에 가공된 홀을 컨덕티브 머트리얼로 채워서 홀을 통한 외기의 유입을 완전히 차단할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 전자부품용 패키지의 제조방법에 의하면, 기판의 홀을 전기적 접속이 가능한 컨덕티브 머트리얼을 이용하여 채운 다음 기판의 상, 하면 및 홀 부위에 패턴을 인쇄함으로써 홀을 통해 외기가 유입되는 것을 차단할 수 있다.

Claims (1)

  1. 상, 하면에 패턴 및 상, 하면을 관통하는 홀을 구비하는 기판과, 상기 기판에 부착되고, 와이어를 통해 상기 기판과 전기적으로 접속되는 베어칩과, 상기 기판의 상면에 부착되는 리드로 이루어지는 전자부품용 패키지의 제조방법에 있어서,
    상기 홀을 구비하는 상기 기판을 가공하는 단계와,
    상기 기판의 홀에 인쇄 공법을 통해 컨덕티브 머트리얼을 프린팅하고, 상기 컨덕티브 머트리얼을 건조, 소성시키는 단계와,
    상기 소성이 완료되면 상기 기판의 상면에 패턴을 인쇄, 건조, 소성시키는 단계와,
    상기 기판의 상면에 패턴의 소성이 완료되면 상기 기판의 하면에 패턴을 인쇄, 건조, 소성시키는 단계와,
    상기 기판의 제작이 완료되면 상기 베어칩을 상기 기판의 상면에 부착시킨 다음 상기 와이어를 본딩시키는 단계와,
    상기 와이어 본딩이 완료되면 상기 리드를 부착시키고, 상기 기판의 저면에 접착제를 이용하여 실링하는 단계로 이루어지는 것을 특징으로 하는 전자부품용 패키지의 제조방법.
KR1020010067906A 2001-11-01 2001-11-01 전자부품용 패키지의 제조방법 KR100828647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010067906A KR100828647B1 (ko) 2001-11-01 2001-11-01 전자부품용 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010067906A KR100828647B1 (ko) 2001-11-01 2001-11-01 전자부품용 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20030036956A KR20030036956A (ko) 2003-05-12
KR100828647B1 true KR100828647B1 (ko) 2008-05-09

Family

ID=29567548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067906A KR100828647B1 (ko) 2001-11-01 2001-11-01 전자부품용 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100828647B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154668A (ja) * 1997-01-28 1999-02-26 Anam Ind Co Inc ボールグリッドアレイ半導体パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154668A (ja) * 1997-01-28 1999-02-26 Anam Ind Co Inc ボールグリッドアレイ半導体パッケージの製造方法

Also Published As

Publication number Publication date
KR20030036956A (ko) 2003-05-12

Similar Documents

Publication Publication Date Title
KR20000011194A (ko) 반도체장치와그제조방법
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
EP0272390A2 (en) Packages for a semiconductor device
KR100828647B1 (ko) 전자부품용 패키지의 제조방법
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JPH0210571B2 (ko)
JPH08148526A (ja) 半導体装置
JP2021052148A (ja) 回路基板、電子部品および電子モジュール
CN110326101A (zh) 布线基板、电子装置及电子模块
JP2000252391A (ja) 半導体素子実装配線基板およびその実装構造
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
CN110291628A (zh) 布线基板、电子装置及电子模块
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP3801935B2 (ja) 電子部品搭載用基板
JPS6035243Y2 (ja) 半導体リ−ドレスパッケ−ジ
JP2001185675A (ja) 半導体装置
JP4794072B2 (ja) 圧力検出装置用パッケージ
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JP2004311795A (ja) 半導体素子収納用パッケージ
KR100639210B1 (ko) 볼 그리드 어레이 패키지
JP2001102492A (ja) 配線基板およびその実装構造
JP4557406B2 (ja) 圧力検出装置用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JPH10125719A (ja) ワイヤボンディング用パッドの形成方法
JPH02248066A (ja) セラミック基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee