JPH09115910A - フリップチップの接続構造 - Google Patents
フリップチップの接続構造Info
- Publication number
- JPH09115910A JPH09115910A JP26666295A JP26666295A JPH09115910A JP H09115910 A JPH09115910 A JP H09115910A JP 26666295 A JP26666295 A JP 26666295A JP 26666295 A JP26666295 A JP 26666295A JP H09115910 A JPH09115910 A JP H09115910A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- flip chip
- flip
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1414—Circular array, i.e. array with radial symmetry
- H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
- H01L2224/14146—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/14177—Combinations of arrays with different layouts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
(57)【要約】
【課題】 フリップチップ接続におけるチップの傾きを
防止し、バンプ接続の長寿命化を得る。 【解決手段】 半導体チップの中心からバンプ電極１７
の配置位置までの距離がチップサイズに対して比較的小
さいバンプ電極を有し、このバンプ電極上に形成された
バンプ１１を介して半導体チップを回路基板４に電気的
に接続するフリップチップの接続構造において、フリッ
プチップ２１と回路基板４との間隔１０を規制すると共
に、フリップチップ及び回路基板のいずれか一方の側と
は機械的な接続がなく、かつフリップチップ及び回路基
板の間に電気的接続機能を持たないダミーバンプ９をフ
リップチップの四隅に４個設けたもの。
防止し、バンプ接続の長寿命化を得る。 【解決手段】 半導体チップの中心からバンプ電極１７
の配置位置までの距離がチップサイズに対して比較的小
さいバンプ電極を有し、このバンプ電極上に形成された
バンプ１１を介して半導体チップを回路基板４に電気的
に接続するフリップチップの接続構造において、フリッ
プチップ２１と回路基板４との間隔１０を規制すると共
に、フリップチップ及び回路基板のいずれか一方の側と
は機械的な接続がなく、かつフリップチップ及び回路基
板の間に電気的接続機能を持たないダミーバンプ９をフ
リップチップの四隅に４個設けたもの。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップの接
続構造に関し、詳しくはフリップチップ方式により回路
基板にフリップチップを実装する場合のフリップチップ
の接続構造に関するものである。
続構造に関し、詳しくはフリップチップ方式により回路
基板にフリップチップを実装する場合のフリップチップ
の接続構造に関するものである。
【０００２】
【従来の技術】この種のフリップチップの接続構造に関
する技術すなわちフリップチップ（パッキング等をして
ないままの完成ＩＣチップ）を回路基板等へ直接半田接
続する接続技術に関しては、下記の文献に開示されたも
のがある。 （１）特開昭５５−１６３８５２号公報 …文献１ （２）「ＩＣ・ＬＳＩの微細はんだ接続技術」，日本金属学会会報，第２３巻 第１２号，（１９８４），ｐｐ１００４〜． …文献２ （３）「フリップチップＩＣ接続部の信頼性設計」，標準化と品質管理，Ｖｏ ｌ．４４，（１９９１），ｐｐ８〜． …文献３
する技術すなわちフリップチップ（パッキング等をして
ないままの完成ＩＣチップ）を回路基板等へ直接半田接
続する接続技術に関しては、下記の文献に開示されたも
のがある。 （１）特開昭５５−１６３８５２号公報 …文献１ （２）「ＩＣ・ＬＳＩの微細はんだ接続技術」，日本金属学会会報，第２３巻 第１２号，（１９８４），ｐｐ１００４〜． …文献２ （３）「フリップチップＩＣ接続部の信頼性設計」，標準化と品質管理，Ｖｏ ｌ．４４，（１９９１），ｐｐ８〜． …文献３
【０００３】従来技術の中でも、当初のフリップチップ
の接続構造は、上述の文献２に示されているが、図２に
示したように、フリップチップ１の周辺に沿ってその外
周近傍に電極２が配置されたものとなっていた。一例と
して図２のように、長方形のチップ１に８個の電極２を
配設した場合、チップ１のチップ中心（例えば重心位
置）３から電極２までの距離Ｏ（オー），Ｐ，Ｑは、互
いに異なったものであり、かつ電極２相互間の距離Ｒ
（横），Ｓ（縦）も異なったものであるのが一般であっ
た。そして、各電極２上には、後述するように、半田に
よるバンプが形成され、回路基板とのリフロー方式によ
るバンプ接続がなされていた。
の接続構造は、上述の文献２に示されているが、図２に
示したように、フリップチップ１の周辺に沿ってその外
周近傍に電極２が配置されたものとなっていた。一例と
して図２のように、長方形のチップ１に８個の電極２を
配設した場合、チップ１のチップ中心（例えば重心位
置）３から電極２までの距離Ｏ（オー），Ｐ，Ｑは、互
いに異なったものであり、かつ電極２相互間の距離Ｒ
（横），Ｓ（縦）も異なったものであるのが一般であっ
た。そして、各電極２上には、後述するように、半田に
よるバンプが形成され、回路基板とのリフロー方式によ
るバンプ接続がなされていた。
【０００４】図２の配置構造に対して、各バンプに加わ
る歪量を均一化し、かつバンプの接続寿命のバラツキを
無くす目的で考案されたのが、図３に示す現在使用され
ている従来方式の電極配置構造である。この場合、長方
形状の回路基板１ａは、短辺ｗと長辺ｌ（エル）の寸法
は図２のそれと同じであるが、全ての電極２をチップ中
心３からの距離５を全て等しくするように円形に配置
し、かつ電極２間の間隔６を全て等間隔にしていた。な
お、ｗ×ｌはフリップチップ１ａの面積を示している
が、これは回路規模とプロセス設計基準から制約される
最小チップサイズであり、重要な因子となっている。
る歪量を均一化し、かつバンプの接続寿命のバラツキを
無くす目的で考案されたのが、図３に示す現在使用され
ている従来方式の電極配置構造である。この場合、長方
形状の回路基板１ａは、短辺ｗと長辺ｌ（エル）の寸法
は図２のそれと同じであるが、全ての電極２をチップ中
心３からの距離５を全て等しくするように円形に配置
し、かつ電極２間の間隔６を全て等間隔にしていた。な
お、ｗ×ｌはフリップチップ１ａの面積を示している
が、これは回路規模とプロセス設計基準から制約される
最小チップサイズであり、重要な因子となっている。
【０００５】そして、図４は図３のフリップチップ１ａ
を回路基板４にバンプ接続した状態を示す側面図であ
り、電極２と回路基板４の電極４ａとの間にバンプ７が
形成されて、フリップチップ１ａと回路基板４の間に間
隔１０をもってバンプ接続（半田バンプ７による半田接
続）されていることが示されている。ここで、間隔１０
は全面的に等しくなる（フリップチップ１ａと回路基板
４とが平行になる）ことを意図してバンプ接続がなされ
ている。
を回路基板４にバンプ接続した状態を示す側面図であ
り、電極２と回路基板４の電極４ａとの間にバンプ７が
形成されて、フリップチップ１ａと回路基板４の間に間
隔１０をもってバンプ接続（半田バンプ７による半田接
続）されていることが示されている。ここで、間隔１０
は全面的に等しくなる（フリップチップ１ａと回路基板
４とが平行になる）ことを意図してバンプ接続がなされ
ている。
【０００６】なお、上述の文献３にも見られるように、
上述のような従来のフリップチップに対して、チップサ
イズＬ（縦軸：チップ中心からバンプ中心の距離）と寿
命Ｎｆ（横軸：任意単位の試験サイクル数）との間に
は、図５に示す関係があることが知られており、チップ
サイズＬが大きくなる程、寿命が小さくなることが、信
頼性設計におけるトラブル解析の結果として知られてい
る。
上述のような従来のフリップチップに対して、チップサ
イズＬ（縦軸：チップ中心からバンプ中心の距離）と寿
命Ｎｆ（横軸：任意単位の試験サイクル数）との間に
は、図５に示す関係があることが知られており、チップ
サイズＬが大きくなる程、寿命が小さくなることが、信
頼性設計におけるトラブル解析の結果として知られてい
る。
【０００７】しかしながら、実際にはバンプ電極の配置
サイズ（図３の点線円形内のサイズ）に対してチップサ
イズＬを大きくして、ＩＣの単位フリップチップ当たり
の集積度を高める傾向が多くなっている。例えば図６に
示すように、チップサイズｗ×ｌを図３の場合より大き
くしたフリップチップが使用されている。なお、図６の
下側図は、フリップチップ１ｂ（図６の上側図参照）を
回路基板４にバンプ接続した場合の正常な状態を示す側
面図である。ここで、フリップチップ１ｂの部品符号以
外は図３の符号と同じ部品符号を付して、その説明を省
略する。
サイズ（図３の点線円形内のサイズ）に対してチップサ
イズＬを大きくして、ＩＣの単位フリップチップ当たり
の集積度を高める傾向が多くなっている。例えば図６に
示すように、チップサイズｗ×ｌを図３の場合より大き
くしたフリップチップが使用されている。なお、図６の
下側図は、フリップチップ１ｂ（図６の上側図参照）を
回路基板４にバンプ接続した場合の正常な状態を示す側
面図である。ここで、フリップチップ１ｂの部品符号以
外は図３の符号と同じ部品符号を付して、その説明を省
略する。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
ような従来のフリップチップの接続構造、中でもバンプ
電極配置では、図６の場合のように、チップ中心からバ
ンプ電極までの距離に対してチップサイズが大きすぎる
場合、図７に示したように、チップ１ｂが回路基板４に
対して傾いて搭載されるようになるので、間隔１０の違
いが発生し、その高さの違いによってバンプの歪量がバ
ラツクことにより、バンプ接続寿命にバラツキが生ずる
という問題点があった。この問題点は、図５の寿命特性
説明図によっても予測されたことであるが、チップサイ
ズが大きくなっても、バンプ接続寿命の大きいフリップ
チップの接続構造の確立が要望されていた。
ような従来のフリップチップの接続構造、中でもバンプ
電極配置では、図６の場合のように、チップ中心からバ
ンプ電極までの距離に対してチップサイズが大きすぎる
場合、図７に示したように、チップ１ｂが回路基板４に
対して傾いて搭載されるようになるので、間隔１０の違
いが発生し、その高さの違いによってバンプの歪量がバ
ラツクことにより、バンプ接続寿命にバラツキが生ずる
という問題点があった。この問題点は、図５の寿命特性
説明図によっても予測されたことであるが、チップサイ
ズが大きくなっても、バンプ接続寿命の大きいフリップ
チップの接続構造の確立が要望されていた。
【０００９】
【課題を解決するための手段】本発明に係るフリップチ
ップの接続構造は、半導体チップの中心からバンプ電極
の配置位置までの距離がチップサイズに対して比較的小
さいバンプ電極を有し、このバンプ電極上に形成された
バンプを介して半導体チップを回路基板に電気的に接続
するフリップチップの接続構造において、フリップチッ
プと回路基板との接続間隔を規制すると共に、フリップ
チップ及び回路基板のいずれか一方の側とは機械的な接
続がなく、かつフリップチップ及び回路基板の間に電気
的接続機能を持たないダミーバンプをフリップチップの
周辺部又は回路基板のフリップチップの周辺部相当位置
に少なくとも３個設けたものである。この場合、ダミー
バンプはフリップチップの四隅近傍の対称位置又は前記
フリップチップの周辺部の四隅相当位置にそれぞれ１個
宛設けられているものが、構造の簡易性、形成性からみ
て好適である。
ップの接続構造は、半導体チップの中心からバンプ電極
の配置位置までの距離がチップサイズに対して比較的小
さいバンプ電極を有し、このバンプ電極上に形成された
バンプを介して半導体チップを回路基板に電気的に接続
するフリップチップの接続構造において、フリップチッ
プと回路基板との接続間隔を規制すると共に、フリップ
チップ及び回路基板のいずれか一方の側とは機械的な接
続がなく、かつフリップチップ及び回路基板の間に電気
的接続機能を持たないダミーバンプをフリップチップの
周辺部又は回路基板のフリップチップの周辺部相当位置
に少なくとも３個設けたものである。この場合、ダミー
バンプはフリップチップの四隅近傍の対称位置又は前記
フリップチップの周辺部の四隅相当位置にそれぞれ１個
宛設けられているものが、構造の簡易性、形成性からみ
て好適である。
【００１０】
【発明の実施の形態】図１は本発明によるフリップチッ
プの接続構造の一実施形態を示す模式図であり、上図は
フリップチップのバンプ配設前の形状を示す平面図、下
図は回路基板とのバンプ接続を示す断面図である。本実
施形態においては、図１の上図の中央部に示した点線円
形内がバンプ電極の配置サイズ（前述の図６の点線円形
内のサイズに相当）であり、このバンプ電極の配置サイ
ズ、チップサイズＬは図６で説明した従来のフリップチ
ップ１ｂとほぼ同じサイズのフリップチップについて説
明する。
プの接続構造の一実施形態を示す模式図であり、上図は
フリップチップのバンプ配設前の形状を示す平面図、下
図は回路基板とのバンプ接続を示す断面図である。本実
施形態においては、図１の上図の中央部に示した点線円
形内がバンプ電極の配置サイズ（前述の図６の点線円形
内のサイズに相当）であり、このバンプ電極の配置サイ
ズ、チップサイズＬは図６で説明した従来のフリップチ
ップ１ｂとほぼ同じサイズのフリップチップについて説
明する。
【００１１】図１の上図に示すフリップチップ２１にお
いて、バンプ電極の配置サイズ内に配置され、フリップ
チップ２１と回路基板４との電気的接続を必要とするバ
ンプ電極１７は、チップ中心３からの距離５は全て等し
く、さらに相隣るバンプ電極間の距離６が全て一定にな
るように配置されている。また、フリップチップ２１に
は、その四隅近傍の相互に対称な位置にチップ内の回路
とは電気的接続がされていないダミー電極８が配設され
ている。そして、図１の下図に見られるように、フリッ
プチップ２１が所定位置に取り付けられる回路基板４の
ダミー電極８に対向する位置には、ダミー電極８のよう
なバンプ材が取り付け容易な電極類は形成されていない
ようになっている。また、回路基板４のバンプ電極１７
に対向する位置には、回路基板４の所定回路（図示せ
ず）と電気的に接続するバンプ用電極２０が設けられて
いる。
いて、バンプ電極の配置サイズ内に配置され、フリップ
チップ２１と回路基板４との電気的接続を必要とするバ
ンプ電極１７は、チップ中心３からの距離５は全て等し
く、さらに相隣るバンプ電極間の距離６が全て一定にな
るように配置されている。また、フリップチップ２１に
は、その四隅近傍の相互に対称な位置にチップ内の回路
とは電気的接続がされていないダミー電極８が配設され
ている。そして、図１の下図に見られるように、フリッ
プチップ２１が所定位置に取り付けられる回路基板４の
ダミー電極８に対向する位置には、ダミー電極８のよう
なバンプ材が取り付け容易な電極類は形成されていない
ようになっている。また、回路基板４のバンプ電極１７
に対向する位置には、回路基板４の所定回路（図示せ
ず）と電気的に接続するバンプ用電極２０が設けられて
いる。
【００１２】図１の特に下図に見られるように、本実施
形態によるフリップチップの接続構造は、回路基板４と
フリップチップ２１とが、バンプ電極１７とバンプ用電
極２０との間に設けられたバンプ１１を介して電気的に
接続されている。また同時に、ダミー電極８に設けられ
たダミーバンプ９は、いま述べたバンプ１１と同様であ
るが、回路基板４とフリップチップ２１との間隔１０を
正確に保つような恰もスペーサの役目をもって形設され
ている。
形態によるフリップチップの接続構造は、回路基板４と
フリップチップ２１とが、バンプ電極１７とバンプ用電
極２０との間に設けられたバンプ１１を介して電気的に
接続されている。また同時に、ダミー電極８に設けられ
たダミーバンプ９は、いま述べたバンプ１１と同様であ
るが、回路基板４とフリップチップ２１との間隔１０を
正確に保つような恰もスペーサの役目をもって形設され
ている。
【００１３】この場合、バンプ接続を行う前の段階で、
回路基板４とフリップチップ２１とを電気的に接続する
バンプ１１と同じ材料（例えば、半田ペースト）を、バ
ンプ１１の形成と同時にダミー電極８に供給し、ダミー
バンプ９を形成する。そして、ダミーバンプ９を形成す
るためのバンプ材料の供給量は、バンプ１１の形成のた
めの供給量と同量である必要はないが、四隅のダミーバ
ンプ９の各バンプ材量は、全て同量とすることが重要で
ある。
回路基板４とフリップチップ２１とを電気的に接続する
バンプ１１と同じ材料（例えば、半田ペースト）を、バ
ンプ１１の形成と同時にダミー電極８に供給し、ダミー
バンプ９を形成する。そして、ダミーバンプ９を形成す
るためのバンプ材料の供給量は、バンプ１１の形成のた
めの供給量と同量である必要はないが、四隅のダミーバ
ンプ９の各バンプ材量は、全て同量とすることが重要で
ある。
【００１４】バンプ１１及びダミーバンプ９は、電気的
接続に必要なバンプ１１とフリップチップ２１の傾きを
防止するために設けたダミーバンプ９とを形成するため
のバンプ材料を、フリップチップ２１のそれぞれバンプ
電極１７とダミー電極８とに供給し、回路基板４の所定
位置に載置した後、溶融した後冷却して硬化させる等の
方法によって形成される。この時、ダミーバンプ９によ
って、フリップチップ２１と回路基板４との間の間隔１
０が一定かつ平行に保たれるから、バンプ１１が全て等
しい高さになるよう形成される。
接続に必要なバンプ１１とフリップチップ２１の傾きを
防止するために設けたダミーバンプ９とを形成するため
のバンプ材料を、フリップチップ２１のそれぞれバンプ
電極１７とダミー電極８とに供給し、回路基板４の所定
位置に載置した後、溶融した後冷却して硬化させる等の
方法によって形成される。この時、ダミーバンプ９によ
って、フリップチップ２１と回路基板４との間の間隔１
０が一定かつ平行に保たれるから、バンプ１１が全て等
しい高さになるよう形成される。
【００１５】ここで、前述の文献３にも記載されている
ように、バンプ高さｈと歪量Δεとの間には、次式に示
す関係があることが知られている。 Δε＝（ｌ×Δα×ΔＴ）／ｈ …（１）式 ここで、ｌ（エル）：チップ中心からの最大距離 Δα ：部材の熱膨張率差 ΔＴ ：熱衝撃の温度差 従って、フリップチップ２１が仮に傾いて搭載された場
合バンプ高さｈが変わるので、チップ中心３からバンプ
１１までの距離５が同じであっても、バンプ１１に加わ
る歪量Δεが異なってくることが分かる。上述の実施形
態においては、フリップチップ２１が、図７に示したよ
うに傾くことはなく、回路基板４と平行に搭載できるか
ら、式（１）からも分かるように、バンプ１１に加わる
歪量を全て等しくすることができる。
ように、バンプ高さｈと歪量Δεとの間には、次式に示
す関係があることが知られている。 Δε＝（ｌ×Δα×ΔＴ）／ｈ …（１）式 ここで、ｌ（エル）：チップ中心からの最大距離 Δα ：部材の熱膨張率差 ΔＴ ：熱衝撃の温度差 従って、フリップチップ２１が仮に傾いて搭載された場
合バンプ高さｈが変わるので、チップ中心３からバンプ
１１までの距離５が同じであっても、バンプ１１に加わ
る歪量Δεが異なってくることが分かる。上述の実施形
態においては、フリップチップ２１が、図７に示したよ
うに傾くことはなく、回路基板４と平行に搭載できるか
ら、式（１）からも分かるように、バンプ１１に加わる
歪量を全て等しくすることができる。
【００１６】また、ダミーバンプ９に接触する位置の回
路基板４にはバンプ用電極が設けられていないから、ダ
ミーバンプ９と回路基板４とは固定されていないので、
ダミーバンプ９には熱歪が加わらないようになってい
る。従って、熱衝撃によるダミーバンプ９の接続寿命は
なくなり、電気的接続を必要とするバンプ１１の歪の前
述のような均衡を阻害することなく、ダミーバンプ９は
間隔１０を一定にすることにだけ有効に作用する。
路基板４にはバンプ用電極が設けられていないから、ダ
ミーバンプ９と回路基板４とは固定されていないので、
ダミーバンプ９には熱歪が加わらないようになってい
る。従って、熱衝撃によるダミーバンプ９の接続寿命は
なくなり、電気的接続を必要とするバンプ１１の歪の前
述のような均衡を阻害することなく、ダミーバンプ９は
間隔１０を一定にすることにだけ有効に作用する。
【００１７】なお、上述の実施形態では、フリップチッ
プ側にのみその四隅にダミーバンプ用のダミー電極を設
けて４個のダミーバンプを形成している場合について説
明したが、逆に、対向する回路基板側にダミー電極を設
けて４個のダミーバンプを形成し、フリップチップ側に
ダミー電極を設けないような構造の場合でも、同様の作
用・効果が得られる。また、ダミーバンプの設置位置及
び数は、上述のフリップチップの四隅に各１個の合計４
個に限定されない。すなわち、フリップチップの周辺部
近傍の可能な限り任意対称位置に、少なくとも３個のダ
ミーバンプを形成したものであればよい。
プ側にのみその四隅にダミーバンプ用のダミー電極を設
けて４個のダミーバンプを形成している場合について説
明したが、逆に、対向する回路基板側にダミー電極を設
けて４個のダミーバンプを形成し、フリップチップ側に
ダミー電極を設けないような構造の場合でも、同様の作
用・効果が得られる。また、ダミーバンプの設置位置及
び数は、上述のフリップチップの四隅に各１個の合計４
個に限定されない。すなわち、フリップチップの周辺部
近傍の可能な限り任意対称位置に、少なくとも３個のダ
ミーバンプを形成したものであればよい。
【００１８】
【発明の効果】以上のように本発明によれば、フリップ
チップと回路基板との接続間隔を規制すると共に、フリ
ップチップ及び回路基板のいずれか一方の側とは機械的
な接続がなく、かつフリップチップ及び回路基板の間に
電気的接続機能を持たないダミーバンプをフリップチッ
プの周辺部に少なくとも３個設けたフリップチップの接
続構造としたので、本発明によるダミーバンプの存在に
より、フリップチップが回路基板に対して傾くことがな
くなり、平行に搭載できるため、バンプに加わる歪量を
全て等しくする効果がある。また、ダミーバンプは回路
基板又はフリップチップのいずれかにしか固定されない
ので、ダミーバンプには熱歪が加わらず、熱衝撃による
ダミーバンプの接続寿命はなくなり、電気的接続を必要
とするバンプの歪の均衡を阻害することはなく、回路基
板とフリップチップとの間隔を一定にして、傾くことが
なくなる効果が得られる。
チップと回路基板との接続間隔を規制すると共に、フリ
ップチップ及び回路基板のいずれか一方の側とは機械的
な接続がなく、かつフリップチップ及び回路基板の間に
電気的接続機能を持たないダミーバンプをフリップチッ
プの周辺部に少なくとも３個設けたフリップチップの接
続構造としたので、本発明によるダミーバンプの存在に
より、フリップチップが回路基板に対して傾くことがな
くなり、平行に搭載できるため、バンプに加わる歪量を
全て等しくする効果がある。また、ダミーバンプは回路
基板又はフリップチップのいずれかにしか固定されない
ので、ダミーバンプには熱歪が加わらず、熱衝撃による
ダミーバンプの接続寿命はなくなり、電気的接続を必要
とするバンプの歪の均衡を阻害することはなく、回路基
板とフリップチップとの間隔を一定にして、傾くことが
なくなる効果が得られる。
【図１】本発明によるフリップチップの接続構造の一実
施形態を示す模式図である。
施形態を示す模式図である。
【図２】従来のフリップチップの電極配置と形状を示す
模式説明図である。
模式説明図である。
【図３】従来の改良型フリップチップの電極配置と形状
を示す模式説明図である。
を示す模式説明図である。
【図４】図３のフリップチップの接続状態を示す側面図
である。
である。
【図５】一般のフリップチップのチップサイズと寿命Ｎ
ｆ関係を示す特性線図である。
ｆ関係を示す特性線図である。
【図６】図３の場合よりチップサイズを大きくしたフリ
ップチップの形状と接続状態を示す模式説明図である。
ップチップの形状と接続状態を示す模式説明図である。
【図７】図６のフリップチップの接続の不都合状態を示
す模式説明図である。
す模式説明図である。
１，１ａ，１ｂ，２１ フリップチップ ２，４ａ 電極 ３ チップ中心 ４ 回路基板 ５ 距離 ６ 間隔 ７，１１ バンプ ８ ダミー電極 ９ ダミーバンプ １０ 間隔 １７ バンプ電極 ２０ バンプ用電極
Claims (3)
- 【請求項１】 半導体チップの中心からバンプ電極の配
置位置までの距離がチップサイズに対して比較的小さい
前記バンプ電極を有し、このバンプ電極上に形成された
バンプを介して前記半導体チップを回路基板に電気的に
接続するフリップチップの接続構造において、 前記フリップチップと前記回路基板との接続間隔を規制
すると共に、前記フリップチップ及び前記回路基板のい
ずれか一方の側とは機械的な接続がなく、かつ前記フリ
ップチップ及び前記回路基板の間に電気的接続機能を持
たないダミーバンプを前記フリップチップの周辺部又は
前記回路基板の前記フリップチップの周辺部相当位置に
少なくとも３個設けたことを特徴とするフリップチップ
の接続構造。 - 【請求項２】 前記ダミーバンプは前記フリップチップ
の四隅近傍の対称位置にそれぞれ１個宛設けられている
ことを特徴とする請求項１記載のフリップチップの接続
構造。 - 【請求項３】 前記請求項２のダミーバンプの代わり
に、前記回路基板の前記フリップチップの周辺部の四隅
相当位置にそれぞれ１個宛前記ダミーバンプが設けられ
ていることを特徴とする請求項１又は請求項２記載のフ
リップチップの接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26666295A JPH09115910A (ja) | 1995-10-16 | 1995-10-16 | フリップチップの接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26666295A JPH09115910A (ja) | 1995-10-16 | 1995-10-16 | フリップチップの接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115910A true JPH09115910A (ja) | 1997-05-02 |
Family
ID=17433951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26666295A Pending JPH09115910A (ja) | 1995-10-16 | 1995-10-16 | フリップチップの接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115910A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1167068A1 (en) * | 1999-10-08 | 2002-01-02 | Dai Nippon Printing Co., Ltd. | Non-contact data carrier and ic chip |
| KR20030026206A (ko) * | 2001-09-25 | 2003-03-31 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US6960830B2 (en) * | 2002-10-31 | 2005-11-01 | Rohm Co., Ltd. | Semiconductor integrated circuit device with dummy bumps |
| US7511375B2 (en) | 2004-10-01 | 2009-03-31 | Yamaichi Electronics Co., Ltd. | Semiconductor device carrier unit and semiconductor socket provided therewith |
| JP2010283245A (ja) * | 2009-06-08 | 2010-12-16 | Panasonic Corp | 半導体装置 |
| US20130159950A1 (en) * | 2011-12-16 | 2013-06-20 | Industrial Technology Research Institute | Method and apparatus of an integrated circuit |
| US8887110B1 (en) * | 2007-08-22 | 2014-11-11 | Cadence Design Systems, Inc. | Methods for designing intergrated circuits with automatically synthesized clock distribution networks |
| JP2017005094A (ja) * | 2015-06-10 | 2017-01-05 | 富士電機株式会社 | 半導体装置 |
| WO2020075530A1 (ja) * | 2018-10-12 | 2020-04-16 | 日本電信電話株式会社 | 光モジュール |
-
1995
- 1995-10-16 JP JP26666295A patent/JPH09115910A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1167068A4 (en) * | 1999-10-08 | 2007-04-04 | Dainippon Printing Co Ltd | TOUCH-FREE DATA CARRIER AND IC CHIP |
| EP1167068A1 (en) * | 1999-10-08 | 2002-01-02 | Dai Nippon Printing Co., Ltd. | Non-contact data carrier and ic chip |
| KR20030026206A (ko) * | 2001-09-25 | 2003-03-31 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US6677677B2 (en) | 2001-09-25 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6960830B2 (en) * | 2002-10-31 | 2005-11-01 | Rohm Co., Ltd. | Semiconductor integrated circuit device with dummy bumps |
| US7511375B2 (en) | 2004-10-01 | 2009-03-31 | Yamaichi Electronics Co., Ltd. | Semiconductor device carrier unit and semiconductor socket provided therewith |
| US8887110B1 (en) * | 2007-08-22 | 2014-11-11 | Cadence Design Systems, Inc. | Methods for designing intergrated circuits with automatically synthesized clock distribution networks |
| JP2010283245A (ja) * | 2009-06-08 | 2010-12-16 | Panasonic Corp | 半導体装置 |
| US8522186B2 (en) * | 2011-12-16 | 2013-08-27 | Industrial Technology Research Institute | Method and apparatus of an integrated circuit |
| US8689160B2 (en) | 2011-12-16 | 2014-04-01 | Industrial Technology Research Institute | Method and apparatus of an integrated circuit |
| US20130159950A1 (en) * | 2011-12-16 | 2013-06-20 | Industrial Technology Research Institute | Method and apparatus of an integrated circuit |
| JP2017005094A (ja) * | 2015-06-10 | 2017-01-05 | 富士電機株式会社 | 半導体装置 |
| WO2020075530A1 (ja) * | 2018-10-12 | 2020-04-16 | 日本電信電話株式会社 | 光モジュール |
| JP2020060734A (ja) * | 2018-10-12 | 2020-04-16 | 日本電信電話株式会社 | 光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| US4545610A (en) | Method for forming elongated solder connections between a semiconductor device and a supporting substrate | |
| US6281573B1 (en) | Thermal enhancement approach using solder compositions in the liquid state | |
| EP0871352A1 (en) | Integrated circuit device cooling structure | |
| US6310403B1 (en) | Method of manufacturing components and component thereof | |
| JPH09115910A (ja) | フリップチップの接続構造 | |
| US7247945B2 (en) | Semiconductor apparatus | |
| KR20010067467A (ko) | 플립 칩 접합된 반도체 장치 | |
| JPH05226487A (ja) | 半導体装置 | |
| US6943060B1 (en) | Method for fabricating integrated circuit package with solder bumps | |
| JPH0541471A (ja) | 半導体集積回路装置 | |
| JP3367826B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP3033221B2 (ja) | 電子回路装置 | |
| JPH0982882A (ja) | マルチチップモジュール | |
| JP2001007473A (ja) | 集積回路素子の実装構造および方法 | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JP3113400B2 (ja) | 電子回路装置 | |
| JP4606376B2 (ja) | 半導体装置 | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JP2001223291A (ja) | 半導体装置パッケージ及びその実装基板 | |
| JPH09162234A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20020182843A1 (en) | Method for connecting semiconductor unit to object via bump | |
| JPH0685005A (ja) | 半導体チップの実装構造 | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JPH09153521A (ja) | 半導体装置 |